TWI452311B - 貼裝記憶體連接器測試裝置 - Google Patents

Description

貼裝記憶體連接器測試裝置

本發明涉及一種連接器測試裝置，尤指一種貼裝記憶體連接器測試裝置。

隨著主機板架構及技術之發展，主機板上之記憶體連接器逐漸由過去之插件記憶體連接器發展為貼裝記憶體連接器。現今，越來越多之高端電子產品開始使用貼裝記憶體連接器。對應地，電子產品上之記憶體插槽亦逐漸由插件記憶體槽發展為貼裝記憶體槽。由於記憶體連接器針腳數量多、封裝精密、體積大，因而給生產制程與測試帶來了較大之困難。尤指於對連接器針腳焊點之開路以及短路測試時，傳統之ICT(In Current Test)測試由於沒有測試點因此測試不了該種貼裝連接器，而飛針測試由於容易造成連接器針腳之損壞，因而亦無法對貼裝記憶體連接器進行測試，業界暫時沒有這類連接器之測試設備。

鑒於以上內容，有必要提供一種貼裝記憶體連接器測試裝置。

一種貼裝記憶體連接器測試裝置，用於對一待測主機板上之貼裝記憶體連接器進行測試，包括一主控電路、分別與該主控電路電性相連之至少一資料獲取電路、及一顯示單元，該主控電路中存 儲有正常之貼裝記憶體連接器之針腳資訊，該至少一資料獲取電路與該至少一貼裝記憶體連接器對應連接以採集該貼裝記憶體連接器之針腳資訊，該主控電路藉由該資料獲取電路控制該貼裝記憶體連接器之針腳接收來自該資料獲取電路之資料，該資料獲取電路採集該貼裝記憶體連接器針腳接收之資料並傳送給該主控電路，該主控電路將採集到之資料與正常之針腳資訊進行比較，並將比較結果顯示於該顯示單元上提示待測主機板上之陣列型連接器之針腳是否正常。

優選地，該資料獲取電路向該貼裝記憶體連接器之對應針腳發送兩次相反之資料，如果該記憶體連接器之針腳兩次接收到之資料均與資料獲取電路發送之資料一致，則該記憶體連接器之針腳正常，如果兩次接收之資料與資料獲取電路發送之資料不同，則該針腳異常。

優選地，該資料獲取電路包括一複雜可編程邏輯器件，該複雜可編程邏輯器件包括複數資料獲取引腳、一資料傳送引腳及至少一時鐘引腳，該資料獲取引腳分別電性連接待測主機板上之貼裝記憶體連接器針腳並採集針腳資訊，該複雜可編程邏輯器件對採集到之針腳資訊進行處理後由資料傳送輸出至該主控電路。

優選地，該資料獲取電路還包括一與該複雜可編程邏輯器件及該主控電路連接之電壓信號採集單元，該電壓信號採集單元採集該貼裝記憶體連接器針腳之電壓信號並發送至該主控電路。

優選地，該電壓信號採集單元包括複數電壓信號採集引腳、一第一資料傳送引腳、一第二資料傳送引腳、一第一時鐘引腳、一第二時鐘引腳，該第一資料傳送引腳與該複雜可編程邏輯器件之資 料傳送引腳相連，該第一時鐘引腳與該複雜可編程邏輯器件之時鐘引腳相連，該電壓信號採集引腳分別電性連接待測主機板上之貼裝記憶體連接器針腳以採集電壓資訊，該複雜可編程邏輯器件對採集到之針腳資訊進行處理後由該第二資料傳送引腳輸出至該主控電路。

優選地，該電壓信號採集單元還包括一第三資料傳送引腳及一第三時鐘引腳，該存儲單元包括一電可擦可編程唯讀記憶體，該電可擦可編程唯讀記憶體包括一串列資料引腳、一串列時鐘引腳及一防寫引腳，該第三資料傳送引腳與第三時鐘引腳分別連接該串列資料引腳與串列時鐘引腳，該防寫引腳經由一跳帽接地。

優選地，該主控電路包括一微控制器，該微控制器包括一資料傳送引腳及一時鐘引腳，該微控制器之資料傳送引腳與時鐘引腳分別連接該電壓信號採集單元之第二資料傳送引腳與第二時鐘引腳，該微控制器藉由該資料傳送引腳及時鐘引腳控制該電壓信號採集單元採集電壓信號。

優選地，該微控制器具有複數並行資料傳送引腳，該主控電路還包括一與該微控制器連接之通用串列介面解析電路及與該通用串列介面解析電路電性連接之通用串列介面，該通用串列介面解析電路具有複數並行資料引腳，該通用串列介面解析電路之並行資料引腳分別與該微控制器之並行資料傳送引腳對應連接，從而實現資料於該通用串列介面與微控制器之間之串並/並串轉換。

優選地，該顯示單元藉由該通用串列介面與該微控制器實現資料傳輸。

優選地，每一信號採集電路之第二資料傳送引腳與第二時鐘引腳均對應連接至該微控制器之資料傳送引腳及時鐘引腳。

相較於習知技術，本發明貼裝記憶體連接器測試裝置藉由該主控電路控制資料獲取電路對該貼裝記憶體連接器之各個針腳進行測試，避免了傳統測試治具對貼裝記憶體連接器針腳之損壞。

10‧‧‧待測主板

20‧‧‧貼裝記憶體連接器

30‧‧‧資料獲取電路

50‧‧‧主控電路

60‧‧‧顯示單元

圖1係本發明較佳實施方式貼裝記憶體連接器測試裝置之組成框圖，該陣列型連接器測試裝置包括一待測主機板、一資料獲取電路、一主控電路、及一顯示單元。

圖2及圖3係圖1中主控電路之元件電路圖。

圖4及圖5係圖1中資料獲取電路之元件電路圖。

請參閱圖1，本發明貼裝記憶體連接器測試裝置較佳實施方式包括一待測主機板10、一資料獲取電路30、一主控電路50、及一顯示單元60。該待測主機板10上設定複數個貼裝記憶體連接器20。該記憶體連接器20具有複數個針腳B1~Bn及I1~In(見圖4)。該資料獲取電路30與該貼裝記憶體連接器20電性連接以採集該貼裝記憶體連接器20之針腳資訊，並將採集到之針腳資訊傳送給該主控電路50。該主控電路50中存儲有正常之針腳資訊。該顯示單元60與該主控電路50相連。該主控電路50將採集到針腳資訊進行比較處理後得出測試結果，並將該測試結果發送至顯示單元60顯示。

請參閱圖2及圖3，該主控電路50包括一通用串列(USB)介面J1 、一USB解析電路U1、及一微控制器U3。

請參閱圖2，該USB解析電路U1具有複數並行資料引腳E0~En，複數控制引腳R、W、TXE、RXF，複數電源引腳VCC、AVCC，接地引腳GND，振盪信號輸入端XO1、XI1。該USB介面J1具有電源端VCC，接地端GND，及兩個信號傳輸端DN、DP。該USB介面J1之電源端藉由一電感L與該USB解析電路U1之其中兩個電源引腳VCC、AVCC相連，並經由一跳帽J2連接至顯示單元60提供之一USB電源USBV1。該USB解析電路U1之另一電源引腳VCC連接至一3.3V工作電源。該振盪信號輸入端XO1、XI1經由一6M之晶振J3接地。該USB介面J1之兩個信號傳輸端DN、DP分別與該USB解析電路U1之信號傳輸引腳USBM、USBP及一復位引腳RSTO連接。該顯示單元60藉由該USB介面J1與該USB解析電路U1連接並實現資料傳輸。該USB解析電路U1還具有一時鐘引腳ESK、一資料傳輸引腳DATA、及一片選端ECS。該USB解析電路U1藉由該時鐘引腳ESK、資料引腳DATA、及片選端ECS與一第一存儲單元U2連接。該資料引腳DATA藉由兩個電阻連接至該USB電源USBV1。該第一存儲單元U2用以存儲該USB模組之ID等相關資訊。

請參閱圖3，該微控制器U3具有與該USB解析電路U1對應之複數並行資料引腳D0~Dn及控制引腳R、W、TXE、RXF，該USB解析電路U1藉由該並行資料引腳D0~Dn及控制引腳R、W、TXE、RXF與該微控制器U3連接，從而將USB介面J1傳送之串列資料轉換為並行資料傳送給該微控制器U3，並將微控制器U3傳送之並行資料轉換為串列資料傳送至USB介面J1。該USB介面J1再將資料傳送至顯示單元60顯示。該微控制器U3還具有複數程式燒錄引腳MCLR、PGD、PGC ，振盪信號輸入引腳OSC1、OSC2，電源引腳VDD，接地引腳VSS，一時鐘引腳C1，一資料傳輸引腳C2。該振盪信號輸入引腳OCS1、OCS2經由一12M之晶振J4及兩個電容接地。該時鐘引腳C1及資料傳輸引腳C2分別與一資料傳輸連接器J8之時鐘信號端CLK及資料信號端DATA連接，並分別藉由一電阻連接至3.3V電源。。

請參閱圖4及圖5，該資料獲取電路30包括一複雜可編程邏輯器件U5、一電壓信號採集單元U6，及一與該電壓信號採集單元U6電性連接之第二存儲單元U8。

請參閱圖4，該複雜可編程邏輯器件U5包括複數資料獲取引腳A1~An、Bn、複數振盪信號輸入引腳CLK0~CLK3、一時鐘引腳S1、一資料傳送引腳S2、複數程式燒入引腳TD0、TD1、TMS、TCK、複數控制引腳G1~Gn、複數電源引腳VCC1~VCCn及複數接地引腳GND1~GNDn。該複數資料獲取引腳A1~An分別連接至該貼裝記憶體連接器20之針腳B1~Bn。該振盪信號輸入引腳CLK0~CLK3連接至一個25M之晶振J5。該複數電源引腳VCC1~VCCn連接該3.3V電源，該複數接地引腳GND1~GNDn接地。

請參閱圖5，該電壓信號採集單元U6包括複數電壓採集引腳F1~Fn，複數控制引腳H1~Hn，複數程式燒入引腳PGD、PGC、MCLF，兩個振盪信號輸入引腳OSC1、OSC2。一第一時鐘引腳M1，一第一資料傳送引腳M2，一第二時鐘引腳SCL，一第二資料傳送引腳SDA，電源引腳VDD，接地引腳VSS。該電壓採集引腳F1~Fn分別連接至該貼裝記憶體連接器20之針腳I1~In。該兩個振盪信號輸入引腳OSC1、OSC2連接至一12M之晶振J10。該第一時鐘引腳M1連接至該複雜可編程邏輯器件U5之時鐘引腳S1，該第一資料傳送引腳M2連 接至該複雜可編程邏輯器件U5之資料傳送引腳。該第二時鐘引腳SCL連接至該資料傳輸連接器J8之時鐘信號端CLK，該第二時鐘引腳SDA連接至該資料傳輸連接器J8之資料信號端DATA。如此，該電壓信號採集單元U6即可藉由該資料傳輸連接器J8連接至該微控制器U3。

該第二存儲單元U8為一電可擦可編程唯讀記憶體。該電可擦可編程唯讀記憶體U8包括一串列時鐘引腳SCL、一串列資料引腳SDA及一防寫引腳WP。該串列時鐘引腳SCL與串列資料引腳SDA連接至該電壓信號採集單元U6，該防寫引腳WP經由一跳帽J9接地。當短接該跳帽J9時可對電可擦可編程唯讀記憶體U8進行寫入資訊之操作，而當斷開該跳帽J9時禁止對電可擦可編程唯讀記憶體U8進行擦除資訊之操作。

測試時，按照圖1-5所示連接該貼裝記憶體連接器測試裝置，該複雜可編程邏輯器件U5之資料獲取引腳A1~An分別採集待測主機板10上之貼裝記憶體連接器20之針腳資訊，並將採集到之針腳資訊進行處理後由資料發送引腳S1經由電壓信號採集單元之第一資料發送引腳M1發送給該電壓信號採集單元U6。同時，該電壓信號採集單元U6之電壓信號採集引腳F1~Fn採集待測主機板10上之貼裝記憶體連接器20之電壓信號資訊。該電壓信號採集單元U6將電壓信號資訊及複雜可編程邏輯器件U5採集到之針腳資訊發送至該第二存儲單元U8內。該微控制器U2從該第二存儲單元U8中讀取該針腳資訊及信號電壓資訊並與正常之針腳資訊進行比較，然後將比較結果發送至該顯示單元60上以提示待測主機板10上之貼裝記憶體連接器20之針腳是否正常。

該多個資料獲取電路30之電壓信號採集單元U6之時鐘引腳SCL及資料傳輸引腳SDA均藉由該資料傳輸連接器J8連接至該微控制器U3之時鐘引腳C1及資料傳送引腳C2。該微控制器U3與該資料獲取電路30之間，該資料獲取電路30與該貼裝記憶體連接器20之間藉由雙向資料傳送之方式進行通訊。測試時，該微控制器U3藉由該多個資料獲取電路30分別控制對應之貼裝記憶體連接器20之針腳從該資料獲取電路30接收資料。該資料獲取電路30分別發送兩次相反之資料至該貼裝記憶體連接器20之對應針腳。如果該貼裝記憶體連接器20之針腳兩次接收到之資料均與該資料獲取電路30發送之資料一致，則貼裝記憶體連接器20之針腳正常；否則，貼裝記憶體連接器20之針腳異常。該資料獲取電路30採集該貼裝記憶體連接器20各個針腳之資訊發送給該微控制器U3。該微控制器U3將該資料與正常之針腳資訊進行比較，並將比較結果藉由該USB解析電路U1轉換為串列資料，經由該USB介面J1發送至顯示單元60。該顯示單元60比對較結果進行進一步處理，將該貼裝記憶體連接器20針腳之具體資訊顯示出來。

綜上所述，本發明確已符合發明專利要求，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，舉凡熟悉本發明技藝之人士，爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

10‧‧‧待測主板

20‧‧‧貼裝記憶體連接器

30‧‧‧資料獲取電路

50‧‧‧主控電路

60‧‧‧顯示單元

Claims (9)

1. 一種貼裝記憶體連接器測試裝置，用於對一待測主機板上之貼裝記憶體連接器進行測試，包括一主控電路、分別與該主控電路電性相連之至少一資料獲取電路、及一顯示單元，該主控電路中存儲有正常之貼裝記憶體連接器之針腳資訊，該至少一資料獲取電路與該至少一貼裝記憶體連接器對應連接以採集該貼裝記憶體連接器之針腳資訊，該主控電路藉由該資料獲取電路控制該貼裝記憶體連接器之針腳接收來自該資料獲取電路之資料，該資料獲取電路採集該貼裝記憶體針腳接收之資料並傳送給該主控電路，該主控電路將採集到之資料與正常之針腳資訊進行比較，並將比較結果顯示於該顯示單元上以提示待測主機板上之陣列型連接器之針腳是否正常，該資料獲取電路包括一複雜可編程邏輯器件，該複雜可編程邏輯器件包括複數資料獲取引腳、一資料傳送引腳及至少一時鐘引腳，該資料獲取引腳分別電性連接待測主機板上之貼裝記憶體連接器針腳並採集針腳資訊，該複雜可編程邏輯器件對採集到之針腳資訊進行處理後由資料傳送輸出至該主控電路。
2. 如申請專利範圍第1項所述之貼裝記憶體連接器測試裝置，其中該資料獲取電路向該貼裝記憶體連接器之對應針腳發送兩次相反之資料，如果該記憶體連接器之針腳兩次接收到之資料均與資料獲取電路發送之資料一致，則該記憶體連接器之針腳正常，如果兩次接收之資料與資料獲取電路發送之資料不同，則該針腳異常。
3. 如申請專利範圍第1項所述之貼裝記憶體連接器測試裝置，其中該資料獲取電路還包括一與該複雜可編程邏輯器件及該主控電路連接之電壓信號採集單元，該電壓信號採集單元採集該貼裝記憶體連接器針腳之電壓信 號並發送至該主控電路。
4. 如申請專利範圍第3項所述之貼裝記憶體連接器測試裝置，其中該電壓信號採集單元包括複數電壓信號採集引腳、一第一資料傳送引腳、一第二資料傳送引腳、一第一時鐘引腳、一第二時鐘引腳，該第一資料傳送引腳與該複雜可編程邏輯器件之資料傳送引腳相連，該第一時鐘引腳與該複雜可編程邏輯器件之時鐘引腳相連，該電壓信號採集引腳分別電性連接待測主機板上之貼裝記憶體連接器針腳以採集電壓資訊，該複雜可編程邏輯器件對採集到之針腳資訊進行處理後由該第二資料傳送引腳輸出至該主控電路。
5. 如申請專利範圍第4項所述之貼裝記憶體連接器測試裝置，其中該電壓信號採集單元還包括一第三資料傳送引腳及一第三時鐘引腳，該存儲單元包括一電可擦可編程唯讀記憶體，該電可擦可編程唯讀記憶體包括一串列資料引腳、一串列時鐘引腳及一防寫引腳，該第三資料傳送引腳與第三時鐘引腳分別連接該串列資料引腳與串列時鐘引腳，該防寫引腳經由一跳帽接地。
6. 如申請專利範圍第4項所述之貼裝記憶體連接器測試裝置，其中該主控電路包括一微控制器，該微控制器包括一資料傳送引腳及一時鐘引腳，該微控制器之資料傳送引腳與時鐘引腳分別連接該電壓信號採集單元之第二資料傳送引腳與第二時鐘引腳，該微控制器藉由該資料傳送引腳及時鐘引腳控制該電壓信號採集單元採集電壓信號。
7. 如申請專利範圍第6項所述之貼裝記憶體連接器測試裝置，其中該微控制器具有複數並行資料傳送引腳，該主控電路還包括一與該微控制器連接之通用串列介面解析電路及與該通用串列介面解析電路電性連接之通用串列介面，該通用串列介面解析電路具有複數並行資料引腳，該通用串列介面解析電路之並行資料引腳分別與該微控制器之並行資料傳送引腳 對應連接，從而實現資料於該通用串列介面與微控制器之間之串並/並串轉換。
8. 如申請專利範圍第7項所述之貼裝記憶體連接器測試裝置，其中該顯示單元藉由該通用串列介面與該微控制器實現資料傳輸。
9. 如申請專利範圍第6項所述之貼裝記憶體連接器測試裝置，其中每一個信號採集電路之第二資料傳送引腳與第二時鐘引腳均對應連接至該微控制器之資料傳送引腳及時鐘引腳。