JPS60128703A

JPS60128703A - ダ−リントン差動増幅器

Info

Publication number: JPS60128703A
Application number: JP58237354A
Authority: JP
Inventors: Hisashi Yamada; 尚志山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-12-16
Filing date: 1983-12-16
Publication date: 1985-07-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明はダーリントン差動増幅器に係り、特に入力段
トランジスタのベースに直流バイアスを供給するための
バイアス回路に関する。

［発明の技術的背景とその問題点］一般に入力インピーダンスの非常に高い増幅器をバイポ
ーラ集積回路で実現する場合、差動トランジスタ対の前
段にそれぞれ差動トランジスタとグーリン１〜ン接続に
より結合された入力段トランジスタを設けた差動増幅器
が多く用いられる。このダーリントン差動増幅器では、
数１００にΩというＪ：うな高い入力インピーダンスを
容易に実現することができる。

ところで、このようなダーリントン差動増幅器において
は入力段トランジスタのベースに、直流バイアス供給用
として数１０〜数にΩの高抵抗を接続する必要がある。

このため集積回路化に際しては、これらのバイアス供給
用抵抗の占める面積が大きくなるという問題があった。

この場合、実際には高抵抗が要求されるのは入力段トラ
ンジスタのうち入力信号が印加される方のトランジスタ
に接続された抵抗である。従って入力信号が印加される
入力段トランジスタのバイアス供給用抵抗のみを大きく
し、入力信号が加わらない方の入力段１−ランジスタの
バイアス供給用抵抗は小さくすればよいと考えられる。

しかし、このようにすると入力段トランジスタのベース
電流による両抵抗の電圧降下が異なってくるので、２つ
の入力段１〜ランジスタの直流バイアスにも差が生じ、
入力オフセット電圧が増大するという問題が新たに発生
する。

［発明の目的］この発明の目的は、入力オフセット電圧の増大を伴わず
に、集積回路化に際しての占有面積を小さくできるダー
リントン差動増幅器を提供することにある。

［発明の概要］この発明は、差動トランジスタ対を構成する第３および
第４のバイポーラトランジスタの各々に対してダーリン
トン接続された入力段の第１および第２のバイポーラト
ランジスタのベースへの直流バイアス供給用抵抗のうち
、入力信号が印加される方の第１のバイポーラトランジ
スタのベースに接続された第１の抵抗に対し、入力信号
が印加されない方の第２のバイポーラトランジスタのベ
ースに接続された第２の抵抗の抵抗値を１／ｋに設定す
るとともに、第２の抵抗を流れる電流を第１の抵抗を流
れる電流のに倍に設定したことを特徴としている。

これは、具体的には例えば第２のバイポーラトランジス
タのベースに（ｋ−１）Ｉ／β（但し、■は第１のバイ
ポーラトランジスタのエミッタ電流、βはバイポーラ１
〜ランジスタの直流電流増幅率）なる電流値の電流源を
接続するか、または第４のバイポーラトランジスタのエ
ミッタにｋＩなる電流値の電流源を接続することによっ
て達成される。

［発明の効果］この発明によれば、直流バイアス供給用抵抗である第１
および第２の抵抗のうち、増幅器の入力インピーダンス
を高く保つ上で高抵抗が要求されない方の第２の抵抗の
抵抗値を第１の抵抗のそれの１／ｋに設定することによ
り、第２の抵抗の抵抗値の減少分だけ集積回路内での抵
抗の占有面積を小さくすることができる。

しかも、第２の抵抗を流れる電流が第１の抵抗を流れる
電流のに倍に設定されていることにより、第１の抵抗と
第２の抵抗との電圧降下を等しくでき、第１および第２
のバイポーラトランジスタのベースの直流バイアスも等
しくすることができるので、入力オフセット電圧を減少
させることが可能である。

［発明の実施例］第１図はこの発明の一実施例のダーリントン差動増幅器
の回路構成を示すものである。

図において、信号入力端子１は直流阻止用コンデンサ２
を介して入力段トランジスタである第１のバイポーラト
ランジスタ３のベースに接続されている。この第１のバ
イポーラトランジスタ３と、もう１つの入力段トランジ
スタである第２のバイポーラトランジスタ４のベースは
、それぞれ第１おへよび第２の抵抗５，６を介して直流
バイアス源（Ｎｆｆ：源）７に接続されている。また、
第１および第２のトランジスタ３．４のコレクタは第１
の電源Ｖｃｃ（例えば正極性の電源）に接続され、エミ
ッタはそれぞれ電流源８．９を介して第２の電源Ｖｅｅ
（例えば負極性の電源またはアース）に接続されている
。

第１および第２のトランジスタ３．４のエミッタは、第
３および第４のバイポーラトランジスタ１１．１２のベ
ースにそれぞれ接続されている。

これら第３および第４のトランジスタ１１．１２のエミ
ッタは共通の電流源１０に接続され、コレクタはカレン
トミラーを構成する第５および第６のバイポーラトラン
ジスタ１３．１４に接続されている。なお、第１〜第４
のトランジスタ３，４゜１１．１２はＮＰＮ型であり、
第５および第６の１〜ランジスタ１３．１４はＰＮＰ型
である。また、電流１８．９の電流値をＩとすれば電流
源１０の電流値はｎＩに選定される。第５のトランジス
タ１３は第３のトランジスタ１１のコレクタ負荷として
働き、第３の１−ランジスタ１１のコレクタが信号出力
端子１５に接続される。すなわち、信号入力端子１に印
加された入力信号は増幅されて信号出力端子１５に取出
される。

ここで、第１のトランジスタ３のベースへの直流バイア
ス供給用である第１の抵抗５の抵抗値をＲとすると、第
２のトランジスタ４０ベースへの直流バイアス供給用で
ある第２の抵抗６の抵抗値はＲ／ｋ　（但し、ｋ〉１）
に設定されている。この場合、増幅器の入力インピーダ
ンスに関係するのは第１の抵抗５であるから、第２の抵
抗の抵抗値を小さくしても問題はない。このように第２
の抵抗６の抵抗値を小さくすることにより、集積回路化
した場合の占有面積を減少することができる。

なお゛、この場合には電流ｗ１６が新たに必要となるが
、一般にＩｓＲ源に用いるトランジスタの面積は抵抗の
占める面積に比較してかなり小さいので、回路全体の占
有面積としては大幅に削減されることになる。

一方、第２のトランジスタ４のベースと第２の電ＩｌＶ
　ｅｅとの間′に電流［１６が接続されることによって
、第２の抵抗６を流れる電流が第１の抵抗５を流れる電
流のに倍に設定されている。すなわち、第１の抵抗５を
流れる電流（第１のトランジスタ３のベース電流）は■
／β（但し、βはバイポーラトランジスタの直流電流増
幅率）であるが、第２の抵抗６を流れる電流はｋｌ／β
となっている。この場合、第２のトランジスタ４のベー
ス電流が第１のトランジスタ３のベース電流と同じく■
／βであることから、第２のトランジスタ４のベースと
第２の電源ｙｅｅ＋＝の間に接続された電流源１６の電
流値を（ｋ−１）Ｉ／βに設定することにより、第２の
抵抗６を流れる電流を第１の抵抗５を流れる電流のに倍
に設定することができる。

このようにすることにより、第１および第２の抵抗５．
６の電圧降下を等しくできるので、第１および第２のト
ランジスタ３，４０ベースに与えられる直流バイアスも
等しくなり、入力オフセット電圧を小さく抑えることが
可能となる。

第２図は第１図の構成をさらに具体的に示したもので、
前記ｎ、にの値をそれぞれ　ｎ＝３゜ｋ＝４とした場合
の例を示している。すなわち、差動トランジスタ対であ
る第３および第４のトランジスタ１１．１２のエミッタ
に共通接続された電流源１０を構成するトランジスタの
エミッタ面積を、第１および第２のトランジスタ３．４
のエミッタに接続された電流源８．９を構成するトラン
ジスタのエミッタ面積の３倍にして電流源１０の電流値
を３■に設定するとともに、この電流源１０のトランジ
スタのベースと第２のトランジスタ４のベースとの間に
、電流源１６として電流源１０のトランジスタと同じエ
ミッタ面積の１−ランジスタを接続している。

この場合、電流源１６に３１／βなる電流が流れること
により、第２の抵抗６にはＩ／β（第２のトランジスタ
４のベース電流）＋３１／β−４１／βなる電流が流れ
るので、抵抗値が第１の抵抗５の１／４である第２の抵
抗６の電圧降下を第１の抵抗５の電圧降下と等しくする
ことができる。なお、トランジスタ１７は電流源８．９
のトランジスタのバイアス用であり、トランジスタ１８
．１９および電流源２０はこのトランジスタ１７と電流
源１６のトランジスタのバイアス用である。

以上の説明ではｎ−３，に＝４としたが、第２図の構成
はｎ、ｋが任意の場合について同様に適用することが可
能であることは言うまでもない。

第３図はこの発明の他の実施例を示すもので、第１図お
よび第２図のように第２のトランジスタ４のベースに電
流源１６を接続する代りに、第２のトランジスタ４のエ
ミッタに接続された電流源９の電流値を第１のトランジ
スタ３のエミッタに接続された電流源８の電流値のに倍
にして、第２のトランジスタ４のベース電流をｋｌ／β
にすることによって、第２の抵抗６を流れる電流を第１
の抵抗５を流れる電流のに倍にした例である。

ここで、電流源８，９の電流値の関係は電流源８．９の
トランジスタのエミッタ抵抗２１．２２によって決ま′
す、図の例では抵抗２１．２２の抵抗値をそれぞれｒ、
ｒ／２としてに−２としている。また、この場合用２の
トランジスタ４のエミッタ面積および電流源９のトラン
ジスタのエミッタ面積を他のトランジスタのに倍にする
ことによって、これらのトランジスタのエミッタ電流密
度を他のトランジスタと同一にしてそのベース・エミッ
タ間電圧効果も等しく保っている。このようにして第３
図の実施例においても、先の実施例と同様の効果を得る
ことができる。

この発明は上記した各実施例に限定されるものではなく
、第２の抵抗６の抵抗値を第１の抵抗５のそれの１／ｋ
にするとともに、これらの抵抗５゜６を流れる電流の比
を１：ｋにする構成であればどのような構成でもよく、
この主旨を満たす範囲で種々変形して実施が可能である
。

【図面の簡単な説明】

第１図はこの発明の一実施例のダーリントン差動増幅器
の構成図、第２図は第１図の実施例をより具体的に示す
図、第３図はこの発明の他の実施例のダーリントン差動
増幅器の構成図である。１・・・信号入力端子、２・・・直流阻止用コンデンソ
サ、３・・・第１のトランジスタ、４・・・第２のトラ
ンジスタ、５・・・第１の抵抗、６・・・第２の抵抗、
７・・・直流バイアス源、８．９．１０・・・電流源、
１１・・・第３のトランジスタ、１２・・・第４のトラ
ンジスタ、１３．１４・・・カレントミラーのトランジ
スタ、１５・・・信号出力端子、１６・・・電流源、１
７〜１９・・・バイアス用トランジスタ、２０・・・電
流源、２１゜２２・・・電流値決定抵抗。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】

（１）ベースが信号入力端子に接続されるとともに第１
の抵抗を介して直流バイアス源に接続された第１のバイ
ポーラトランジス□りと、ベースが第２の抵抗を介して
前記直流バイブスーに接続された第２のバイポーラトラ
ンジスタと、これら第１および第２のバイポーラトラン
ジスタのエミッタに各々のベースが接続され、エミッタ
が共通の電流源に接続され、一方のコレクタが負荷に接
続されるとともに信号出力端子に接続された第３および
第４のバイポーラ１−ランジスタとを備えたダーリント
ン差動増幅器において、第２の抵抗の抵抗値を第１の抵
抗の抵抗値の１／ｋ（ｋ＞１）に設定づるとともに、第
２の抵抗を流れる電流を第１の抵−抗を流れる電流のに
倍に設定したことを特徴するダーリントン差動増幅器。
（２）第２のバイポーラトランジスタのベースに（ｋ−
１）Ｉ／β（但し、Ｉは第１のバイポーラトランジスタ
のエミッタ電流、βはバイポーラトランジスタの直流電
流増幅率）なる電流値の電流源を接続して、第２の抵抗
を流れる電流を第１の抵抗を流れる電流のに倍に設定し
た特許請求の範囲第１項記載のダーリントン差動増幅器
。
（３）第４のバイポーラトランジスタのエミッタにｋＩ
（但し、■は第１のバイポーラトランジスタのエミッタ
電流）なる電流値の電流源を接続して、第２の抵抗を流
れる電流を第１の抵抗を流れる電流のに倍に設定した特
許請求の範囲第１項記載のダーリントン差動増幅器。