JPH04323907A - 供給電力ノイズを分離する低オフセット高速ｃｍｏｓ増幅器 - Google Patents
供給電力ノイズを分離する低オフセット高速ｃｍｏｓ増幅器Info
- Publication number
- JPH04323907A JPH04323907A JP3328341A JP32834191A JPH04323907A JP H04323907 A JPH04323907 A JP H04323907A JP 3328341 A JP3328341 A JP 3328341A JP 32834191 A JP32834191 A JP 32834191A JP H04323907 A JPH04323907 A JP H04323907A
- Authority
- JP
- Japan
- Prior art keywords
- supply power
- input
- coupled
- noise
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 abstract description 33
- 238000005516 engineering process Methods 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は一般に低レベルの入力信
号を供給電力ノイズから分離する高周波低オフセット増
幅器に関する。
号を供給電力ノイズから分離する高周波低オフセット増
幅器に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】増幅
回路は、今日の電子回路においてはありふれたものとな
っている。単一出力型増幅回路は、低い入力オフセット
電圧で高速な動作をすることが望まれる。例えば、増幅
器の設計においては、ミリボルト程度の入力信号に対し
て中間周波数（ＩＦ）帯で動作することが必要となる場
合がある。そのような低レベル入力信号を有する増幅器
については、入力オフセット電圧は実質的にゼロである
ことが望ましい。もしそうでなければ、入力信号は増幅
器の出力信号を与えるのに十分なレベルに到達しないで
あろう。小さな入力信号で動作する増幅器に対する他の
問題は、供給電力導体（電力を供給する導体）上でのノ
イズ・レベルであり、その供給電力ノイズが与えられ、
低レベル入力信号を越えてしまう場合がある。このよう
な制限のもとで従来は、一般に線形バイポーラ技術を使
用し、低いオフセット電圧および供給電力ノイズを分離
することを実現しており、これは低レベル入力信号を有
する単一出力型ＭＯＳ増幅器がノイズに対して敏感であ
ったことによる。
回路は、今日の電子回路においてはありふれたものとな
っている。単一出力型増幅回路は、低い入力オフセット
電圧で高速な動作をすることが望まれる。例えば、増幅
器の設計においては、ミリボルト程度の入力信号に対し
て中間周波数（ＩＦ）帯で動作することが必要となる場
合がある。そのような低レベル入力信号を有する増幅器
については、入力オフセット電圧は実質的にゼロである
ことが望ましい。もしそうでなければ、入力信号は増幅
器の出力信号を与えるのに十分なレベルに到達しないで
あろう。小さな入力信号で動作する増幅器に対する他の
問題は、供給電力導体（電力を供給する導体）上でのノ
イズ・レベルであり、その供給電力ノイズが与えられ、
低レベル入力信号を越えてしまう場合がある。このよう
な制限のもとで従来は、一般に線形バイポーラ技術を使
用し、低いオフセット電圧および供給電力ノイズを分離
することを実現しており、これは低レベル入力信号を有
する単一出力型ＭＯＳ増幅器がノイズに対して敏感であ
ったことによる。
【０００３】多くの場合、その低レベル・アナログ入力
信号をデジタル・レベルに増幅し、デジタル回路を通じ
て更に信号を処理することが必要である。そのデジタル
回路は従来ＭＯＳの技術により発展してきたものである
。非常に高速な線形回路はバイポーラであるが、ＭＯＳ
は電力消費が小さいからである。こうして従来技術の教
示するものは、バイポーラおよびＭＯＳ集積回路（ＩＣ
）チップをそれぞれ増幅器およびデジタル論理回路とし
て別々に使用し、又は、バイポーラおよびＭＯＳ技術を
１つの特定用途向け集積回路（ＡＳＩＣ）上で組み合わ
せて使用することである。しかしいずれの場合も、１つ
の集積回路上に線形回路のみを設計するあるいは１つの
集積回路上にデジタル回路のみを設計する場合と比較し
てコストがかかる。
信号をデジタル・レベルに増幅し、デジタル回路を通じ
て更に信号を処理することが必要である。そのデジタル
回路は従来ＭＯＳの技術により発展してきたものである
。非常に高速な線形回路はバイポーラであるが、ＭＯＳ
は電力消費が小さいからである。こうして従来技術の教
示するものは、バイポーラおよびＭＯＳ集積回路（ＩＣ
）チップをそれぞれ増幅器およびデジタル論理回路とし
て別々に使用し、又は、バイポーラおよびＭＯＳ技術を
１つの特定用途向け集積回路（ＡＳＩＣ）上で組み合わ
せて使用することである。しかしいずれの場合も、１つ
の集積回路上に線形回路のみを設計するあるいは１つの
集積回路上にデジタル回路のみを設計する場合と比較し
てコストがかかる。
【０００４】従ってＭＯＳ技術を使用し、高速に動作し
、低レベル入力信号に対して低いオフセット電圧を有し
、供給電力導体からノイズを分離する改良された単一出
力型増幅器が望まれている。
、低レベル入力信号に対して低いオフセット電圧を有し
、供給電力導体からノイズを分離する改良された単一出
力型増幅器が望まれている。
【０００５】
【課題を解決するための手段】本発明は入力信号を受信
するために結合された入力、および出力信号を供給する
出力を有する増幅回路から構成される。第１回路は入力
信号を増幅する増幅回路の入力と結合する入力を含み、
出力信号を供給する。第１回路は第１動作電圧を得るた
めに結合する第１端子および第２動作電圧を得るために
結合する第２端子を含む。第２回路は第１動作電圧源と
第１回路の第１端子との間に結合され、それらの間を分
離し、第３回路は第２動作電圧源と第１回路の第２端子
との間に結合され、それらの間を分離する。フィードバ
ック回路は第１回路の出力と入力との間に結合され、第
１回路の増幅を制御する。
するために結合された入力、および出力信号を供給する
出力を有する増幅回路から構成される。第１回路は入力
信号を増幅する増幅回路の入力と結合する入力を含み、
出力信号を供給する。第１回路は第１動作電圧を得るた
めに結合する第１端子および第２動作電圧を得るために
結合する第２端子を含む。第２回路は第１動作電圧源と
第１回路の第１端子との間に結合され、それらの間を分
離し、第３回路は第２動作電圧源と第１回路の第２端子
との間に結合され、それらの間を分離する。フィードバ
ック回路は第１回路の出力と入力との間に結合され、第
１回路の増幅を制御する。
【０００６】本発明はＭＯＳ技術を使用し、高速に動作
し、低い入力オフセットを有し、供給電力導体から入力
導体を分離することにより供給電力ノイズから入力信号
を分離する単一出力型増幅回路を含む。第１および第２
増幅トランジスタは、第３および第４分離トランジスタ
のドレイン・ソース導通路によって供給電力導体から分
離され、その分離トランジスタはあらかじめ定められた
基準電位に応答する線形領域で動作する。従って供給電
力ノイズは第３および第４分離トランジスタによって吸
収され、スイッチングによるノイズを有する低レベル入
力信号を越えないようにしている。
し、低い入力オフセットを有し、供給電力導体から入力
導体を分離することにより供給電力ノイズから入力信号
を分離する単一出力型増幅回路を含む。第１および第２
増幅トランジスタは、第３および第４分離トランジスタ
のドレイン・ソース導通路によって供給電力導体から分
離され、その分離トランジスタはあらかじめ定められた
基準電位に応答する線形領域で動作する。従って供給電
力ノイズは第３および第４分離トランジスタによって吸
収され、スイッチングによるノイズを有する低レベル入
力信号を越えないようにしている。
【０００７】
【実施例】図１に示す回路は単一出力型増幅回路１０で
あり、通常のＭＯＳ集積化工程を経て形成されるモノリ
シック集積回路において製作することに適している。低
レベル・アナログ入力信号（例えば２０ミリボルト）は
、増幅手段１４の入力１２すなわちトランジスタ１６，
１８のゲートに印加される。トランジスタ１６のソース
はトランジスタ２０のドレイン・ソース導通路を通じて
、一般に正の電位（例えばＶＤＤ）である供給電力導体
２２と結合する。同様にトランジスタ１８のソースはト
ランジスタ２４のドレイン・ソース導通路を通じて、一
般に接地電位である供給電力導体２６と結合する。トラ
ンジスタ１６，１８のドレインは、節点３０で結合し、
この節点は増幅手段１４の出力である。節点３０はまた
、フィードバック抵抗器３２を通じてトランジスタ１６
，１８のゲートと結合し、増幅手段１４の利得を制御す
る。トランジスタ２０，２４のゲートは節点３４にかか
る基準電位（ｒｅｆｅｒｅｎｃｅ ｐｏｔｅｎｔｉａ
ｌ）に応答し、その電位は、抵抗器３８，４０から成り
、供給電力導体２２，２６との間に結合される抵抗分割
網により提供される。容量４２は、節点３４と供給電力
導体２６との間に結合され、容量が無い場合にトランジ
スタ２０，２４に与えられる高周波ノイズをろ波する。
あり、通常のＭＯＳ集積化工程を経て形成されるモノリ
シック集積回路において製作することに適している。低
レベル・アナログ入力信号（例えば２０ミリボルト）は
、増幅手段１４の入力１２すなわちトランジスタ１６，
１８のゲートに印加される。トランジスタ１６のソース
はトランジスタ２０のドレイン・ソース導通路を通じて
、一般に正の電位（例えばＶＤＤ）である供給電力導体
２２と結合する。同様にトランジスタ１８のソースはト
ランジスタ２４のドレイン・ソース導通路を通じて、一
般に接地電位である供給電力導体２６と結合する。トラ
ンジスタ１６，１８のドレインは、節点３０で結合し、
この節点は増幅手段１４の出力である。節点３０はまた
、フィードバック抵抗器３２を通じてトランジスタ１６
，１８のゲートと結合し、増幅手段１４の利得を制御す
る。トランジスタ２０，２４のゲートは節点３４にかか
る基準電位（ｒｅｆｅｒｅｎｃｅ ｐｏｔｅｎｔｉａ
ｌ）に応答し、その電位は、抵抗器３８，４０から成り
、供給電力導体２２，２６との間に結合される抵抗分割
網により提供される。容量４２は、節点３４と供給電力
導体２６との間に結合され、容量が無い場合にトランジ
スタ２０，２４に与えられる高周波ノイズをろ波する。
【０００８】増幅手段１４の出力は、トランジスタ４８
，５０のゲートに結合する増幅手段４６の入力と結合す
る。トランジスタ４８のソースは供給電力導体２２と結
合し、トランジスタ５０のソースは供給電力導体２６と
結合する。トランジスタ４８，５０のドレインはフィー
ドバック抵抗器５２を通じて、それらのゲートに結合し
、増幅手段４６の利得を制限する。増幅回路１０の出力
は節点５４すなわちトランジスタ４８，５０のドレイン
から提供される。
，５０のゲートに結合する増幅手段４６の入力と結合す
る。トランジスタ４８のソースは供給電力導体２２と結
合し、トランジスタ５０のソースは供給電力導体２６と
結合する。トランジスタ４８，５０のドレインはフィー
ドバック抵抗器５２を通じて、それらのゲートに結合し
、増幅手段４６の利得を制限する。増幅回路１０の出力
は節点５４すなわちトランジスタ４８，５０のドレイン
から提供される。
【０００９】増幅回路１０から成る集積回路の基板、す
なわち供給電力導体２６は数百ミリボルトの供給電力ノ
イズを含んでいることがあり、これは同じ基板に配置さ
れる（図には示されていない）デジタル論理回路内での
高速に切り替わる電流による。同様なノイズは供給電力
導体２２に対しても現われる。すべてではないが、従来
のほとんどの単一出力型ＣＭＯＳ増幅器は、入力導体か
ら供給電力ノイズを分離することができず、低い動作レ
ベルの入力信号を制限するものとなっていた。本発明に
おいては、ＭＯＳ・トランジスタ２０，２４が供給電力
導体２２とトランジスタ１６との間および供給電力導体
２６とトランジスタ１８との間にそれぞれ結合され、ノ
イズを分離している。
なわち供給電力導体２６は数百ミリボルトの供給電力ノ
イズを含んでいることがあり、これは同じ基板に配置さ
れる（図には示されていない）デジタル論理回路内での
高速に切り替わる電流による。同様なノイズは供給電力
導体２２に対しても現われる。すべてではないが、従来
のほとんどの単一出力型ＣＭＯＳ増幅器は、入力導体か
ら供給電力ノイズを分離することができず、低い動作レ
ベルの入力信号を制限するものとなっていた。本発明に
おいては、ＭＯＳ・トランジスタ２０，２４が供給電力
導体２２とトランジスタ１６との間および供給電力導体
２６とトランジスタ１８との間にそれぞれ結合され、ノ
イズを分離している。
【００１０】基準電位は、抵抗器３８，４０から成る抵
抗分割網により、節点３４に例えば２．５ボルトの電位
与える。容量４２は節点３４で高周波成分をろ波し、ト
ランジスタ２０，２４のゲートに安定な基準信号を供給
する。従ってトランジスタ２０は線形領域で連続的に動
作し、供給電力導体２２とトランジスタ１６のソースと
を分離する。同様にトランジスタ２４は線形領域で動作
し、供給電力導体２６とトランジスタ１８のソースを分
離する。一般にトランジスタ２０，２４のドレイン・ソ
ース間抵抗は、それらの間に２００ミリボルトの電圧が
かかった時に２００オームである。供給電力導体２２，
２６で生ずるスイッチングによるノイズは、トランジス
タ２０，２４のドレイン・ソース導通路でほとんど吸収
され、トランジスタ１６，１８のゲートから生ずるその
ような干渉を取り除く。
抗分割網により、節点３４に例えば２．５ボルトの電位
与える。容量４２は節点３４で高周波成分をろ波し、ト
ランジスタ２０，２４のゲートに安定な基準信号を供給
する。従ってトランジスタ２０は線形領域で連続的に動
作し、供給電力導体２２とトランジスタ１６のソースと
を分離する。同様にトランジスタ２４は線形領域で動作
し、供給電力導体２６とトランジスタ１８のソースを分
離する。一般にトランジスタ２０，２４のドレイン・ソ
ース間抵抗は、それらの間に２００ミリボルトの電圧が
かかった時に２００オームである。供給電力導体２２，
２６で生ずるスイッチングによるノイズは、トランジス
タ２０，２４のドレイン・ソース導通路でほとんど吸収
され、トランジスタ１６，１８のゲートから生ずるその
ような干渉を取り除く。
【００１１】トランジスタ１６，１８は飽和領域で使用
され、入力１２で印加されるアナログ入力信号は、増幅
手段１４を通じて増幅され、節点３０に供給される。フ
ィードバック抵抗器３２は開ループ利得を制限し、増幅
手段１４の安定性を増進させる。抵抗器３２の一般的な
値は１５ｋオームである。そしてトランジスタ１６，１
８のゲートから見たときの入力インピーダンスは約３０
０オームであり、増幅手段１４の閉ループ利得は約５０
（１５０００／３００）である。高速および低電力消費
である性質はＣＭＯＳ回路を使用することにより得られ
、低いオフセット電圧は、供給電力導体２２，２６の間
でトランジスタ１６，１８をバイアスすることにより得
られる。
され、入力１２で印加されるアナログ入力信号は、増幅
手段１４を通じて増幅され、節点３０に供給される。フ
ィードバック抵抗器３２は開ループ利得を制限し、増幅
手段１４の安定性を増進させる。抵抗器３２の一般的な
値は１５ｋオームである。そしてトランジスタ１６，１
８のゲートから見たときの入力インピーダンスは約３０
０オームであり、増幅手段１４の閉ループ利得は約５０
（１５０００／３００）である。高速および低電力消費
である性質はＣＭＯＳ回路を使用することにより得られ
、低いオフセット電圧は、供給電力導体２２，２６の間
でトランジスタ１６，１８をバイアスすることにより得
られる。
【００１２】増幅手段１４の出力信号は増幅手段４６の
入力に供給され、供給電力導体２２，２６の線路に対す
るアナログ入力信号を駆動するため更に増幅し、その後
節点５４でデジタル信号に変換される。トランジスタ４
８，５０は飽和領域で使用され、フィードバック抵抗器
５２は増幅手段４６の利得を制限する。トランジスタ２
０，２４のような分離トランジスタは、増幅手段４６で
は省略されており、これは節点３０で現われる信号の大
きさが供給電力導体２２，２６のノイズ・レベルよりも
非常に大きいためである。１４のような増幅手段は節点
３０の後でカスケード接続され、増幅手段４６について
も同様である。さらに抵抗器５２を除いた、４８，５０
のようなトランジスタから成るインバータ回路は節点５
４の後でカスケード接続され、増幅回路１０の出力信号
をバッファリングする。更なる増幅段は供給電力導体２
２，２６の中間の範囲にバイアスされ、高速な動作およ
び増幅が可能となる。
入力に供給され、供給電力導体２２，２６の線路に対す
るアナログ入力信号を駆動するため更に増幅し、その後
節点５４でデジタル信号に変換される。トランジスタ４
８，５０は飽和領域で使用され、フィードバック抵抗器
５２は増幅手段４６の利得を制限する。トランジスタ２
０，２４のような分離トランジスタは、増幅手段４６で
は省略されており、これは節点３０で現われる信号の大
きさが供給電力導体２２，２６のノイズ・レベルよりも
非常に大きいためである。１４のような増幅手段は節点
３０の後でカスケード接続され、増幅手段４６について
も同様である。さらに抵抗器５２を除いた、４８，５０
のようなトランジスタから成るインバータ回路は節点５
４の後でカスケード接続され、増幅回路１０の出力信号
をバッファリングする。更なる増幅段は供給電力導体２
２，２６の中間の範囲にバイアスされ、高速な動作およ
び増幅が可能となる。
【００１３】
【発明の効果】従ってＭＯＳ技術を使用し、高速に動作
し、低い入力オフセットを有し、入力導体から供給電力
導体を分離することにより、入力信号に対して供給電力
ノイズを分離する改良された増幅回路が提供される。
し、低い入力オフセットを有し、入力導体から供給電力
導体を分離することにより、入力信号に対して供給電力
ノイズを分離する改良された増幅回路が提供される。
【図１】本発明の実施例である回路図を示す。
１０ 単一出力型増幅回路
１２ 入力端子
１４，４６ 増幅手段
１６，１８，２０，２４，４８，５０ トランジスタ
２２，２６ 供給電力導体 ３０，３４ 節点 ３２，３８，４０，５２ 抵抗器 ４２ 容量 ５４ 出力端子
２２，２６ 供給電力導体 ３０，３４ 節点 ３２，３８，４０，５２ 抵抗器 ４２ 容量 ５４ 出力端子
Claims (3)
- 【請求項１】 入力信号を受信するために結合する入
力、および出力信号を供給する出力を有し：前記入力信
号を増幅する前記増幅回路の前記入力と結合する入力、
および出力信号を供給する出力を有し、第１動作電圧を
得るため結合する第１端子および第２動作電圧を得るた
め結合する第２端子を含む第１手段（１６，１８）；第
１動作電圧源と前記第１手段の前記第１端子との間に結
合され、それらの間を分離する第２手段（２０）；第２
動作電圧源と前記第１手段の前記第２端子との間に結合
され、それらの間を分離する第３手段（２４）；および
前記第１手段の前記出力と入力との間に結合され、前記
第１手段の増幅を制御する フィードバック手段（３
２）；から構成されることを特徴とする増幅回路。 - 【請求項２】 前記第１手段は：ゲート，ドレインお
よびソースを有し、前記ゲートは前記第１手段の前記入
力に結合し、前記ソースは前記第１手段の前記第１端子
に結合し、前記ドレインは前記第１手段の前記出力に結
合する第１トランジスタ（１６）；およびゲート，ドレ
インおよびソースを有し、前記ゲートは前記第１手段の
前記入力に結合し、前記ソースは前記第１手段の前記第
２端子に結合し、前記ドレインは前記第１手段の前記出
力に結合する第２トランジスタ（１８）；を含むことを
特徴とする請求項１記載の増幅回路。 - 【請求項３】第１および第２動作電圧を使用し、入力信
号を増幅し、出力信号を供給する段階；前記入力信号か
ら前記第１動作電圧を分離し、それらに付随するノイズ
を減少させる段階；前記入力信号から前記第２動作電圧
を分離し、それらに付随するノイズを減少させる段階；
および前記出力信号を前記増幅回路の前記入力にフィー
ドバックし、前記入力信号の前記増幅を制御する段階；
から構成されることを特徴とし、増幅回路の入力で加え
られる入力信号の振幅を増加させる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/615,117 US5059922A (en) | 1990-11-19 | 1990-11-19 | High speed low offset CMOS amplifier with power supply noise isolation |
| US615117 | 2003-07-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323907A true JPH04323907A (ja) | 1992-11-13 |
Family
ID=24464051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3328341A Pending JPH04323907A (ja) | 1990-11-19 | 1991-11-18 | 供給電力ノイズを分離する低オフセット高速ｃｍｏｓ増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5059922A (ja) |
| EP (1) | EP0486837B1 (ja) |
| JP (1) | JPH04323907A (ja) |
| DE (1) | DE69124076T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530235A (en) | 1995-02-16 | 1996-06-25 | Xerox Corporation | Interactive contents revealing storage device |
| US6317000B1 (en) | 2000-10-05 | 2001-11-13 | Texas Instruments Incorporated | Overload recovery circuit and method |
| US6703900B2 (en) | 2002-06-05 | 2004-03-09 | Texas Instruments Incorporated | Fast, stable overload recovery circuit and method |
| US7825871B2 (en) * | 2007-03-19 | 2010-11-02 | Broadcom Corporation | Method and system for equalizing antenna circuit matching variations |
| US8314660B2 (en) * | 2011-03-29 | 2012-11-20 | Sony Corporation | System and method for effectively implementing a unit Gm cell |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3886464A (en) * | 1973-06-01 | 1975-05-27 | Rca Corp | Self-biased complementary transistor amplifier |
| JPS54114160A (en) * | 1978-02-27 | 1979-09-06 | Matsushita Electric Ind Co Ltd | Cmos analog amplifier |
| US4760349A (en) * | 1986-08-19 | 1988-07-26 | Regents Of The University Of Minnesota | CMOS analog standard cell arrays using linear transconductance elements |
-
1990
- 1990-11-19 US US07/615,117 patent/US5059922A/en not_active Expired - Fee Related
-
1991
- 1991-10-24 DE DE69124076T patent/DE69124076T2/de not_active Expired - Fee Related
- 1991-10-24 EP EP91118127A patent/EP0486837B1/en not_active Expired - Lifetime
- 1991-11-18 JP JP3328341A patent/JPH04323907A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69124076D1 (de) | 1997-02-20 |
| EP0486837B1 (en) | 1997-01-08 |
| EP0486837A1 (en) | 1992-05-27 |
| DE69124076T2 (de) | 1997-07-03 |
| US5059922A (en) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Meyer et al. | A 1-GHz BiCMOS RF Front-End IC | |
| KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
| US7310016B2 (en) | Chopper-stabilized operational amplifier and method | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| Alzaher et al. | A CMOS fully balanced second-generation current conveyor | |
| US5381112A (en) | Fully differential line driver circuit having common-mode feedback | |
| US6784741B1 (en) | Amplifier | |
| CA2016001C (en) | Low impedance buffer circuitry | |
| US4484148A (en) | Current source frequency compensation for a CMOS amplifier | |
| US6366172B1 (en) | Semiconductor amplifier circuit and system | |
| EP1444777B1 (en) | A power amplifier module with distortion compensation | |
| JPH05251956A (ja) | 過渡応答の安定化されたカスコードｃｍｏｓ増幅器 | |
| US20060066399A1 (en) | Amplifier arrangement having an adjustable gain, and use thereof | |
| JPH07193436A (ja) | 低い歪の演算増幅器 | |
| CA1158727A (en) | Driver circuit having reduced cross-over distortion | |
| US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
| JP2000223970A (ja) | レ―ル・ツ―・レ―ル増幅器及び信号増幅処理装置 | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| US5945880A (en) | Low noise amplifier | |
| EP1347571B1 (en) | System and method for a startup circuit for a differential CMOS amplifier | |
| US4542348A (en) | High efficiency IGFET operational amplifier | |
| US5760647A (en) | High bandwidth fast settling time operational amplifier and method therefor | |
| JPH04323907A (ja) | 供給電力ノイズを分離する低オフセット高速ｃｍｏｓ増幅器 | |
| JP2000323936A (ja) | 増幅器 |