JP3024378B2 - サンプル・ホールド回路 - Google Patents
サンプル・ホールド回路Info
- Publication number
- JP3024378B2 JP3024378B2 JP4216061A JP21606192A JP3024378B2 JP 3024378 B2 JP3024378 B2 JP 3024378B2 JP 4216061 A JP4216061 A JP 4216061A JP 21606192 A JP21606192 A JP 21606192A JP 3024378 B2 JP3024378 B2 JP 3024378B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- sample
- hold circuit
- inverted signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、サンプル・ホールド回
路に関し、特に、差動信号入出力を有するサンプル・ホ
ールド回路に関する。
路に関し、特に、差動信号入出力を有するサンプル・ホ
ールド回路に関する。
【０００２】
【従来の技術】従来のサンプル・ホールド回路は、図４
に示すように、第１のクロックΦ１のタイミングでアナ
ログスイッチＳ３１およびＳ３３が閉じることにより信
号入力ｖI ′がサンプリングされ、第１のクロックΦ１
から半周期ずれ、相重ならない第２のクロックΦ２のタ
イミングでアナログスイッチＳ３２及びＳ３４が閉じる
ことにより信号入力ｖI ′をホールドし、信号出力
ｖO ′を得ている。
に示すように、第１のクロックΦ１のタイミングでアナ
ログスイッチＳ３１およびＳ３３が閉じることにより信
号入力ｖI ′がサンプリングされ、第１のクロックΦ１
から半周期ずれ、相重ならない第２のクロックΦ２のタ
イミングでアナログスイッチＳ３２及びＳ３４が閉じる
ことにより信号入力ｖI ′をホールドし、信号出力
ｖO ′を得ている。
【０００３】この従来技術の参考文献として、例えば
“「スイッチト・キャパシタ回路」Ｐ５６〜５７ 武部
幹・岩田穆・国枝博昭・高橋宣明 １９８５年２月２５
日（初版）、現代工学社発行”を挙げることができる。
“「スイッチト・キャパシタ回路」Ｐ５６〜５７ 武部
幹・岩田穆・国枝博昭・高橋宣明 １９８５年２月２５
日（初版）、現代工学社発行”を挙げることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来のサンプル・ホールド回路では、信号入力ｖI ′の周
波数帯とサンプリング周波数ｆs が近い場合に、サンプ
リング周波数成分を除去する為に後置するアナログフィ
ルタの次数が高くなってしまい、逆にアナログフィルタ
の次数を低くする為にはサンプリング周波数を高くしな
ければならず、クロックドライバ、演算増幅器等の消費
電流が大きくなってしまうという欠点があった。
来のサンプル・ホールド回路では、信号入力ｖI ′の周
波数帯とサンプリング周波数ｆs が近い場合に、サンプ
リング周波数成分を除去する為に後置するアナログフィ
ルタの次数が高くなってしまい、逆にアナログフィルタ
の次数を低くする為にはサンプリング周波数を高くしな
ければならず、クロックドライバ、演算増幅器等の消費
電流が大きくなってしまうという欠点があった。
【０００５】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規なサンプ
ル・ホールド回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記欠点を解消することを可能とした新規なサンプ
ル・ホールド回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るサンプル・ホールド回路は、差動信号
入出力を有するサンプル・ホールド回路において、非反
転信号入力を第１のクロツクでサンプリングし、第１の
クロックから半周期ずれ、互いに重ならない第２のクロ
ックでホールドした結果を非反転信号出力として出力
し、かつ反転信号入力を第２のクロックでサンプリング
し、第１のクロックでホールドした結果を反転信号出力
として出力している。
に、本発明に係るサンプル・ホールド回路は、差動信号
入出力を有するサンプル・ホールド回路において、非反
転信号入力を第１のクロツクでサンプリングし、第１の
クロックから半周期ずれ、互いに重ならない第２のクロ
ックでホールドした結果を非反転信号出力として出力
し、かつ反転信号入力を第２のクロックでサンプリング
し、第１のクロックでホールドした結果を反転信号出力
として出力している。
【０００７】
【実施例】次に、本発明をその好ましい一実施例につい
て図面を参照して具体的に説明する。
て図面を参照して具体的に説明する。
【０００８】図１は本発明の一実施例を示す回路構成図
である。
である。
【０００９】図１を参照するに、入力は、非反転信号入
力ｖIPと、反転信号入力ｖIMの差動入力で、差動信号入
力ｖI は、 ［数１］ｖI ＝ｖIP−ｖIM で表される。
力ｖIPと、反転信号入力ｖIMの差動入力で、差動信号入
力ｖI は、 ［数１］ｖI ＝ｖIP−ｖIM で表される。
【００１０】同様に出力も、非反転信号出力ｖOPと反転
信号出力ｖOMの差動出力で、差動信号出力ｖO は、 ［数２］ｖO ＝ｖOP−ｖOM で表される。
信号出力ｖOMの差動出力で、差動信号出力ｖO は、 ［数２］ｖO ＝ｖOP−ｖOM で表される。
【００１１】Ｓ１１〜Ｓ１４およびＳ２１〜Ｓ２４はア
ナログスイッチであり、図中のタイミングチャートで示
されるような周期Ｔ（周波数ｆs ）で互いに半周期（Ｔ
／２）だけずれ、重なり合わない第１のクロックΦ１、
および第２のクロックΦ２によりスイッチングされてい
る。本実施例においては、アナログスイッチＳ１１、Ｓ
１３、Ｓ２２、Ｓ２４が第１のクロックΦ１で、アナロ
グスイッチＳ１２、Ｓ１４、Ｓ２１、Ｓ２３が第２のク
ロックΦ２でそれぞれスイッチングされている。
ナログスイッチであり、図中のタイミングチャートで示
されるような周期Ｔ（周波数ｆs ）で互いに半周期（Ｔ
／２）だけずれ、重なり合わない第１のクロックΦ１、
および第２のクロックΦ２によりスイッチングされてい
る。本実施例においては、アナログスイッチＳ１１、Ｓ
１３、Ｓ２２、Ｓ２４が第１のクロックΦ１で、アナロ
グスイッチＳ１２、Ｓ１４、Ｓ２１、Ｓ２３が第２のク
ロックΦ２でそれぞれスイッチングされている。
【００１２】Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２はコンデ
ンサであり、本実施例ではすべて同じ容量値Ｃである。
ンサであり、本実施例ではすべて同じ容量値Ｃである。
【００１３】Ｅ１は演算増幅器であり、差動入力かつ差
動出力の構成となっている。本実施例は、等価的に図４
に示した従来のサンプル・ホールド回路を非反転側およ
び反転側それぞれについて構成し、互いに相異なるクロ
ックによりスイッチングする回路構成となっている。
動出力の構成となっている。本実施例は、等価的に図４
に示した従来のサンプル・ホールド回路を非反転側およ
び反転側それぞれについて構成し、互いに相異なるクロ
ックによりスイッチングする回路構成となっている。
【００１４】今、本サンプル・ホールド回路の前段が、
第２のクロックΦ２でサンプリングし、第１のクロック
Φ１でホールドするサンプリング回路（例えば、スイッ
チト・キャパシタフィルタ）であったとすると、差動信
号入力ｖI は例えば図２の破線のようになる。これを非
反転側は第１のクロックΦ１、反転側は第２のクロック
Φ２でサンプリングすると、前段で第２のクロックΦ２
でホールドされているサンプル値を、同一タイミングで
反転側がサンプリングし、半周期（Ｔ／２）後に同一サ
ンプル値を非反転入力側がサンプリングし、これを周期
Ｔで繰り返す。
第２のクロックΦ２でサンプリングし、第１のクロック
Φ１でホールドするサンプリング回路（例えば、スイッ
チト・キャパシタフィルタ）であったとすると、差動信
号入力ｖI は例えば図２の破線のようになる。これを非
反転側は第１のクロックΦ１、反転側は第２のクロック
Φ２でサンプリングすると、前段で第２のクロックΦ２
でホールドされているサンプル値を、同一タイミングで
反転側がサンプリングし、半周期（Ｔ／２）後に同一サ
ンプル値を非反転入力側がサンプリングし、これを周期
Ｔで繰り返す。
【００１５】一方、出力側は非反転側、反転側共に、サ
ンプリングしたタイミングの半周期後に、サンプリング
した電圧値がそのまま出力され、非反転信号出力ｖOP、
反転信号出力ｖOMは、図２に示すようになる。結局、差
動信号出力ｖO は、図２の実線にて示すようになり、等
価的に周波数ｆs でサンプリングしていた差動信号入力
ｖI を、周波数２ｆs でサンプリングし直したような差
動信号出力波形となる。
ンプリングしたタイミングの半周期後に、サンプリング
した電圧値がそのまま出力され、非反転信号出力ｖOP、
反転信号出力ｖOMは、図２に示すようになる。結局、差
動信号出力ｖO は、図２の実線にて示すようになり、等
価的に周波数ｆs でサンプリングしていた差動信号入力
ｖI を、周波数２ｆs でサンプリングし直したような差
動信号出力波形となる。
【００１６】ここで、従来技術および本発明の信号出力
振幅の周波数特性を描いてみると、図３に示すようにな
ると予想される。従来技術においては、図３のｂのよう
に信号成分がサンプリング周波数ｆs の両端に現れるの
に対し、本発明では図３のｃのようにｆs の２倍のとこ
ろに現れる。これらの成分を除く為に、アナログフィル
タを後置するが、従来技術では図３のｄに示すような特
性のアナログフィルタを必要とするのに対し、本発明は
図３のｅに示すように緩やかな傾斜のもので済み、従っ
て、アナログフィルタの次数を低減することができる。
振幅の周波数特性を描いてみると、図３に示すようにな
ると予想される。従来技術においては、図３のｂのよう
に信号成分がサンプリング周波数ｆs の両端に現れるの
に対し、本発明では図３のｃのようにｆs の２倍のとこ
ろに現れる。これらの成分を除く為に、アナログフィル
タを後置するが、従来技術では図３のｄに示すような特
性のアナログフィルタを必要とするのに対し、本発明は
図３のｅに示すように緩やかな傾斜のもので済み、従っ
て、アナログフィルタの次数を低減することができる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
差動入出力を有するサンプル・ホールド回路において、
非反転信号入力をサンプリングした結果を非反転信号出
力とし、反転信号入力を非反転側に比べて半クロックず
れ、互いに重なり合わないクロックでサンプリングした
結果を反転信号出力とすることにより、差動信号出力と
して、サンプリング周波数の２倍の周波数でサンプリン
グされたと等価な出力波形が得られ、後置するアナログ
フィルタの次数を低減できるという効果が得られる。
差動入出力を有するサンプル・ホールド回路において、
非反転信号入力をサンプリングした結果を非反転信号出
力とし、反転信号入力を非反転側に比べて半クロックず
れ、互いに重なり合わないクロックでサンプリングした
結果を反転信号出力とすることにより、差動信号出力と
して、サンプリング周波数の２倍の周波数でサンプリン
グされたと等価な出力波形が得られ、後置するアナログ
フィルタの次数を低減できるという効果が得られる。
【図１】本発明の一実施例を示す回路構成図である。
【図２】本発明の一実施例をにおける入出力波形を示す
図である。
図である。
【図３】本発明と従来技術の出力周波数特性を示す図で
ある。
ある。
【図４】従来技術の一例を示す回路図である。
Ｓ１１〜Ｓ１４、Ｓ２１〜Ｓ２４、Ｓ３１〜Ｓ３４…ア
ナログスイッチ Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２…コ
ンデンサ Ｅ１、Ｅ２…演算増幅器
ナログスイッチ Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２…コ
ンデンサ Ｅ１、Ｅ２…演算増幅器
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 27/02 H03H 19/00 H03K 5/08 H03M 1/66 ＷＰＩ（ＤＩＡＬＯＧ)
Claims (1)
- 【請求項１】 差動信号入出力を有するサンプル・ホー
ルド回路において、非反転信号入力を第１のクロックで
サンプリングし、該第１のクロックから半周期ずれ、互
いに重ならない第２のクロックでホールドした結果を非
反転信号出力として出力し、かつ反転信号入力を前記第
２のクロックでサンプリングし、前記第１のクロックで
ホールドした結果を反転信号出力として出力することを
特徴とするサンプル・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216061A JP3024378B2 (ja) | 1992-08-13 | 1992-08-13 | サンプル・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216061A JP3024378B2 (ja) | 1992-08-13 | 1992-08-13 | サンプル・ホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0660689A JPH0660689A (ja) | 1994-03-04 |
| JP3024378B2 true JP3024378B2 (ja) | 2000-03-21 |
Family
ID=16682667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216061A Expired - Lifetime JP3024378B2 (ja) | 1992-08-13 | 1992-08-13 | サンプル・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024378B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4545116B2 (ja) * | 2006-06-12 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 電圧比較回路 |
| JP4900065B2 (ja) * | 2006-10-19 | 2012-03-21 | 株式会社デンソー | マルチチャネルサンプルホールド回路およびマルチチャネルａ／ｄ変換器 |
| US8854107B2 (en) * | 2010-05-04 | 2014-10-07 | Zinitix Co., Ltd. | Integrator circuit with inverting integrator and non-inverting integrator |
| KR101304195B1 (ko) | 2011-06-24 | 2013-09-05 | 주식회사 하이딥 | 향상된 노이즈 필터링 특성을 갖는 정전 용량 센서, 정전 용량 센서의 노이즈 필터링 방법 및 컴퓨터 판독 가능한 기록 매체 |
| CN113884763B (zh) * | 2021-09-30 | 2022-09-30 | 深圳市汇顶科技股份有限公司 | 检波电路及相关电子装置 |
-
1992
- 1992-08-13 JP JP4216061A patent/JP3024378B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0660689A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3391249B2 (ja) | アナログ信号の遅延回路 | |
| WO2003021770A1 (en) | Circuitry for creating a spectral null in a differential output switching amplifier and method therefor | |
| JPS58170213A (ja) | 電圧比較回路 | |
| JP3024378B2 (ja) | サンプル・ホールド回路 | |
| JP3042704B2 (ja) | 信号デジタル化方法およびシステム | |
| JP3465951B2 (ja) | 反転遅延回路 | |
| JPS628619A (ja) | デジタル−アナログ変換器 | |
| US4218665A (en) | Band-pass filter | |
| JPH03104481A (ja) | ビデオカメラにおけるインターポレーションを利用した画質改善回路 | |
| US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
| JP2003158444A (ja) | アナログ信号の遅延回路 | |
| Perez-Aloe et al. | Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations | |
| JPH0631785Y2 (ja) | Ｄａ変換器のディグリッチ回路 | |
| TW457780B (en) | Digital-analog converter | |
| JPS5930274B2 (ja) | 可変遮断周波数フィルタを使用したエコ−ユニット | |
| JPS639683B2 (ja) | ||
| JP3290873B2 (ja) | １ビットｄ／ａ変換器およびｄ／ａ変換器 | |
| JP2004112014A5 (ja) | ||
| JP3128521B2 (ja) | 予測型増幅回路 | |
| JPH01251919A (ja) | デジタル−アナログ変換回路 | |
| JP2519171B2 (ja) | スイッチドキャパシタ形デジタルフィルタ | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JP3388086B2 (ja) | サンプル・ホールド回路 | |
| JPH0462203B2 (ja) | ||
| KR940003920Y1 (ko) | 디지탈 음향 장치의 글리치(Glitch) 잡음 방지 장치 |