JP5962636B2 - 電圧検出装置 - Google Patents
電圧検出装置 Download PDFInfo
- Publication number
- JP5962636B2 JP5962636B2 JP2013247869A JP2013247869A JP5962636B2 JP 5962636 B2 JP5962636 B2 JP 5962636B2 JP 2013247869 A JP2013247869 A JP 2013247869A JP 2013247869 A JP2013247869 A JP 2013247869A JP 5962636 B2 JP5962636 B2 JP 5962636B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- operational amplifier
- conversion
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
- G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Secondary Cells (AREA)
- Analogue/Digital Conversion (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
第1部分回路は、組電池を形成する直列接続された複数の電池セルのうちいずれか一つを選択し、選択した電池セルの両端電圧を表す電圧を抽出して保持するレベルシフト回路を、演算増幅器と共に構成する。A/D変換回路は、入力された変換対象電圧をデジタル値に変換する。第2部分回路は、変換対象電圧とA/D変換回路での変換結果に応じたアナログ電圧との差電圧を増幅した残余電圧を生成し、この残余電圧を変換対象電圧としてA/D変換回路に供給する残余電圧生成回路を、演算増幅器と共に構成する。切替回路は、演算増幅器を、レベルシフト回路あるいは残余電圧生成回路のうちいずれか一方として動作させ、レベルシフト回路として動作させた時に、レベルシフト回路が保持した電圧が変換対象電圧としてA/D変換回路および残余電圧生成回路に供給されるように第1部分回路および第2部分回路の接続状態を切り替える。制御回路は、切替回路の設定と、第1部分回路および第2部分回路の動作とを制御することで、演算器増幅器をレベルシフト回路として動作させるレベルシフトモードで動作させた後、残余電圧生成回路として動作させるA/D変換モードで動作させる。そして、A/D変換モードでは、レベルシフト回路から供給される変換対象電圧を、A/D変換回路および残余電圧生成回路を通して巡回させることで巡回型A/D変換器としての動作を実行する。
なお、特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。また、本発明は、前述した電圧検出装置の他、当該電圧検出装置を構成要素とするシステムなど、種々の形態で実現することができる。
[第1実施形態]
<全体構成>
本実施形態の電圧検出装置1は、車載バッテリ等として使用される組電池に適用され、組電池を構成する各電池セルの両端電圧を個別に検出し、A/D変換した結果を出力するものである。
組電池BTは、二次電池(例えばリチウムイオン電池)からなる電池セルB1〜B4を直列接続することで構成されている。ここではセル数が4個である場合について説明するが、セル数は2以上であればよい。以下では、各電池セルBi(i=1〜4)の正極側の電圧をVi、負極側の電圧をVi−1で表すものとする。
第1部分回路3は、非反転入力端子にグランドラインに接続された演算増幅器2と共にレベルシフト回路を構成する。レベルシフト回路は、電池セルB1〜B4のいずれか一つを選択し、その選択した電池セルBiの両端電圧(=Vi−Vi−1)に相当する電圧を、A/D変換回路6の入力電圧範囲に適合させた値にレベルシフトして出力するものである。
コンデンサC1,C2は直列接続され、コンデンサC2側の端部が、演算増幅器2の出力端子に接続されている。また、コンデンサC2は、演算増幅器2の出力端子と反転入力端子との間に介在するように配置されている。つまり、コンデンサC1,C2の共通接続端が演算増幅器2の反転入力端子に接続されている。
入力切替回路5は、演算増幅器2の出力電圧Vopまたは外部入力端子T5に印加される外部入力電圧Vinのいずれかを選択し、変換対象電圧Vslとして第2部分回路4およびA/D変換回路6に供給する。
A/D変換回路6は、予め設定された上位基準電圧Vrefpおよび下位基準電圧Vrefmの差電圧(Vrefp−Vrefm)を分圧することで生成される二つの閾値電圧Vth1,Vth2(<Vth1)を用いて、変換対象電圧Vslを、3値を表す2ビットのデジタル変換値XDに変換して出力する、いわゆる1.5ビットA/D変換器からなる。具体的には、Vsl<Vth1であれば0(=00)、Vth1≦Vsl<Vth2であれば1(=01)、Vsl≧Vth2であれば2(=10)を出力する。このようなA/D変換回路6は、例えば、基準電圧Vrefp,Vrefmから閾値電圧Vth1,Vth2を生成する分圧抵抗、変換対象電圧Vslと閾値電圧Vth1,Vth2とを比較するコンパレータ、コンパレータの出力をラッチするラッチ回路、ラッチ回路の出力をデジタル変換値XDに変換するエンコーダ等を用いて構成される周知のものである。
第2部分回路4は、演算増幅器2と共に、残余電圧生成回路を構成するものであり、コンデンサアレイ回路を構成するコンデンサCS10,CS11、コンデンサCF、スイッチS10〜S17を備える。
制御回路7は、スイッチSW0〜SW5,S10〜S17の設定を切り替える制御信号(図示せず)を生成し、所定の手順に従って、電圧検出装置1の動作モードを、レベルシフトモードまたはA/D変換モードのいずれかに切り替えると共に、A/D変換モードでの動作時に、A/D変換回路6から順次出力される複数のデジタル変換値XDに従って、最終的なA/D変換データDoを生成する処理を実行する。
次に、制御回路7が実行する処理の内容、および電圧検出装置1全体の動作について説明する。
図2に示すように、レベルシフトモードは、リセット/サンプリング期間とホールド期間とで構成される。制御回路7は、レベルシフトモードの全期間に渡って、第2部分回路4を構成するスイッチS10〜S17のうち、スイッチS10,S11をサンプリング設定とし、スイッチS12,S15をオフ、スイッチS13,S16,S17をオンに設定する。この状態で、スイッチS14および第1部分回路3を構成するスイッチSW0〜SW5の設定を、リセット/サンプリング期間とホールド期間とで適宜切り替えることによって、選択した一つの電池セルBiの両端電圧を表す電圧を、コンデンサC2に保持し、演算増幅器2の出力電圧Vopとして出力する。
また、この出力電圧Vopは、入力切替回路5およびスイッチS10,S11を介してコンデンサCS10,CS11,CFに印加される。各コンデンサCS10,CS11,CFの他端はスイッチS13,S16を介してグランド電圧が印加されているため、コンデンサCS10,CS11,CFには、レベルシフト回路の出力電圧Vop、即ち、計測対象の電池セルB4の両端電圧(V4−V3)に応じた電荷が設定されることになる。具体的には、コンデンサCS10,CS11に蓄積される電荷Qcs10,Qcs11は(2)式で表され、コンデンサCFに蓄積される電荷Qcfは(3)式で表される。
Qcf=Cf×Vop=2Cs×Vop (3)
(B)A/D変換モード
図2に戻り、A/D変換モードは、サンプリング期間とMD/A期間とで構成され、両者が交互に繰り返される。制御回路7は、A/D変換モードの全期間に渡って、第2部分回路4を構成するスイッチS10〜S17のうち、スイッチS14,S16,S17をオフ、スイッチS15をオンに設定し、第1部分回路3を構成するスイッチSW0〜SW5のうち、スイッチSW5をオンに設定する。この状態で、スイッチS10,S11,S12,S13の設定を適宜切り替えることによって、コンデンサCFに設定された電圧、即ち、演算増幅器2の出力電圧VopのA/D変換を実行する。なお、A/D変換モードでのスイッチSW0〜SW4の設定は任意であるが、ここではレベルシフトモードでの設定のまま保持するものとする。従って、レベルシフトモードからA/D変換モードへの切り替わり時には、スイッチSW5、スイッチS15,S16,S17の設定が切り替わることになる。
Vop=2(Vhold−(Vref1+Vref2)/2) (5)
但し、Vref1,Vref2は、XD=0の場合はいずれもVrefmに設定され、XD=1の場合は一方がVrefm,他方がVrefpに設定され、XD=2の場合はいずれもVrefpに設定される。
<効果>
以上説明したように、電圧検出装置1は、スイッチの設定状態を適宜切り替えることにより、演算増幅器2を、レベルシフト回路として動作させた後、残余電圧生成回路(ひいては巡回型A/D変換器)として動作させる。
第2実施形態について説明する。但し、第1実施形態と共通する構成については説明を省略し、相違点を中心に説明する。
電圧検出装置10は、図7に示すように、演算増幅器20と、第1部分回路30と、第2部分回路40と、入力切替回路50と、A/D変換回路60と、制御回路70と、を備える。なお、演算増幅器20は、通常の出力端子(以下「非反転出力端子」という)に加え、反転出力端子を備えた差動出力型の演算増幅器を用いている。
第1部分回路30は、演算増幅器20と共にレベルシフト回路を構成するものであり、サンプリング部31、シフト部32,33を備える。
コンデンサC1a,C1bは、一端がスイッチSW6を介して互いに接続され、コンデンサC1aの他端はそれぞれシフト部32、コンデンサC1bの他端はシフト部33に接続されている。スイッチSWiHは、いずれも一端がコンデンサC1aに接続され、他端が電池セルBiの正極側の端子Tiに接続されている。スイッチSWiLは、いずれも一端がコンデンサC1bに接続され他端が電池セルBiの負極側の端子Ti−1に接続されている。
第2部分回路40は、演算増幅器20の反転入力端子と非反転出力端子の組合せと、非反転入力端子と反転出力端子の組合せのそれぞれについて、第1実施形態で説明した第2部分回路4と同様の回路が設けられている。なお、第2部分回路4の構成要素のうち、前者の組合せに対応するものの符号にはa、後者の組合せに対応するものの符号にはbを付加して、両者を区別するものとする。また、スイッチS17aの第1部分回路30側端は、コンデンサC1a,C2aの共通接続端に、スイッチS17bの第1部分回路30側端は、コンデンサC1b,C2bの共通接続端に接続されている。
入力切替回路50は、演算増幅器20の二つの出力に対応した二つのスイッチ50a,50bからなり、一対の外部入力端子T5a,T5bに印加される差動電圧(VipーVim)と、演算増幅器20が出力する差動電圧(Vop−Vom)のいずれか一方を選択するように構成されている。
制御回路70は、第1部分回路30および第2部分回路40を構成する各スイッチの設定を切り替える制御信号(図示せず)を生成し、所定の手順に従って、電圧検出装置10の動作モードを、レベルシフトモードまたはA/D変換モードのいずれかに切り替えると共に、A/D変換モードでの動作時に、A/D変換回路60から順次出力される複数のデジタル変換値XDに従って、最終的なA/D変換データDoを生成する処理を実行する。
次に、制御回路70が実行する処理の内容、および電圧検出装置10全体の動作について説明する。但し、電圧検出装置10では、レベルシフトモードでの動作が電圧検出装置1とは異なるだけであり、A/D変換モードでの動作は、同様の回路が二重に存在するだけで全く同様であるため、以下ではレベルシフトモードについてのみ説明する。
これにより、コンデンサC1a,C2aの間、およびコンデンサC1b,C2bの間のそれぞれで電荷再分配が実行される。その結果、演算増幅器20の差動出力Vop−Vomは(6)式で表されるものとなる。
以下、A/D変換モードでの動作は、第1実施形態の場合と全く同様である。
<効果>
以上説明したように、電圧検出装置10は、第1実施形態の電圧検出装置1と同様の効果が得られるだけでなく、オフセットを持つレベルシフト回路や外部入力端子T5a,T5bから供給される差動電圧信号(Vip−Vim)を、入力ダイナミックレンジを適切に維持しながらA/D変換することができる。また、回路構成が対称となっているため、コモンモードノイズや、各スイッチ回路の切り替え時に発生するフィードスルーノイズなどによる誤差を相殺することができ、より高い変換精度を得ることができる。
第3実施形態について説明する。本実施形態は、第2実施形態とは、第1部分回路30のサンプリング部31aの構成が異なるだけであるため、共通する構成については説明を省略し、相違点を中心に説明する。
サンプリング部31aは、図9に示すように、各端子Ti,Ti−1間、即ち、電池セルBi毎に、同一の構成を有する個別回路Piを備えている。また、個別回路Piは、一対のコンデンサC1i,C1iと、一対のスイッチSWiA,SWiAと、スイッチSWiBと、一対のスイッチSWiC,SWiC、一対のスイッチSWiD,SWiDと、を備えている。コンデンサC1i,C1iの一端には、端子Ti,Ti−1との間にスイッチSWiA,SWiAが設けられ、そのコンデンサC1i,C1iの一端同士の間にスイッチSWiBが設けられている。コンデンサC1i,C1iの他端には、スイッチSWiC,SWiCが設けられていると共に、基準電圧Vref との間にスイッチSWiD,SWiDが設けられている。但し、端子Ti側に位置するコンデンサC1iは、スイッチSWiDを介してシフト部32に接続され、端子Ti−1側に位置するコンデンサC1iは、スイッチSWiDを介してシフト部33に接続されている。
このように構成されたサンプリング部31aを備えた電圧検出装置の動作は、第2実施形態の場合と比較して、レベルシフトモードでの動作が異なる。
サンプリング期間では、制御回路70は、全ての個別回路Piについて、スイッチSWiA,SWiDをオン、スイッチSWiB,SWiCをオフに設定する。このとき、シフト部32,33を構成するスイッチSW7,SW8は、いずれもオフに設定する。
A/D変換モードを実行した後、再びレベルシフトモードを実行する時には、サンプリング期間の処理を省略し、リセット期間およびホールド期間の処理を実行する。但し、ホールド期間では、先のサンプリング期間時にサンプリングが実行されたが、未だホールド処理の対象となっていないものの中から一つの個別回路Piを選択する。全ての個別回路について処理が終了すると、次回のレベルシフトモードでは、再びサンプリング期間の動作を実行する。
本実施形態では、第2実施形態の場合と同様の効果を得ることができる。
また、本実施形態では、一つの電池セルBiだけでなく、全ての電池セルB1〜B4の両端の電圧を、同じタイミングでサンプリングすることができるため、個々の電池セルBiの電圧検出精度だけでなく、組電池BT全体としての電圧検出精度を向上させることができ、その電圧の検出結果から、組電池BTの特性を精度よく求めることができる。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
Claims (7)
- 演算増幅器(2,20)と、
組電池を形成する直列接続された複数の電池セルのうちいずれか一つを選択し、選択した電池セルの両端電圧を表す電圧を抽出して保持するレベルシフト回路を、前記演算増幅器と共に構成する第1部分回路(3,30)と、
入力された変換対象電圧をデジタル値に変換するA/D変換回路(6,60)と、
前記変換対象電圧と前記A/D変換回路での変換結果に応じたアナログ電圧との差電圧を増幅した残余電圧を生成し、該残余電圧を前記変換対象電圧として前記A/D変換回路に供給する残余電圧生成回路を、前記演算増幅器と共に構成する第2部分回路(4,40)と、
前記演算増幅器を、前記レベルシフト回路あるいは前記残余電圧生成回路のうちいずれか一方として動作させ、前記レベルシフト回路として動作させた時に、該レベルシフト回路が保持した電圧が前記変換対象電圧として前記A/D変換回路および前記残余電圧生成回路に供給されるように前記第1部分回路および前記第2部分回路の接続状態を切り替える切替回路(S15〜S17)と、
前記切替回路の設定と、前記第1部分回路および前記第2部分回路の動作とを制御することで、前記演算増幅器をレベルシフト回路として動作させるレベルシフトモードで動作させた後、前記残余電圧生成回路として動作させるA/D変換モードで動作させ、該A/D変換モードでは、前記レベルシフト回路から供給される前記変換対象電圧を、前記A/D変換回路および前記残余電圧生成回路を通して巡回させることで巡回型A/D変換器としての動作を実行する制御回路(7,70)と、
を備え、
前記第1部分回路は、前記演算増幅器の入出力端子間に介在し、抽出した電圧を保持する保持コンデンサ(C2)を備え、
前記第2部分回路は、前記演算増幅器の入出力端子間に介在する積分コンデンサ(CF)を備え、
前記切替回路は、
前記演算増幅器の入力端子と前記保持コンデンサとの間に介在する第1切替スイッチ(S17)と、
前記演算増幅器の入力端子と前記積分コンデンサとの間に介在し、前記積分コンデンサの一端を、前記演算増幅器の入力端子または予め設定された基準電圧を供給する基準線のいずれかに接続する第2切替スイッチ(S15,S16)と、
を備え、
前記制御回路は、
前記演算増幅器をレベルシフト回路として動作させる時には、前記第1切替スイッチをオン、前記第2切替スイッチを前記基準線側に設定し、前記残余電圧生成回路として動作
させる時には、前記第1切替スイッチをオフ、前記第2切替スイッチを前記演算増幅器の入力端子側に設定することを特徴とする電圧検出装置。 - 前記第2部分回路は、
一端が共通に接続された1または複数のコンデンサ(CS10,CS11)からなるコンデンサアレイ回路と、
前記演算増幅器の入出力端子間に介在し前記積分コンデンサの電荷をリセットする第1制御スイッチ(S14)と、
前記コンデンサアレイ回路を構成する各コンデンサの共通接続端と前記演算増幅器の入力端子との間に介在し、前記共通接続端を、前記演算増幅器の入力端子または前記基準線のいずれかに接続する第2制御スイッチ(S12,S13)と、
前記コンデンサアレイ回路を構成する各コンデンサの前記共通接続端とは反対側の個別端に、前記演算増幅器の出力電圧または前記A/D変換回路の変換結果に応じたアナログ電圧を印加する第3制御スイッチ(S10,S11)と、
を更に備えることを特徴とする請求項1に記載の電圧検出装置。 - 演算増幅器(2,20)と、
組電池を形成する直列接続された複数の電池セルのうちいずれか一つを選択し、選択した電池セルの両端電圧を表す電圧を抽出して保持するレベルシフト回路を、前記演算増幅器と共に構成する第1部分回路(3a,30)と、
入力された変換対象電圧をデジタル値に変換するA/D変換回路(6,60)と、
前記変換対象電圧と前記A/D変換回路での変換結果に応じたアナログ電圧との差電圧を増幅した残余電圧を生成し、該残余電圧を前記変換対象電圧として前記A/D変換回路に供給する残余電圧生成回路を、前記演算増幅器と共に構成する第2部分回路(4)と、
前記演算増幅器を、前記レベルシフト回路あるいは前記残余電圧生成回路のうちいずれか一方として動作させ、前記レベルシフト回路として動作させた時に、該レベルシフト回路が保持した電圧が前記変換対象電圧として前記A/D変換回路および前記残余電圧生成回路に供給されるように前記第1部分回路および前記第2部分回路の接続状態を切り替える切替回路(S15〜S17)と、
前記切替回路の設定と、前記第1部分回路および前記第2部分回路の動作とを制御することで、前記演算増幅器をレベルシフト回路として動作させるレベルシフトモードで動作させた後、前記残余電圧生成回路として動作させるA/D変換モードで動作させ、該A/D変換モードでは、前記レベルシフト回路から供給される前記変換対象電圧を、前記A/D変換回路および前記残余電圧生成回路を通して巡回させることで巡回型A/D変換器としての動作を実行する制御回路(7)と、
を備え、
前記第2部分回路は、
一端が共通に接続された1または複数のコンデンサ(CS10,CS11)からなるコンデンサアレイ回路と、
前記演算増幅器の入出力端子間に介在する積分コンデンサ(CF)と、
前記演算増幅器の入出力端子間に介在し前記積分コンデンサの電荷をリセットする第1 制御スイッチ(S14)と、
前記コンデンサアレイ回路を構成する各コンデンサの共通接続端と前記演算増幅器の入力端子との間に介在し、前記共通接続端を、前記演算増幅器の入力端子または予め設定された基準電圧を供給する基準線のいずれかに接続する第2制御スイッチ(S12,S13)と、
前記コンデンサアレイ回路を構成する各コンデンサの前記共通接続端とは反対側の個別端に、前記演算増幅器の出力電圧または前記A/D変換回路の変換結果に応じたアナログ電圧を印加する第3制御スイッチ(S10,S11)と、
を備え、
前記レベルシフト回路は、抽出した電圧を保持する保持コンデンサとして前記積分コンデンサを使用し、
前記切替回路は、
前記演算増幅器の入力端子と前記保持コンデンサとの間に介在する第1切替スイッチ(S17)を備えることを特徴とする電圧検出装置。 - 前記演算増幅器(20)は、反転出力端子と非反転出力端子とを有し、
前記レベルシフト回路は、選択された前記電池セルの両端電圧を、両者の差電圧によって表す一対の電圧を生成保持し、
前記第1部分回路(30)および前記切替回路は、前記演算増幅器の反転入力端子および非反転出力端子に接続され、前記レベルシフト回路が保持する一対の電圧のうち一方を第1変換対象電圧として動作する部位と、前記演算増幅器の非反転入力端子および反転出力端子に接続され、前記一対の電圧のうち他方を第2変換対象電圧として動作する部位とを備え、
前記A/D変換回路(60)は、前記第1変換対象電圧と第2変換対象電圧の差電圧をA/D変換することを特徴とする請求項1ないし請求項3のいずれか1項に記載の電圧検出装置。 - 前記第1部分回路は、計測対象となる電池セルの両端の電圧を同じタイミングで保持することを特徴とする請求項4に記載の電圧検出装置。
- 前記第1部分回路は、全ての電池セルについて、該電池セルの両端の電圧を同じタイミングで保持し、計測対象となる電池セルの両端の電圧を順次選択して出力することを特徴とする請求項4に記載の電圧検出装置。
- 前記第1部分回路は、前記電池セル毎に、同一の構成を有する個別回路を備え、
前記個別回路(P1〜P4)は、
一対のコンデンサ(C11〜C14)と、
当該個別回路に対応付けられた前記電池セルの両端に接続された各端子と前記一対のコンデンサの各一端との間にそれぞれ設けられた一対の第1スイッチ(SW1A〜SW4A)と、
前記一対のコンデンサにおける前記第1スイッチとの各接続端の間に設けられた第2スイッチ(SW1B〜SW4B)と、
前記演算増幅器の非反転入力端子および反転出力端子と前記一対のコンデンサにおける前記第1スイッチとの接続端とは反対側の各他端との間にそれぞれ設けられた一対の第3スイッチ(SW1C〜SW4C)と、
前記一対のコンデンサにおける前記第3スイッチとの各接続端と予め設定された基準電圧が付与された電圧線との間にそれぞれ設けられた一対の第4スイッチ(SW1D〜SW4D)と、
を備え、全ての前記個別回路について、前記第1スイッチと前記第4スイッチをオンに設定することで前記一対のコンデンサに各電池セル電圧に対応する電荷を充電し、前記第1スイッチをオフに設定することで電荷を前記一対のコンデンサに保持した後、計測対象となる電池セルを順次選択し、選択された電池セルに対応づけられた前記個別回路について、前記第2スイッチと前記第3スイッチを閉じることにより、各電池セルの電圧を出力することを特徴とする請求項6に記載の電圧検出装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013247869A JP5962636B2 (ja) | 2013-11-29 | 2013-11-29 | 電圧検出装置 |
US14/553,018 US9678166B2 (en) | 2013-11-29 | 2014-11-25 | Voltage detection device |
CN201410699227.XA CN104678162A (zh) | 2013-11-29 | 2014-11-27 | 电压检测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013247869A JP5962636B2 (ja) | 2013-11-29 | 2013-11-29 | 電圧検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015105869A JP2015105869A (ja) | 2015-06-08 |
JP5962636B2 true JP5962636B2 (ja) | 2016-08-03 |
Family
ID=53265141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013247869A Expired - Fee Related JP5962636B2 (ja) | 2013-11-29 | 2013-11-29 | 電圧検出装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9678166B2 (ja) |
JP (1) | JP5962636B2 (ja) |
CN (1) | CN104678162A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3402079B1 (en) * | 2017-05-09 | 2022-07-27 | ams AG | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion |
WO2019044856A1 (ja) * | 2017-08-29 | 2019-03-07 | パナソニックIpマネジメント株式会社 | 電圧検出回路 |
JP6640169B2 (ja) * | 2017-10-13 | 2020-02-05 | 矢崎総業株式会社 | 二次電池状態検出装置及び二次電池状態検出方法 |
CN116859112B (zh) * | 2023-09-05 | 2023-11-21 | 中国电子科技集团公司第十四研究所 | 一种提升精度的动态幅度监测电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4900065B2 (ja) | 2006-10-19 | 2012-03-21 | 株式会社デンソー | マルチチャネルサンプルホールド回路およびマルチチャネルa/d変換器 |
US7812568B2 (en) * | 2006-12-07 | 2010-10-12 | Sanyo Electric Co., Ltd. | Voltage detecting circuit |
JP5018920B2 (ja) | 2010-03-24 | 2012-09-05 | 株式会社デンソー | A/d変換器 |
JP5477254B2 (ja) | 2010-10-18 | 2014-04-23 | 株式会社デンソー | 電池状態監視装置 |
JP5152310B2 (ja) * | 2010-12-03 | 2013-02-27 | 株式会社デンソー | 組電池の電圧検出装置 |
WO2013001684A1 (ja) * | 2011-06-29 | 2013-01-03 | パナソニック株式会社 | 電圧計測器 |
JP5673574B2 (ja) * | 2012-01-27 | 2015-02-18 | 株式会社デンソー | 物理量検出装置 |
-
2013
- 2013-11-29 JP JP2013247869A patent/JP5962636B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-25 US US14/553,018 patent/US9678166B2/en active Active
- 2014-11-27 CN CN201410699227.XA patent/CN104678162A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN104678162A (zh) | 2015-06-03 |
JP2015105869A (ja) | 2015-06-08 |
US20150153422A1 (en) | 2015-06-04 |
US9678166B2 (en) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4793602B2 (ja) | A/d変換器および読み出し回路 | |
US8933830B1 (en) | Successive approximation register analog-to-digital converter and method of operating built-in self-test device for testing the converter | |
US8368430B2 (en) | Sample and hold circuit and A/D converter apparatus | |
JP5018920B2 (ja) | A/d変換器 | |
JP5818170B2 (ja) | A/d変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法 | |
US7629917B2 (en) | Integrator and cyclic AD converter using the same | |
JP5517898B2 (ja) | アナログデジタル変換器 | |
US8072360B2 (en) | Simultaneous sampling analog to digital converter | |
JP4811339B2 (ja) | A/d変換器 | |
TW200934138A (en) | DA converter and AD converter | |
US8004448B2 (en) | Dual DAC structure for charge redistributed ADC | |
JP5962636B2 (ja) | 電圧検出装置 | |
US8624765B2 (en) | Sample and hold circuit and A/D converter | |
EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
US20110285563A1 (en) | Pipelined analog-to-digital converter and sub-converter stage | |
GB2530359A (en) | Error measurement and calibration of analog to digital converters | |
TW201943211A (zh) | 類比數位轉換器與方法 | |
JP6922533B2 (ja) | 電圧検出装置 | |
US10804920B2 (en) | A/D converter | |
US20140252207A1 (en) | Analog-to-digital converter and solid-state imaging device | |
CN102177658B (zh) | 开关电容器流水线级 | |
JP6327937B2 (ja) | A/d変換回路用ディジタル補正回路、a/d変換回路及びイメージセンサデバイス | |
WO2014038197A1 (ja) | 容量型デジタルアナログ変換器とそれを用いたアナログデジタル変換器 | |
JP6771758B2 (ja) | A/d変換器 | |
JP3773940B2 (ja) | アナログ−デジタル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160613 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5962636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |