DE19738561C2

DE19738561C2 - Verfahren zum Steuern von Analog-Digital-Wandlern

Info

Publication number: DE19738561C2
Application number: DE19738561A
Authority: DE
Inventors: Hideo Matsui; Taiki Nishiuchi; Yuji Kitaguchi
Original assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Engineering Co Ltd; Mitsubishi Electric Corp
Priority date: 1997-02-24
Filing date: 1997-09-03
Publication date: 2002-06-27
Anticipated expiration: 2017-09-04
Also published as: CN1192088A; TW399369B; FR2760153A1; KR19980069932A; CN1113468C; JP3819986B2; KR100297087B1; US5877719A; DE19738561A1; FR2760153B1; JPH10242861A

Description

Die Erfindung betrifft ein Verfahren zum Steuern eines Analog-Digital-Wandlers; sie bezieht sich insbesondere auf ein Verfahren zum Steuern eines Analog-Digital- Wandlers, der auf einem Halbleitersubstrat ausgebildet und Teil einer integrierten Halbleiterschaltung ist.

Zunächst wird auf Fig. 18 Bezug genommen, in der ein Blockdiagramm dargestellt ist, welches den Aufbau eines sukzessiv bzw. stufenweise approximierenden 4 Bit Ana log-Digital-Wandlers mit einer Abtast- und Haltefunkti on zeigt, bei dem ein bekanntes Steuerverfahren für Analog-Digital-Wandler, wie es beispielsweise in der japanischen Patentanmeldungs-Offenlegungsschrift Nr. 1-321728 offenbart ist, anwendbar ist. In der Figur be zeichnet das Bezugszeichen 1 eine Steuerschaltung, be zeichnet 2 ein Register für sukzessive Approximation, welches ein durch die Steuerschaltung 1 geliefertes di gitales Datum bzw. digitale Daten hält, bezeichnet 3 einen Stufenwiderstand, bezeichnen 4 und 5 Leistungs versorgungsanschlüsse zum Anlegen einer Basisspannung V, die gleich der größten durch den Analog-Digital- Wandler umwandelbaren oder umsetzbaren Spannung ist, parallel zu dem Stufenwiderstand 3, und bezeichnet 6 eine Schaltergruppe, die aus Schaltern zum Auswählen einer Referenzspannung Vref aus einer Vielzahl von durch den Stufenwiderstand 3 erzeugten Spannungen in Übereinstimmung mit einem durch das Register 2 für suk zessive Approximation gelieferten Datum besteht. Der Stufenwiderstand 3 und die Schaltergruppe 6 dienen als Digital-Analog-Wandler (DA-Wandler), der ein durch die Steuerschaltung 1 geliefertes digitales Datum in die Referenzspannung Vref digital-analog umwandelt.

Darüber hinaus bezeichnet das Bezugszeichen 7 einen Eingangsanschluß, an den eine Eingangsspannung Vin an gelegt wird, bezeichnet 8 einen Kondensator, und be zeichnet 9 einen Inverter. Der Kondensator 8 und der Inverter 9 wirken zusammen und bilden einen unterbre cherartig arbeitenden Vergleicher zum Vergleichen der Eingangsspannung Vin mit der Referenzspannung Vref. Das Bezugszeichen 10 bezeichnet einen ersten Schalter, 11 bezeichnet einen zweiten Schalter, 12 bezeichnet einen dritten Schalter, und 13 bezeichnet einen Zeitsteuer- Generator zum Erzeugen eines Zeitsteuerimpulses zum Einschalten oder Ausschalten jedes der Schalter 10 bis 12 sowie eines Zeitsteuerimpulses zum Triggern des Re gisters 2 für sukzessive Approximation derart, daß die ses ein darin gespeichertes Datum an die Schaltergruppe 6 ausgibt.

Nachstehend wird auf Fig. 20 Bezug genommen, in der ein Zeitverlaufsdiagramm zum Erklären der Funktionsweise des bekannten Verfahrens zum Steuern des in Fig. 18 ge zeigten Analog-Digital-Wandlers dargestellt ist. Fig. 20 zeigt den Fall, in dem eine Spannung von 0,63 Volt, welche das 0,63-fache der Basisspannung V ist, als Ein gangsspannung Vin an den Eingangsanschluß 7 angelegt wird. Der Zeitsteuer-Generator 13 erzeugt einen Zeit steuerimpuls zum Einschalten zunächst des Schalters 10; danach erzeugt der Zeitsteuer-Generator 13 einen weite ren Zeitsteuerimpuls zum Triggern des Registers 2 für sukzessive Approximation derart, daß dieses ein in ihm gespeichertes Datum an die Schaltergruppe 6 ausgibt. Zunächst wird eine Hexadezimalzahl wie beispielsweise "8h" durch das Register 2 für sukzessive Approximation an die Schaltergruppe 6 ausgegeben. In Übereinstimmung mit den Daten liefert die Schaltergruppe 6 die Refe renzspannung Vref mit der Größe 1/2 V, die durch den Stufenwiderstand 3 erzeugt wird. Der Stufenwiderstand 3 unterteilt die Basisspannung V in eine Vielzahl von Spannungen V_i (i = 1 bis n). Somit wählt die Schalter gruppe 6 eine der Vielzahl der Spannungen V_i, die durch den Stufenwiderstand 3 in Übereinstimmung mit den digi talen Daten aus dem Register 2 für sukzessive Approxi mation erzeugt wurden, als Referenzspannung aus.

Sodann erzeugt der Zeitsteuer-Generator 13 einen Zeit steuerimpuls zum Einschalten des dritten Schalters 12, um einen Zustand herbeizuführen, in welchem der Konden sator 8 geladen werden kann. Ferner erzeugt der Zeit steuer-Generator 13 einen Zeitsteuerimpuls zum Ein schalten des zweiten Schalters 11, um den Kondensator 8 mit der an den Eingangsanschluß 7 angelegten Eingangs spannung Vin bzw. auf diese zu laden. Wenn der Konden sator 8 geladen wird, d. h. seinen aufgeladenen Zustand erreicht, werden der zweite und der dritte Schalter 11 und 12 nacheinander ausgeschaltet und außerdem der er ste Schalter 10 eingeschaltet. Wenn der erste Schalter 10 eingeschaltet wird, wird die durch die Schaltergrup pe 6 bereitgestellte Referenzspannung Vref an den Kon densator 8 angelegt und mit der Eingangsspannung Vin verglichen. In diesem Fall gibt, weil die Eingangsspan nung Vin gleich 0,63 V und die Referenzspannung Vref gleich 1/2 V ist, der Inverter 9 ein Signal mit dem Wert Null aus.

Wenn die Steuerschaltung 1 das Signal mit dem logischen Zustand 0 von dem Inverter 9 empfängt, ändert sie das an das Register 2 für sukzessive Approximation ausgegebene digitale Datum auf eine Hexadezimalzahl "Ch". Das neue digitale Datum wird über das Register 2 für suk zessive Approximation an die Schaltergruppe 6 ausgege ben. Sodann wählt die Schaltergruppe 6 in Übereinstim mung mit dem ihr zugeführten digitalen Datum die neue Referenzspannung Vref mit dem Wert (3/4) V aus und stellt diese bereit. Wie in Fig. 20 gezeigt, ist es, weil zu dem Zeitpunkt, zu dem der Kondensator 8 zum er sten Mal auf die Referenzspannung Vref aufgeladen wur de, der erste Schalter 10 bereits eingeschaltet und der zweite und der dritte Schalter 11 und 12 bereits ausge schaltet worden war, nicht erforderlich, den Einschalt/ Ausschalt-Vorgang für den ersten, zweiten und dritten Schalter 10 bis 12 zu wiederholen, nachdem die erste Referenzspannung Vref an den Kondensator 8 angelegt worden ist. Infolgedessen verbleibt der erste Schalter 10 im eingeschalteten Zustand und verbleiben der zweite und der dritte Schalter 11 und 12 in dem ausgeschalte ten Zustand, so daß daher die ausgewählte Referenzspan nung Vref von 3/4 V über den ersten Schalter 10 an den Kondensator 8 angelegt und mit der Eingangsspannung von 0,63 V verglichen wird. Infolgedessen gibt der Inverter 9 ein Signal mit dem logischen Zustand 1 aus. Danach wiederholt der Analog-Digital-Wandler einen ähnlichen Steuervorgang und liefert schließlich eine Hexadezi malzahl "Ah" als Umwandlungsergebnis.

Wenn die Steuerschaltung 1 ermittelt, daß ein neues di gitales Datum über das Register 2 für sukzessive Approximation an die Schaltergruppe 6 auszugeben ist, wechselt ein Schalter der Schaltergruppe 6 aus dem ein geschalteten Zustand in den ausgeschalteten Zustand, und wechselt ein weiterer Schalter der Schaltergruppe 6 aus dem ausgeschalteten Zustand in den eingeschalteten Zustand. Dieser Schaltvorgang bewirkt, daß die durch Schaltergruppe 6 bereitgestellte Referenzspannung Vref gesteuert durch die Schaltergruppe 6 auf einen neuen Wert übergeht, wie in Fig. 20 gezeigt. D. h., die Refe renzspannung Vref verbleibt während des Übergangs in einem instabilen Zustand. Infolgedessen besteht dann, wenn ein zweites oder späteres Bit der digitalen Daten ermittelt wird, die Möglichkeit, daß ein Vergleich zwi schen der Eingangsspannung Vin und der in einem insta bilen Zustand verbleibenden Referenzspannung Vref durchgeführt wird, weil sich der Ausgang des Registers 2 für sukzessive Approximation ändert, während der er ste Schalter 10 in dem eingeschalteten Zustand gehalten wird und der zweite und der dritte Schalter 11 und 12 in dem ausgeschalteten Zustand gehalten werden. Eine derartige Änderung in der auf einen neuen Wert überge henden Referenzspannung Vref, die durch die durch die Schaltergruppe 6 gesteuerte Änderung des Abgriffs am Stufenwiderstand 3 ausgelöst wird, übt einen nachteili gen Einfluß auf die Genauigkeit der Umwandlung des Ana log-Digital-Wandlers aus.

Ein kapazitiv gekoppelter Analog-Digital-Wandler wurde unter Verwendung eines Steuerverfahrens gesteuert, wel ches zu dem vorstehend erwähnten, bekannten Steuerver fahren für Analog-Digital-Wandler zur Verwendung in ei nem sukzessiv approximierenden Analog-Digital-Wandler mit einer Abtast- und Haltefunktion ähnlich ist. Nach stehend wird das bekannte Verfahren zum Steuern eines kapazitiv gekoppelten Analog-Digital-Wandlers beschrie ben.

Zunächst wird auf Fig. 19 Bezug genommen, in der ein Blockdiagramm dargestellt ist, welches den Aufbau eines kapazitiv gekoppelten 8 Bit Analog-Digital-Wandlers zeigt, bei dem das bekannte Steuerverfahren für Analog- Digital-Wandler anwendbar ist. In der Figur sind Kompo nenten, die Komponenten des in Fig. 18 gezeigten Ana log-Digital-Wandlers entsprechen, durch gleiche Bezugs zeichen bezeichnet, so daß daher im folgenden eine er neute Beschreibung dieser Komponenten weggelassen wird. In Fig. 19 bezeichnet das Bezugszeichen 14 einen zwei ten Kondensator, bezeichnet 15 einen Basisanschluß, an den ein Basispotential wie beispielsweise ein analoges Basispotential AVSS angelegt wird, und bezeichnet 16 eine Schaltergruppe, die aus einer Vielzahl von Schal tern besteht und sich von der in Fig. 18 gezeigten Schaltergruppe 6 dadurch unterscheidet, daß die Schal tergruppe 16 eine erste Referenzspannung Vref, die für einen zum Ermitteln der fünf höchsten bzw. höherwerti gen Bit eines Umwandlungsergebnisses durchzuführenden Vergleich verwendet wird, und eine zweite Referenzspan nung Vref, die für einen zum Ermitteln der drei nied rigsten bzw. niedrigerwertigen Bit des Umwandlungser gebnisses verwendet wird, getrennt bereitstellen kann. Darüber hinaus bezeichnet das Bezugszeichen 17 einen vierten Schalter, und bezeichnet 18 einen fünften Schalter. Für jeden der vorgenannten Schalter kann ein Halbleiterschalter wie beispielsweise ein analoger Fel deffekt-Transistor-Schalter, der in Antwort auf einen durch den Zeitsteuer-Generator 13 erzeugten Zeitsteu erimpuls ein- oder ausgeschaltet werden kann, verwendet werden.

Nachstehend wird auf Fig. 21 Bezug genommen, in der ein Zeitverlaufsdiagramm zum Erklären der Funktionsweise des bekannten Verfahrens zum Steuern des in Fig. 19 ge zeigten kapazitiv gekoppelten Analog-Digital-Wandlers dargestellt ist. Ein solcher kapazitiv gekoppelter Ana log-Digital-Wandler wurde als Technologie zum Verbes sern der Umwandlungsgenauigkeit entwickelt, die dann einsetzbar ist, wenn die Anzahl von Bit eines zu ermit telnden digitalen Datums verhältnismäßig groß ist. Der in Fig. 19 gezeigte, kapazitiv gekoppelte 8 Bit Analog- Digital-Wandler kann AD-Umwandlungen getrennt für die fünf höherwertigen Bit und die drei niedrigerwertigen Bit des Umwandlungsergebnisses durchführen. Wenn der erste Kondensator 8 und der zweite Kondensator 14 gela den werden, werden nacheinander der erste Schalter 10, der zweite Schalter 11, der dritte Schalter 12, der vierte Schalter 17 und der fünfte Schalter 18 gemäß dem nachstehend beschriebenen Zeitverlauf ein- und ausge schaltet. Danach wiederholen diese Schalter den Ein schalt/Ausschaltvorgang nicht. Genauer ausgedrückt wer den bei der Umwandlung der Eingangsspannung Vin in ein digitales Datum zunächst der erste und der vierte Schalter 10 und 17 ausgeschaltet. Dann werden der drit te, der zweite und der fünfte Schalter 12, 11 und 18 eingeschaltet. Infolgedessen werden der erste und der zweite Kondensator 8 und 14 geladen. Wenn der Ladevor gang beendet ist, werden der zweite, der dritte und der fünfte Schalter 11, 12 und 18 ausgeschaltet und danach der erste und der vierte Schalter 10 und 17 eingeschal tet. Daraufhin wird mit einer AD-Umwandlung begonnen.

Wenn Vergleiche zum Ermitteln der höherwertigen Bit der Umwandlungsergebnisse begonnen werden, wird die durch die Schaltergruppe 16 zugeführte Referenzspannung Vref über den ersten Schalter 10, der in dem eingeschalteten Zustand verbleibt, dem ersten Kondensator 8 zugeführt. Darüber hinaus führt die Schaltergruppe 16 während des Vergleichs, der durchgeführt wird, um die einzelnen hö herwertigen Bit des Umwandlungsergebnisses zu ermit teln, dem zweiten Kondensator 14 über den vierten Schalter 17, der in dem eingeschalteten Zustand ver bleibt, eine konstante Spannung von 0 V zu. Der Inver ter 9 vergleicht die Referenzspannung Vref mit der Sum me der Ladespannungen parallel zu dem ersten und dem zweiten Kondensator 8 und 14 und gibt dann seinen Aus gang mit einem Wert, der von dem Vergleichsergebnis ab hängt, an die Steuerschaltung 1 aus. Die Steuerschal tung 1 ermittelt in Übereinstimmung mit dem Wert des Ausgangs des Inverters 9 ein neues digitales Datum, welches an das Register 2 für sukzessive Approximation auszugeben ist. Die dem ersten Schalter 10 durch die Schaltergruppe 16 zuzuführende Referenzspannung Vref wird somit in Übereinstimmung mit den neuen digitalen Daten aus dem Register 2 für sukzessive Approximation geändert. Zu dieser Zeit wird, weil der erste Schalter 10 in dem eingeschalteten Zustand gehalten wird, die Referenzspannung Vref an den ersten Kondensator 8 ange legt, so daß daher der Inverter 9 seinen Ausgang mit einem Wert, der von dem Vergleich zwischen der Refe renzspannung Vref und der Summe der Ladespannungen par allel zu den Kondensatoren 8 und 14 abhängt, an die Steuerschaltung 1 ausgibt. Danach wird ein weiterer AD- Umwandlungsvorgang auf ähnliche Art und Weise ausge führt, um den Rest der fünf höherwertigen Bit des Um wandlungsergebnisses zu ermitteln.

Wenn die Vergleiche zum Ermitteln der fünf höherwerti gen Bit abgeschlossen sind, geht der Analog-Digital- Wandler auf Vergleiche zum Ermitteln der drei niedri gerwertigen Bit des Umwandlungsergebnisses über. Nach dem die Vergleiche für die niedrigerwertigen Bit begon nen wurden, wird die durch die Schaltergruppe 16 be reitgestellte Referenzspannung Vref über den vierten Schalter 17, der in dem ausgeschalteten Zustand ver bleibt, an den zweiten Kondensator 14 angelegt. Während des Vergleichs zum Ermitteln jedes der niedrigerwerti gen Bit wird konstant eine Spannung mit einem Wert, der einem aus den wie vorstehend erwähnt festgelegten fünf höherwertigen Bit und den jeweils auf 0 festgelegten drei niedrigerwertigen Bit bestehenden Binärdatum ent spricht und der nachstehend als Endwert bezeichnet wird, über den ersten Schalter 10, der in dem einge schalteten Zustand verbleibt, an den ersten Kondensator 8 angelegt. Der Inverter 9 vergleicht die Summe aus der Spannung mit dem Endwert und der Referenzspannung Vref mit der Summe der Ladespannungen parallel zu dem ersten und dem zweiten Kondensator 8 und 14. Sodann gibt der Inverter 9 seinen Ausgang mit einem Wert, der von dem Ergebnis des Vergleichs abhängt, an die Steuerschaltung 1 aus. Die Steuerschaltung 1 ermittelt ein neues digi tales Datum, das an das Register 2 für sukzessive Approximation auszugeben ist, in Übereinstimmung mit dem Wert des Ausgangs des Inverters 9. Die durch die Schaltergruppe 16 an den vierten Schalter 17 auszuge bende Referenzspannung Vref wird infolgedessen in Über einstimmung mit dem neuen digitalen Datum aus dem Regi ster 2 für sukzessive Approximation geändert. Zu dieser Zeit wird, weil der vierte Schalter 17 in dem einge schalteten Zustand gehalten wird, die Referenzspannung Vref an den zweiten Kondensator 14 angelegt, so daß da her der Inverter 9 seinen Ausgang mit einem Wert, der von dem Vergleich zwischen der Summe aus der Spannung mit dem Endwert und der Referenzspannung Vref und der Summe der Ladespannungen parallel zu den Kondensatoren 8 und 14 abhängt, an die Steuerschaltung 1 ausgibt. Da nach wird auf ähnliche Art und Weise eine weitere AD- Umwandlung ausgeführt, um den Rest der drei niedriger wertigen Bit des Umwandlungsergebnisses zu ermitteln.

Die Referenzspannung Vref, die durch den Stufenwider stand 3 erzeugt wird und die durch die Schaltergruppe 6 ausgewählt wird, wird somit während des Vergleichs in bezug auf die höherwertigen und niedrigerwertigen Bit in den Inverter 9 geleitet. Daher wird in jedem Fall die instabile Referenzspannung Vref, die gesteuert durch die Schaltergruppe 6 von dem vorangehenden Wert auf einen neuen Wert übergeht, mittels entweder dem er sten Schalter 10 oder dem vierten Schalter 17 an den ersten Kondensator 8 oder den zweiten Kondensator 14 und infolgedessen an den Eingang des Inverters 9 ange legt, weil der erste und der zweite Schalter 10 und 17 in dem eingeschalteten Zustand verbleiben. Auf diese Art und Weise übt die instabile Referenzspannung Vref, welche sich gesteuert durch Schaltergruppe 6 auf einen neuen Wert ändert, einen nachteiligen Einfluß auf die Umwandlungsgenauigkeit des Analog-Digital-Wandlers aus.

Infolgedessen besteht bei dem bekannten Verfahren zum Steuern eines Analog-Digital-Wandlers, der wie vorste hend beschrieben aufgebaut ist, ein Problem dahinge hend, daß in dem Fall, in dem das Verfahren für einen sukzessiv approximierenden Analog-Digital-Wandler mit einer Abtast- und Haltefunktion verwendet wird, da durch, daß der Analog-Digital-Wandler die Schaltergrup pe 6 steuert, welche als Referenzspannung Vref eine aus einer Vielzahl von Spannungen, in welche die Spannung V zwischen den Anschlüssen 4 und 5 durch den Stufenwider stand 3 unterteilt wird, auswählt, wobei der erste Schalter 10 im geschlossenen Zustand gehalten wird, die Umwandlungsgenauigkeit des Analog-Digital-Wandlers auf grund der durch die Schaltergruppe 6 gelieferten insta bilen Referenzspannung Vref, welche gesteuert durch die Schaltergruppe 6 auf einen neuen Wert übergeht, ab nimmt.

Wie vorstehend erwähnt arbeiten dann, wenn mit einer AD-Umwandlung begonnen wird, die ersten bis dritten Schalter 10 bis 12 sequentiell mit vorbestimmtem Zeit verhalten, so daß der Kondensator 8 mit der Eingangs spannung Vin geladen wird. Dann schaltet der Analog- Digital-Wandler den zweiten und den dritten Schalter 11 und 12 sequentiell aus und schaltet ferner den ersten Schalter 10 ein. Danach wiederholt der Analog-Digital- Wandler den vorstehend beschriebenen Einschalt/Aus schalt-Vorgang nicht. Der nicht wiederholbare Schalt vorgang machte es schwierig, das vorstehend aufgezeigte Problem zu lösen.

Auf ähnliche Art und Weise hat bei der Steuerung eines kapazitiv gekoppelten Analog-Digital-Wandlers das be kannte Verfahren den gleichen Nachteil, weil sowohl der erste Schalter 10 als auch der vierte Schalter 17 ge schlossen gehalten werden, wenn Vergleiche für die hö herwertigen und die niedrigerwertigen Bit ausgeführt werden, so daß die Umwandlungsgenauigkeit des Analog- Digital-Wandlers aufgrund der durch die Schaltergruppe 6 bereitgestellten instabilen Referenzspannung Vref, welche sich gesteuert durch die Schaltergruppe 6 auf einen neuen Wert ändert, abnimmt. Die Erfindung soll das vorstehend genannte Problem lösen.

In der Druckschrift US 5 402 128 ist ein Verfahren zum Steuern eines Analog-Digital-Wandlers offenbart.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Steuern eines Analog-Digital-Wandlers zu schaffen, dessen Umwandlungsgenauigkeit verbessert werden kann, indem ein oder mehrere Schalter zum jeweiligen Anschalten einer Schaltergruppe zum Auswählen und Zuführen einer Referenzspannung mit einem oder mehreren Kondensatoren derart unabhängig gesteuert werden, daß eine durch die Schaltergruppe bereitgestellte instabile Referenzspannung, die unter der Steuerung der Schaltergruppe in einem Übergangszustand verharrt, keinen nachteiligen Einfluß auf den AD-Umwandlungsvorgang des Analog-Digital-Wandlers ausübt.

Diese Aufgabe wird erfindungsgemäß gelöst durch Verfahren zum Steuern eines Analog-Digital-Wandlers mit einer Auflösung von N Bit, mit den Schritten [A] Laden eines Kondensators durch Anlegen einer in ein digitales Datum umzuwandelnden Eingangsspannung, [B] Trennen der Eingangsspannung von dem Kondensator durch Öffnen eines Eingangsschalters, [C] Zuführen eines digitalen Datums durch eine Steuerschaltung zu einer Digital-Analog- Umwandlungseinheit, [D] Erzeugen einer Referenzspannung durch die Digital-Analog-Umwandlungseinheit auf der Grundlage des zugeführten digitalen Datums, [E] Anlegen der erzeugten Referenzspannung an den Kondensator durch Schließen eines Referenzschalters, [F] Vergleichen der in dem Kondensator gespeicherten Eingangsspannung mit der neu angelegten Referenzspannung, [G] Bestimmen eines neuen digitalen Datums für eine Änderung der Referenzspannung der Digital-Analog-Umwandlungseinheit, und [H] Wiederholen der Schritte [C]-[G], bis sämtliche N Bit gewandelt sind, wobei vor dem Schritt [H] die folgenden Schritte ausgeführt werden: [G-1] Öffnen des Referenzschalters basierend auf einer im Vorfeld definierten Bedingung bezüglich des Übergangs der Referenzspannung auf einen neuen Wert, [G-2] Ändern der Referenzspannung auf den neuen Wert, [G-3] Halten des Referenzschalters in dem geöffneten Zustand, bis die Referenzspannung aus der Digital-Analog- Umwandlungseinheit bei dem neuen Wert stabilisiert ist, und zwar ebenfalls auf Basis der im Vorfeld definierten Bedingung bezüglich des Übergangs der Referenzspannung auf den neuen Wert.

Weitere vorteilhafte Weiterbildungen sind aus den beigefügten Patentansprüchen 2 bis 11 ersichtlich.

Alternativ wird die vorstehende Aufgabe gelöst durch Verfahren zum Steuern eines Analog-Digital-Umwandlers mit einer Auflösung von N Bit, mit den Schritten [A-1] Laden eines ersten Kondensators durch Anlegen einer in ein digitales Datum umzuwandelnden Eingangsspannung, [A-2] Laden eines zweiten Kondensators mit einer Basisspannung, [B-1] Trennen der Eingangsspannung von dem ersten Kondensator, [B-2] Trennen der Basisspannung von dem zweiten Kondensator, [C] Zuführen eines digitalen Datums durch eine Steuerschaltung zu einer Digital-Analog- Umwandlungseinheit, [D] Erzeugen einer ersten Referenzspannung durch die Digital-Analog- Umwandlungseinheit auf der Grundlage des zugeführten Datums, [E] Anlegen der erzeugten ersten Referenzspannung an den ersten Kondensator durch Schließen eines ersten Referenzschalters, [F] Ermitteln von höherwertige Bits der digitalen Daten, [G] Anlegen einer durch die Digital- Analog-Umwandlungseinheit ausgegebenen konstanten Spannung an den zweiten Kondensator durch Schließen eines zweiten Referenzschalters, [H] Bestimmen eines neuen digitalen Datums, wobei die Schritte [H-1] Öffnen des ersten Referenzschalters, bevor die erste Referenzspannung beginnt, auf einen neuen Wert überzugehen, [H-2] Ändern der ersten Referenzspannung auf einen neuen Wert, [H-3] Halten des ersten Referenzschalters in dem geöffneten Zustand, bis die erste Referenzspannung aus der Digital-Analog- Umwandlungseinheit bei dem neuen Wert stabilisiert ist, ausgeführt werden, [I] Bereitstellen des neuen digitalen Datums durch die Steuerschaltung in Übereinstimmung mit Ladespannungen an dem ersten und dem zweiten Kondensator für eine Änderung der ersten Referenzspannung der Digital- Analog-Umwandlungseinheit, [J] konstantes Anlegen einer durch die Digital-Analog-Umwandlungseinheit erzeugten Spannung mit einem Wert, der gleich dem eines binären Datums ist, welches aus den durch den vorangehenden Schritt ermittelten höherwertigen Bits und niedrigerwertigen Bits mit dem Wert 0 besteht, an den ersten Kondensator durch Einschalten des ersten Referenzschalters, [K] Ermitteln der verbleibenden niedrigerwertigen Bits des digitalen Datums, [L] Zuführen eines digitalen Datums durch die Steuerschaltung zu der Digital-Analog-Umwandlungseinheit, [M] Erzeugen einer zweiten Referenzspannung durch die Digital-Analog-Umwandlungseinheit auf der Grundlage des zugeführten Datums, [N] Anlegen der erzeugten zweiten Referenzspannung an den zweiten Kondensator durch Schließen des zweiten Referenzschalters, [O] Bestimmen eines neuen digitalen Datum, wobei die Schritte [O-1] Öffnen des zweiten Referenzschalters, bevor die zweite Referenzspannung beginnt, auf einen neuen Wert überzugehen, [O-2] Ändern der zweiten Referenzspannung auf einen neuen Wert, [O-3] Halten des zweiten Referenzschalters in dem geöffneten Zustand, bis die zweite Referenzspannung aus der Digital-Analog- Umwandlungseinheit bei dem neuen Wert stabilisiert ist, ausgeführt werden, [P] Ausgeben des neuen digitalen Datums durch die Steuerschaltung in Übereinstimmung mit Ladespannungen an dem ersten und dem zweiten Kondensator für eine Änderung der zweiten Referenzspannung der Digital- Analog-Umwandlungseinheit und [Q] Wiederholen der Schritte [C]-[P], bis sämtliche N Bit gewandelt sind.

Die Erfindung wird nachstehend anhand von bevorzugten Ausführungsbeispielen unter Bezugnahme auf die beigefügte Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Zeitverlaufsdiagramm zum Erklären der Funktionsweise eines Steuerverfahrens für einen Analog- Digital-Wandler gemäß einem ersten Ausführungsbeispiel;

Fig. 2 ein Zeitverlaufsdiagramm zum Erklären der Funk tionsweise eines Steuerverfahrens für einen Analog-Di gital-Wandler gemäß einem zweiten Ausführungsbeispiel;

Fig. 3 ein Blockdiagramm, welches den Aufbau eines Ana log-Digital-Wandlers zeigt, bei dem ein Steuerverfahren gemäß einem dritten Ausführungsbeispiel der Erfindung anwendbar ist;

Fig. 4 ein Zeitverlaufsdiagramm zum Erklären der Funk tionsweise der Steuerverfahrens für einen Analog-Digi tal-Wandler gemäß dem dritten Ausführungsbeispiel;

Fig. 5 ein Blockdiagramm, welches den Aufbau eines Ana log-Digital-Wandlers zeigt, bei dem Steuerverfahren für Analog-Digital-Wandler gemäß einem vierten und einem fünften Ausführungsbeispiel anwendbar sind;

Fig. 6a und 6b Zeitverlaufsdiagramme zum Erklären der Funktionsweise des Steuerverfahrens für Analog-Digital- Wandler gemäß dem vierten Ausführungsbeispiel;

Fig. 7a und 7b Zeitverlaufsdiagramme zum Erklären der Funktionsweise des Steuerverfahrens für Analog-Digital- Wandler gemäß dem fünften Ausführungsbeispiel;

Fig. 8 ein Blockdiagramm, welches den Aufbau eines Ana log-Digital-Wandlers zeigt, bei dem ein Steuerverfahren für Analog-Digital-Wandler gemäß einem sechsten Ausfüh rungsbeispiel anwendbar ist;

Fig. 9a und 9b Zeitverlaufsdiagramme zum Erklären der Funktionsweise des Steuerverfahrens für Analog-Digital- Wandler gemäß dem sechsten Ausführungsbeispiel;

Fig. 10 ein Blockdiagramm, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem ein Steuerver fahren für Analog-Digital-Wandler gemäß einem siebten Ausführungsbeispiel anwendbar ist;

Fig. 11a bis 11c Zeitverlaufsdiagramme zum Erklären der Funktionsweise des Steuerverfahrens für Analog-Digital- Wandler gemäß dem siebten Ausführungsbeispiel;

Fig. 12 ein Blockdiagramm, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem ein Steuerver fahren für Analog-Digital-Wandler gemäß einem achten Ausführungsbeispiel anwendbar ist;

Fig. 13a bis 13d Zeitverlaufsdiagramme zum Erklären der Funktionsweise des Steuerverfahrens für Analog-Digital- Wandler gemäß dem achten Ausführungsbeispiel;

Fig. 14 ein Blockdiagramm, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem ein Steuerver fahren für Analog-Digital-Wandler gemäß einem neunten Ausführungsbeispiel anwendbar ist;

Fig. 15 ein Zeitverlaufsdiagramm zum Erklären der Funk tionsweise des Steuerverfahrens für Analog-Digital- Wandler gemäß dem neunten Ausführungsbeispiel;

Fig. 16 eine Ansicht, welche ein Beispiel der Inhalte eines Steuerregisters gemäß dem neunten Ausführungsbei spiel zeigt;

Fig. 17 ein Zeitverlaufsdiagramm zum Erklären der Funk tionsweise des Steuerverfahrens für Analog-Digital- Wandler gemäß einem zehnten Ausführungsbeispiel;

Fig. 18 ein Blockdiagramm, welches den Aufbau eines sukzessiv approximierenden Analog-Digital-Wandlers mit einer Abtast- und Haltefunktion zeigt, bei dem die Steuerverfahren für Analog-Digital-Wandler gemäß dem ersten und dem zweiten Ausführungsbeispiel sowie ein bekanntes Steuerverfahren für Analog-Digital-Wandler anwendbar sind;

Fig. 19 ein Blockdiagramm, welches den Aufbau eines ka pazitiv gekoppelten Analog-Digital-Wandlers zeigt, bei dem das Steuerverfahren für Analog-Digital-Wandler ge mäß dem zehnten Ausführungsbeispiel sowie das bekannte Steuerverfahren für Analog-Digital-Wandler anwendbar sind;

Fig. 20 ein Zeitverlaufsdiagramm zum Erklären der Funk tionsweise des sukzessiv approximierenden Analog-Digi tal-Wandlers, bei dem das bekannte Steuerverfahren für Analog-Digital-Wandler anwendbar ist; und

Fig. 21 ein Zeitverlaufsdiagramm zum Erklären der Funk tionsweise des kapazitiv gekoppelten Analog-Digital- Wandlers, bei dem das bekannte Steuerverfahren für Ana log-Digital-Wandler anwendbar ist.

Erstes Ausführungsbeispiel

Ein Steuerverfahren für einen Analog-Digital-Wandler gemäß einer bevorzugten Ausführungsform kann bei einem sukzessiv approximierenden Analog-Digital-Wandler mit einer Abtast- und Haltefunktion gemäß Fig. 18 angewandt werden. Wie vorstehend erklärt, bezeichnet in Fig. 18 das Bezugszeichen 1 eine Steuerschaltung zum Bereit stellen eines digitalen Datums mit einem Wert, der von dem Wert eines daran angelegten Eingangssignals ab hängt, bezeichnet 2 ein 4 Bit-Register für sukzessive Approximation, welches mit einem durch die Steuerschal tung 1 bereitgestellten digitalen Datum gesetzt oder zurückgesetzt werden kann, bezeichnet 3 einen Stufenwi derstand, der aus einer Vielzahl von Widerstandselemen ten (beispielsweise sechzehn Widerstandselementen) be steht, die in Reihe miteinander verschaltet sind und gleiche bzw. identische Widerstandswerte aufweisen, be zeichnen 4 und 5 Leistungsversorgungsanschlüsse, über welche eine Spannung V, die gleich dem Maximum einer Vielzahl von Spannungen, welche durch den Analog-Digi tal-Wandler umgewandelt werden können, ist, parallel zu dem Stufenwiderstand 3 angelegt wird, und bezeichnet 6 eine Schaltergruppe, die aus einer Vielzahl von Schal tern (beispielsweise fünfzehn Schaltern) besteht, deren jeder mit einem Anschlußpunkt zwischen zwei benachbar ten Widerstandselementen des Stufenwiderstands 3 ver bunden ist, zum Auswählen einer aus einer Vielzahl von Spannungen, in welche die Spannung V parallel zu dem Stufenwiderstand 3 durch die mehrfach vorhandenen Wi derstandselemente des Stufenwiderstands 3 in Überein stimmung mit einem Datum aus dem Register 2 für sukzes sive Approximation unterteilt wird, und zum Bereitstel len der ausgewählten Spannung als Referenzspannung Vref. Der Stufenwiderstand 3 und die Schaltergruppe 6 dienen als Digital-Analog-Wandler (DA-Wandler) zum di gital-analog erfolgenden Umwandeln eines durch die Steuerschaltung 1 bereitgestellten digitalen Datums in die Referenzspannung Vref und Ausgeben dieser Referenz spannung Vref.

Darüber hinaus bezeichnet das Bezugszeichen 7 einen Eingangsanschluß, an den eine durch den Analog-Digital- Wandler in ein digitales Datum (oder ein Umwandlungser gebnis) umzuwandelnde Eingangsspannung Vin angelegt wird, bezeichnet 8 einen Kondensator, der einen Chop per- oder Zerhacker-Vergleicher bzw. einen nach dem Zerhackerprinzip arbeitenden Vergleicher zum Verglei chen der durch die Schaltergruppe 6 gelieferten Refe renzspannung Vref mit der über den Eingangsanschluß 7 in den Analog-Digital-Wandler geleiteten Eingangsspan nung Vin bildet, und bezeichnet 9 einen Inverter mit einem Eingang, der mit einem Ende des Kondensators 8 verbunden ist. Der Inverter 9 bildet zusammenwirkend mit dem Kondensator 8 den nach dem Zerhackerprinzip ar beitenden Vergleicher. Das Bezugszeichen 10 bezeichnet einen ersten Schalter, der geschlossen wird, um die durch die Schaltergruppe 6 bereitgestellte Referenz spannung Vref an das andere Ende des Kondensators 8 an zulegen, 11 bezeichnet einen zweiten Schalter, der ge schlossen wird, um die über den Eingangsanschluß 7 in den Analog-Digital-Wandler geleitete Eingangsspannung Vin an das andere Ende des Kondensators anzulegen, und 12 bezeichnet einen dritten Schalter, der geschlossen wird, um den Eingang und den Ausgang des Inverters 9 kurzzuschließen, so daß ein Zustand, in dem der Konden sator 8 geladen werden kann, herbeigeführt wird. Für jeden der Schalter 10 bis 12 kann ein Halbleiterschal ter wie beispielsweise ein analoger Feldeffekt-Transis tor-Schalter verwendet werden. Darüber hinaus bezeich net das Bezugszeichen 13 einen Zeitsteuer-Generator zum Erzeugen eines Zeitsteuerimpulses zum Einschalten oder Ausschalten jedes der ersten bis dritten Schalter 10 bis 12 sowie zum Erzeugen eines Zeitsteuerimpulses zum Triggern des Registers 2 für sukzessive Approximation, um ein darin abgelegtes Datum an die Schaltergruppe 6 auszugeben.

Nachstehend wird auf Fig. 1 Bezug genommen, in der ein Zeitverlaufsdiagramm zum Erkläre n der Funktionsweise des in Fig. 18 gezeigten Analog-Digital-Wandlers, bei dem das Steuerverfahren für Analog-Digital-Wandler ge mäß dem ersten Ausführungsbeispiel anwendbar ist, dar gestellt ist. Fig. 1 zeigt den Fall, in dem eine Span nung von 0,63 V, welche gleich dem 0,63-fachen der Ba sisspannung ist, als Eingangsspannung Vin an den Ein gangsanschluß 7 angelegt wird; sodann wird die Ein gangsspannung von 0,63 V in ein digitales Datum umge wandelt. In diesem Ausführungsbeispiel ist dann, wenn der Kondensator 8 geladen wird, der erste Schalter 10 derart angeordnet, daß er auch dann unabhängig von dem zweiten und dritten Schalter 11 und 12 arbeitet, nach dem die ersten bis dritten Schalter 10 bis 12 sequenti ell zu vorbestimmten Zeitpunkten betätigt wurden.

Wie in dem bekannten Verfahren zum Steuern eines Ana log-Digital-Wandlers erzeugt vor dem Beginn eines Ana log-Digital-Umwandlungsvorgangs der Zeitsteuer-Genera tor 13 einen Zeitsteuerimpuls zum Einschalten des er sten Schalters 10, und erzeugt danach ferner einen Zeitsteuerimpuls, den er an das Register 2 für sukzes sive Approximation ausgibt, um das Register 2 für suk zessive Approximation so zu triggern, daß es ein in ihm abgelegtes Datum an die Schaltergruppe 6 ausgibt. Bei der Ermittlung des ersten Bits des Umwandlungsergebnis ses führt die Steuerschaltung 1 zunächst dem Register 2 für sukzessive Approximation eine Hexadezimalzahl wie beispielsweise "8h" zu. Die Basisspannung V parallel zu dem zu dem Stufenwiderstand 3 wird in sechzehn identi sche Spannungen, die jeweils parallel zu den sechzehn Widerstandselementen liegen, unterteilt. In Überein stimmung mit dem digitalen Datum "8h" aus dem Register 2 für sukzessive Approximation schaltet die Schalter gruppe 6 acht der fünfzehn Schalter ein und wählt dann eine Spannung mit dem Wert 1/2 V aus der Vielzahl der Spannungen, in welche die Basisspannung V durch den Stufenwiderstand 3 unterteilt wird, als Referenzspan nung Vref aus.

Sodann erzeugt der Zeitsteuer-Generator 13 einen Zeit steuerimpuls, um den dritten Schalter 12 einzuschalten, und erzeugt danach einen weiteren Zeitsteuerimpuls, um den zweiten Schalter 11 einzuschalten. Wenn der dritte Schalter 12 eingeschaltet wird, werden der Eingang und der Ausgang des Inverters 9 kurzgeschlossen, so daß diese identische Potentiale V₀ aufweisen, die durch die Eingangs/Ausgangs-Charakteristik bzw. -Kennlinie des Inverters 9 festgelegt sind. Das Potential V₀ wird auf diese Art und Weise an ein Ende des Kondensators 8 an gelegt. Hiernach wird dann, wenn der zweite Schalter 11 eingeschaltet wird, die in den Eingangsanschluß 7 ge leitete Eingangsspannung Vin an das andere Ende des Kondensators 8 angelegt, um den Kondensator 8 auf die Differenz zwischen der Eingangsspannung Vin und dem Po tential V₀ aufzuladen. Wenn der Kondensator 8 geladen ist, erzeugt der Zeitsteuer-Generator 13 einen Zeit steuerimpuls, um den zweiten und den dritten Schalter 11 und 12 sequentiell auszuschalten.

Danach erzeugt der Zeitsteuer-Generator 13 einen weite ren Zeitsteuerimpuls zum Einschalten des ersten Schal ters 10, so daß die durch die Schaltergruppe 6 bereit gestellte Referenzspannung Vref über den ersten Schal ter 10 an den Kondensator 8 angelegt wird. Infolgedes sen wird die Referenzspannung Vref mit der Eingangs spannung Vin verglichen. In diesem Fall gibt, weil die Referenzspannung 1/2 V und die Eingangsspannung Vin 0,63 V betragen und daher Vin < Vref ist, der Inverter 9 ein Signal mit einem Wert Null aus. Wenn die Steuer schaltung 1 das Signal mit einem logischen Zustand 0 von dem Inverter 9 empfängt, ändert sie das an das Re gister 2 für sukzessive Approximation auszugebende di gitale Datum von der vorherigen Hexadezimalzahl "8h" auf eine Hexadezimalzahl "Ch". Das neue digitale Datum wird in das Register 2 für sukzessive Approximation ge schrieben.

Dann erzeugt der Zeitsteuer-Generator 13 einen Zeit steuerimpuls zum Ausschalten des ersten Schalters 10, und erzeugt danach einen weiteren Zeitsteuerimpuls zum Triggern des Registers 2 für sukzessive Approximation derart, daß dieses das in ihm abgelegte neue digitale Datum an die Schaltergruppe 6 ausgibt. In Übereinstim mung mit dem durch das Register 2 für sukzessive Approximation gelieferte digitale Datum wählt die Schaltergruppe 6 eine Spannung von (3/4) V, die dem Wert "Ch" des digitalen Datums entspricht, als Refe renzspannung Vref aus und gibt diese aus. Zu diesem Zeitpunkt wurde, wie vorstehend erwähnt, während der zweite und der dritte Schalter 11 und 12 im ausgeschal teten Zustand gehalten werden, der erste Schalter 10 aus dem eingeschalteten in den ausgeschalteten Zustand umgeschaltet. Demgemäß besteht keine Möglichkeit, daß die Referenzspannung Vref, welche von 1/2 V auf 3/4 V übergeht, über den ersten Schalter 10 an den Kondensa tor 8 angelegt wird.

Zumindest von dem Zeitpunkt an, an dem die Referenz spannung Vref beginnt, von 1/2 V auf 3/4 V überzugehen, bis zu dem Zeitpunkt, an dem sie stabil wird, wird der erste Schalter 10 in dem ausgeschalteten Zustand gehal ten. Nachdem die Referenzspannung Vref stabil geworden ist, erzeugt der Zeitsteuer-Generator 13 einen Zeit steuerimpuls, um den ersten Schalter 10 einzuschalten. In Wirklichkeit kann der Wert der Referenzspannung Vref nicht vollkommen stabilisiert werden. Außerdem ist die Zeit, die die Referenzspannung Vref benötigt, um sich zu stabilisieren, aufgrund von Schwankungen der Eigen schaften bzw. Kennlinien der Schaltergruppe 6, nicht konstant. In der gesamten vorliegenden Beschreibung wird unter der Zeitdauer, die die Referenzspannung Vref benötigt, um sich zu stabilisieren, eine Zeitdauer ver standen, die verstreicht, bis sich die Referenzspannung Vref, welche begonnen hat, auf einen neuen Wert überzu gehen, in so stabilisiert hat, daß der Inverter 9 unab hängig von seiner Antwortcharakteristik einer beliebi gen Änderung der Referenzspannung Vref nicht nachfolgt. Obwohl das Verfahren gemäß dem vorliegenden Ausfüh rungsbeispiel dadurch gekennzeichnet ist, daß der erste Schalter 10 während irgendeines Übergangs der Referenz spannung Vref gezwungenermaßen in den ausgeschalteten Zustand geschaltet wird, ist selbstverständlich ohne weiteres klar, daß das vorstehend beschriebene Verfah ren die Länge einer Zeitdauer, während der der erste Schalter 10 während eines Übergangs der Referenzspannung Vref in dem ausgeschalteten Zustand gehalten wird, nicht festlegt.

Wenn die durch die Schaltergruppe 6 bereitgestellte Re ferenzspannung Vref bei 3/4 V stabilisiert wurde und sodann der erste Schalter 10 in Antwort auf einen durch den Zeitsteuer-Generator 13 erzeugten Zeitsteuerimpuls eingeschaltet wird, wird die Referenzspannung Vref über den ersten Schalter 10 an den Kondensator 8 angelegt. Zu dieser Zeit wird, weil der Kondensator 8 in dem Zu stand gehalten wird, in dem er mit der Eingangsspannung Vin geladen wird, ein Vergleich zwischen er Eingangs spannung Vin und der neuen Referenzspannung Vref durch geführt. In diesem Fall betragen die neue Referenzspan nung Vref 3/4 V und die Eingangsspannung Vin 0,63 V. Da infolgedessen Vin < Vref ist, gibt der Inverter 9 ein Signal mit dem logischen Zustand 1 aus.

Danach wiederholt der Analog-Digital-Wandler denselben Steuervorgang für einen weiteren Vergleich zwischen der Referenzspannung mit einem Wert von 5/8 V oder mit ei nem anderen Wert, der durch die Schaltergruppe 6 zuge führt wird, und der Eingangsspannung Vin, und schließ lich führt das Register 2 für sukzessive Approximation kurz bevor der zweite Schalter 11 in den ausgeschalte ten Zustand umschaltet eine Hexadezimalzahl "Ah" als Ergebnis der Analog-Digital-Umwandlung, welches diesem Wert entspricht, d. h. 0,63 V der Eingangsspannung Vin, zu.

Wie vorstehend erklärt, beinhaltet das Steuervefahren für Analog-Digital-Wandler gemäß dem ersten Ausfüh rungsbeispiel den Schritt des Ausschaltens des ersten Schalters 10 und Haltens desselben in dem ausgeschalte ten Zustand, um zu vermeiden, daß die Referenzspannung Vref an den Kondensator 8 angelegt wird, während die durch die Schaltergruppe 6 bereitgestellte Referenz spannung Vref einen Übergang ausführt, der durch die Kontaktanschlußänderung des Stufenwiderstands 3 bewirkt wird, welche durch die Schaltergruppe 6 erfolgt, wenn die Steuerschaltung 1 das an die Schaltergruppe 6 aus zugebende digitale Datum mittels dem Register 2 für sukzessive Approximation ändert. Demgemäß kann während irgendeines Übergangs der Referenzspannung Vref ein Vergleich zwischen der Eingangsspannung Vin und der noch nicht stabilen Referenzspannung Vref nicht durch geführt werden. Infolgedessen bietet das vorstehende erste Ausführungsbeispiel den Vorteil, ein Steuerver fahren für Analog-Digital-Wandler bereitzustellen, wel ches immun ist gegen die durch die Schaltergruppe 6 zu geführte instabile Referenzspannung Vref, welche von ihrem vorherigen Wert auf ihren neuen Wert übergeht, wobei der Übergang - gesteuert durch die Schaltergruppe 6 - durch die Kontaktanschlußänderung des Stufenwider stands 3 bewirkt wird.

Zweites Ausführungsbeispiel

Ein Steuerverfahren für Analog-Digital-Wandler gemäß einem zweiten Ausführungsbeispiel weist einen Schritt auf, bei dem der erste Schalter 10 ausgeschaltet wird, bevor die Referenzspannung Vref beginnt, auf einen neu en Wert überzugehen, wobei dieser Schritt nur dann aus geführt wird, wenn der Änderungsbetrag der Schwellen spannung größer als ein oder gleich einem vorbestimmten Wert ist, und der erste Schalter 10 dann während eines Übergangs der Schwellenspannung Vref in dem ausgeschal teten Zustand gehalten wird. Nachstehend wird auf Fig. 2 Bezug genommen, in der ein Zeitverlaufsdiagramm zum Erklären der Funktionsweise des in Fig. 18 gezeigten Analog-Digital-Wandlers, bei dem das Steuerverfahren für Analog-Digital-Wandler gemäß dem zweiten Ausfüh rungsbeispiel anwendbar ist, dargestellt ist. Der Auf bau des Analog-Digital-Wandlers ist derselbe wie der des Analog-Digital-Wandlers gemäß dem in Fig. 18 ge zeigten ersten Ausführungsbeispiel, so daß daher nach stehend die den Aufbau des Analog-Digital-Wandler be treffende Beschreibung weggelassen wird.

Wie in dem ersten Ausführungsbeispiel der Erfindung er zeugt vor dem Beginn eines Analog-Digital-Umwandlungs vorgangs der Zeitsteuer-Generator 13 einen Zeitsteuer impuls zum Ausschalten des ersten Schalters 10, und er zeugt danach einen weiteren Zeitsteuerimpuls und gibt diesen an das Register 2 für sukzessive Approximation aus, um das Register 2 für sukzessive Approximation derart zu triggern, daß es ein in ihm abgelegtes Datum an die Schaltergruppe 6 ausgibt. Zur Ermitlung des er sten Bit des Umwandlungsergebnisses führt die Steuer schaltung 1 dem Register 2 für sukzessive Approximation zunächst eine Hexadezimalzahl wie beispielsweise "8h" zu. Die Basisspannung V parallel zu dem Stufenwider stand 3 wird in sechzehn identische Spannungen unter teilt, die jeweils parallel zu den sechzehn Wider standselementen liegen. In Übereinstimmung mit dem di gitalen Datum "8h" aus dem Register 2 für sukzessive Approximation schaltet die Schaltergruppe 6 den achten der fünfzehn Schalter ein und wählt dann eine Spannung mit dem Wert 1/2 V aus der Vielzahl der Spannungen, in welche die Basisspannung V durch den Stufenwiderstand 3 unterteilt wird, als Referenzspannung Vref aus.

Sodann erzeugt der Zeitsteuer-Generator 13 einen Zeit steuerimpuls, um den dritten Schalter 12 einzuschalten, und erzeugt danach einen weiteren Zeitsteuerimpuls zum Einschalten des zweiten Schalters 11. Infolgedessen weisen der Eingang und der Ausgang des Inverters 9 identische Potentiale V₀ auf, welche durch die Ein gangs/Ausgangs-Kennlinie des Inverters 9 festgelegt sind. Danach wird der Kondensator 8 auf die Differenz zwischen dem Potential V₀ und der an den Eingangsan schluß 7 angelegten Eingangsspannung Vin aufgeladen. Wenn der Kondensator 8 aufgeladen wird, erzeugt der Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum se quentiellen Ausschalten des zweiten und des dritten Schalters 11 und 12.

Danach erzeugt der Zeitsteuer-Generator 13 einen weite ren Zeitsteuerimpuls zum Einschalten des ersten Schal ters 10. Zu diesem Zeitpunkt liefert die Schaltergruppe 6 als Referenzspannung Vref eine Spannung mit dem Wert 1/2 V, der dem Wert der durch die Steuerschaltung 1 in das Register 2 für sukzessive Approximation geschriebe nen digitalen Daten entspricht, d. h. eine Hexadezimal zahl "8h".

Wenn die Referenzspannung Vref, die durch die Schalter gruppe 6 zugeführt wird, über den ersten Schalter 10 an den Kondensator 8 angelegt wird, wird die Referenzspan nung Vref mit der Eingangsspannung Vin verglichen. In diesem Fall gibt, weil die Referenzspannung Vref 1/2 V und die Eingangsspannung Vin 0,63 V betragen und daher Vin < Vref ist, der Inverter 9 ein Signal mit einem Wert Null aus. Wenn die Steuerschaltung 1 das Signal mit dem logischen Zustand 0 von dem Inverter 9 emp fängt, ändert sie das an das Register 2 für sukzessive Approximation auszugebende digitale Datum von der vor hergehenden Hexadezimalzahl "8h" auf eine Hexadezi malzahl "Ch". Infolgedessen ändert sich der Wert der durch die Schaltergruppe 6 bereitgestellten Referenz spannung Vref von 1/2 V auf 3/4 V. Wie vorstehend er klärt, bewirkt, bevor die Referenzspannung Vref be ginnt, auf einen neuen Wert überzugehen, der Analog- Digital-Wandler, daß der Zeitsteuer-Generator 13 nur dann einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10 erzeugt, wenn der Änderungsbetrag der Re ferenzspannung Vref größer als ein oder gleich einem vorbestimmten Wert, beispielsweise 1/4 V, ist, und daß danach der erste Schalter 10 in dem ausgeschalteten Zu stand gehalten wird, bis die Referenzspannung Vref sta bil wird. In dem vorstehenden Fall ändert sich die Re ferenzspannung Vref von 1/2 V auf 3/4 V, d. h., der Än derungsbetrag der Referenzspannung Vref ist gleich 1/4 V. Daher hält in dem Fall, indem der vorbestimmte Wert gleich 1/4 V ist, der Zeitsteuer-Generator 13 den er sten Schalter 10 in seinem ausgeschalteten Zustand, bis die Referenzspannung Vref stabil wird, d. h. während ei ner Zeitdauer, die mit dem Zeitpunkt beginnt, in dem die Referenzspannung Vref beginnt, sich auf einen neuen Wert zu ändern, und in dem Zeitpunkt endet, in dem sie auf dem neuen Wert stabilisiert ist.

Wenn die Referenzspannung Vref bei 3/4 V stabilisiert worden ist und dann der erste Schalter 10 in Antwort auf einen durch den Zeitsteuer-Generator 13 erzeugten Zeitsteuerimpuls eingeschaltet wird, wird die Referenz spannung Vref über den ersten Schalter 10 an den Kon densator 8 angelegt. Sodann wird ein Vergleich zwischen der durch den Kondensator gespeicherten Eingangsspan nung Vin und der Referenzspannung Vref durchgeführt. In diesem Fall betragen die Referenzspannung Vref 3/4 V und die Eingangsspannung Vin 0,63 V. Da Vin < Vref ist, gibt infolgedessen der Inverter 9 ein Signal mit dem logischen Zustand 1 aus. In Übereinstimmung mit dem Ausgang des Inverters 9 ändert die Steuerschaltung 1 das an das Register 2 für sukzessive Approximation aus zugebende digitale Datum auf eine Hexadezimalzahl "Ch". Infolgedessen ändert sich der Wert der durch die Schal tergruppe 6 bereitgestellten Referenzspannung Vref von 3/4 V auf 5/8 V. In diesem Fall verbleibt, weil der Än derungsbetrag der Referenzspannung Vref 1/8 V beträgt, der erste Schalter 10 in seinem eingeschalteten Zu stand.

In dem nachfolgenden Vergleichsprozeß führt der erste Schalter 10 seinen Einschalt/Ausschalt-Schritt nicht aus, d. h., der erste Schalter 10 wird wie der zweite und der dritte Schalter 11 und 12 in seinem vorherigen bzw. bisherigen Zustand gehalten. Demgemäß wird die nicht stabile Referenzspannung Vref, welche gesteuert durch die Schaltergruppe 6 auf einen neuen Wert über geht, an den Kondensator 8 angelegt. Dann kann der Ver gleicher einen Vergleich für die Analog-Digital-Wand lung ausführen. Es besteht die Möglichkeit, daß ein Vergleich zwischen der Referenzspannung Vref, die ihren stabilen Zustand noch nicht erreicht hat, und der Ein gangsspannung Vin durchgeführt wird. Wenn jedoch der Änderungsbetrag der Referenzspannung Vref kleiner als der vorbestimmte Wert ist, ist eine Abweichung der nicht stabilen, sich im Übergang befindlichen Referenz spannung Vref von ihrem neuen Wert klein und hat daher nur wenig Auswirkung auf die Genauigkeit der Umwand lung. Schließlich liefert das Register 2 für sukzessive Approximation des Analog-Digital-Wandlers als Ergebnis der Analog-Digitalwandlung eine Hexadezimalzahl "Ah", welche dem Wert, d. h. 0,63 V, des Eingangspotentials kurz bevor der zweite Schalter 11 in den ausgeschalte ten Zustand schaltet entspricht.

Wie vorstehend erklärt, weist das Steuerverfahren für eine Analog-Digital-Umwandlung gemäß dem zweiten Aus führungsbeispiel einen Schritt auf, bei dem nur dann, wenn der Änderungsbetrag der Referenzspannung Vref grö ßer als ein oder gleich einem vorbestimmten Wert ist, der erste Schalter 10 ausgeschaltet und in dem ausge schalteten Zustand gehalten wird, um zu vermeiden, daß die nicht stabile, sich gesteuert durch die Schalter gruppe 6 im Übergang befindliche Referenzspannung Vref an den Kondensator 8 angelegt wird, bevor die Referenz spannung Vref stabil wird. Infolgedessen bietet das vorliegende Ausführungsbeispiel einen Vorteil dahinge hend, daß ein Steuerverfahren für Analog-Digital-Wand ler bereitgestellt wird, welches die Genauigkeit der Umwandlung verbessert. Ferner bietet, weil die Anzahl von Malen, mit der der erste Schalter 10 in dem ausge schalteten Zustand gehalten wird, verringert wird, die ses Ausführungsbeispiel einen weiteren Vorteil dahinge hend, daß die Geschwindigkeit der Analog-Digital-Um wandlungsverarbeitung beschleunigt wird.

Drittes Ausführungsbeispiel

Ein Verfahren zum Steuern eines Analog-Digital-Wandlers gemäß einem dritten Ausführungsbeispiel weist die Schritte des Ausschaltens des ersten Schalters 10, be vor die Referenzspannung Vref beginnt, auf einen neuen Wert überzugehen, und nachfolgenden Haltens des ersten Schalters 10 in dem ausgeschalteten Zustand, bis die Referenzspannung Vref stabil wird, sowie des auf eine vorbestimmte Anzahl von Malen begrenzten Wiederholens des Ausschalt- und Halteschritts auf. Nachstehend wird auf Fig. 3 Bezug genommen, in der ein Blockdiagramm dargestellt ist, welches den Aufbau eines Analog-Di gital-Wandlers zeigt, bei dem das Steuerverfahren für Analog-Digital-Wandler gemäß dem dritten Ausführungs beispiel anwendbar ist. In der Figur bezeichnet das Be zugszeichen 19 ein Register, in welches eine vorbe stimmte Anzahl von Malen, mit der der Analog-Digital- Wandler den Schritt des Ausschaltens des ersten Schal ters 10 und dessen Halten in dem ausgeschalteten Zu stand während einer Analog-Digital-Verarbeitung wieder holt, unter Verwendung eines Software-Programms ge schrieben werden kann. Der Zeitsteuer-Generator 13 er zeugt und liefert sequentiell eine Vielzahl von Zeit steuerimpulsen derart an den ersten Schalter 10, daß der Ausschalt- und Halteschritt nur für die festgelegte Anzahl von Malen, die durch die in das Register 19 ge schriebene Einstellung vorgegeben ist, wiederholt wird. Der weitere Aufbau des Analog-Digital-Wandlers gemäß diesem Ausführungsbeispiel ist gleich wie bei dem in Fig. 18 gezeigten Analog-Digital-Wandler, so daß daher nachstehend die Beschreibung des weiteren Aufbaus des Analog-Digital-Wandlers weggelassen wird.

Nachstehend wird auf Fig. 4 Bezug genommen, in der ein Zeitverlaufsdiagramm zum Erklären der Funktionsweise des in Fig. 3 gezeigten Analog-Digital-Wandlers, der das Steuerverfahren für Analog-Digital-Wandler gemäß dem dritten Ausführungsbeispiel implementieren kann, dargestellt ist. Vor dem Beginnen eines Analog-Digital- Umwandlungsvorgangs wird eine vorbestimmte Anzahl von Malen, mit der der erste Schalter 10 ausgeschaltet wird, bevor die Referenzspannung Vref auf einen neuen Wert übergeht, und in dem ausgeschalteten Zustand ge halten wird, bis die Referenzspannung Vref stabil wird, unter Verwendung eines Software-Programms in das Regi ster 19 geschrieben. Das Zeitverlaufsdiagramm gemäß Fig. 4 zeigt den Fall, in dem eine Einstellung "02" als vorbestimmte Anzahl von Malen, mit der der erste Schal ter 10 ausgeschaltet und in dem ausgeschalteten Zustand gehalten wird, in das Register 19 geschrieben wird. Auf diese Art und Weise kann während der Analog-Digital-Um wandlung der erste Schalter 10 nur eine beliebige An zahl von Malen, die von den Inhalten des Registers 19 abhängt, welches vor der Durchführung eines Analog- Digital-Umwandlungsvorgangs gesetzt wurde, aufeinander folgend aus- und eingeschaltet werden.

Der Analog-Digital-Umwandlungsvorgang gemäß dem dritten Ausführungsbeispiel ist im wesentlichen gleich demjeni gen des ersten und des zweiten Ausführungsbeispiels, mit der Ausnahme, daß die Anzahl von Malen, mit der der erste Schalter 10 ausgeschaltet und in dem ausgeschal teten Zustand gehalten wird, vor dem Analog-Digital-Um wandlungsvorgang festgelegt wurde. Jedesmal dann, wenn der Zeitsteuer-Generator 13 das Register 2 für sukzes sive Approximation veranlaßt, ein neues, in dem Register 2 für sukzessive Approximation gespeichertes digi tales Datum an die Schaltergruppe 6 auszugeben, um zu bewirken, daß die Referenzspannung Vref von ihrem vor herigen Wert auf einen neuen, durch das neue digitale Datum festgelegten Wert übergeht, nachdem der Kondensa tor 8 mit der Eingangsspannung Vin aufgeladen wurde, erzeugt der Zeitsteuer-Generator 13 einen Zeitsteuerim puls, um den ersten Schalter 10 auszuschalten und den ersten Schalter 10 in dem ausgeschalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, es sei denn, daß bzw. bis die Anzahl von Malen, mit der der Ausschalt- und Haltevorgang des ersten Schalters 10 wiederholt wurde, die in das Register 19 geschriebene Einstellung übersteigt. Danach erzeugt der Zeitsteuer- Generator 13 einen weiteren Zeitsteuerimpuls zum Ein schalten des ersten Schalters 10. Infolgedessen wird die durch die Schaltergruppe 6 zugeführte Referenzspan nung Vref über den ersten Schalter 10 an den Kondensa tor 8 angelegt und wird die Referenzspannung Vref mit der Eingangsspannung Vin verglichen. Wenn der Aus schalt- und Halte-Steuervorgang für den ersten Schalter 10 nur die in dem Register 19 voreingestellte, vorbe stimmte Anzahl von Malen (zweimal in dem in Fig. 4 ge zeigten Beispiel) wiederholt wurde, erzeugt der Zeit steuer-Generator 13 keinen Zeitsteuerimpuls, um den er sten Schalter 10 auch dann auszuschalten, wenn die Re ferenzspannung Vref auf einen neuen Wert übergeht.

Wenn der dritte oder ein späterer Übergang der Refe renzspannung Vref erfolgt, führt der erste Schalter 10 den vorstehend erwähnten sequentiell ablaufenden Aus schalt- und Einschaltvorgang nicht durch, so daß daher der erste Schalter 10 in dem eingeschalteten Zustand gehalten wird. Demgemäß wird die nicht stabile Refe renzspannung Vref, welche gesteuert durch die Schalter gruppe 6 auf einen neuen Wert übergeht, an den Konden sator 8 angelegt. Es besteht somit die Möglichkeit, daß ein Vergleich zwischen der Referenzspannung Vref, die noch nicht stabil geworden ist, und der Eingangsspan nung Vin ausgeführt wird. Da jedoch der Änderungsbetrag der Referenzspannung Vref während des dritten oder ei nes späteren Übergangs klein ist, ist eine Abweichung der nicht stabilen, durch die Schaltergruppe 6 gesteu ert im Übergang befindlichen Referenzspannung Vref von ihrem neuen Wert klein und hat daher nur geringe Aus wirkung auf die Genauigkeit der Umwandlung. Schließlich liefert das Register 2 für sukzessive Approximation des Analog-Digital-Wandlers als Ergebnis der Analog-Digi tal-Umwandlung eine Hexadezimalzahl "Ah", welche dem Wert, d. h. 0,63 V, des Eingangspotentials kurz bevor der zweite Schalter 11 in den ausgeschalteten Zustand schaltet entspricht.

Wie vorstehend erklärt, weist das Steuerverfahren für eine Analog-Digital-Umwandlung gemäß dem dritten Aus führungsbeispiel einen Schritt auf, bei dem die Anzahl von Malen, mit der der erste Schalter 10 ausgeschaltet und in dem ausgeschalteten Zustand gehalten wird, auf eine beliebige Anzahl voreingestellt wird, und der er ste Schalter 10 während des Intervalls, in dem der Än derungsbetrag der Referenzspannung Vref so groß ist, daß die gesteuert durch die Schaltergruppe 6 im Über gang befindliche, nicht stabile Referenzspannung Vref einen nachteiligen Einfluß auf die Genauigkeit der Um wandlung ausübt, in dem ausgeschalteten Zustand gehal ten wird. Darüber hinaus kann der erste Schalter 10 derart gesteuert werden, daß er nicht in seinen ausge schalteten Zustand geschaltet wird, wenn der Änderungs betrag der Referenzspannung Vref derart klein ist, daß die gesteuert durch die Schaltergruppe 6 im Übergang befindliche Referenzspannung Vref keinen nachteiligen Einfluß auf die Genauigkeit der Umwandlung ausübt. So mit bietet dieses Ausführungsbeispiel einen Vorteil da hingehend, daß die Geschwindigkeit der Analog-Digital- Umwandlungsverarbeitung beschleunigt und die Genauig keit der Umwandlung verbessert wird.

Viertes Ausführungsbeispiel

In einem beliebigen der ersten bis dritten Ausführungs beispiele kann der erste Schalter 10 wie vorstehend er wähnt nur in eine Betriebsart versetzt werden. Demge genüber umfaßt ein Steuerverfahren für Analog-Digital- Wandler gemäß einem vierten Ausführungsbeispiel ferner einen Schritt zum Bereitstellen einer Vielzahl von Be triebsarten, deren jede die Funktionsweise des ersten Schalters 10 definiert, und Veranlassen des ersten Schalters 10 zum Umschalten zwischen der Vielzahl der Betriebsarten in Antwort auf ein Umschaltsignal.

Nachstehend wird auf Fig. 5 Bezug genommen, in der ein Blockdiagramm dargestellt ist, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem der erste Schal ter 10 zwischen der Vielzahl der Betriebsarten umschal ten kann. In der Figur bezeichnet das Bezugszeichen 20 ein Betriebsart-Einstellregister, in welches Informati on zum Auswählen einer Betriebsart, welche die Funkti onsweise bzw. Arbeitsweise des ersten Schalters 10 definiert, unter Verwendung eines Software-Programms ge schrieben wird. Das Betriebsart-Einstellregister 20 kann ein Schaltsignal mit einem Wert, der der in diesem festgelegten Information entspricht, bereitstellen. Der Zeitsteuer-Generator 13 kann Zeitsteuerimpulse in Über einstimmung mit dem Schaltsignal aus dem Betriebsart- Einstellregister 20 erzeugen und die Zeitsteuerimpulse an den ersten Schalter 10 ausgeben. Der weitere Aufbau des Analog-Digital-Wandlers ist gleich dem des in Fig. 18 gezeigten Analog-Digital-Wandlers, bei dem das Steu erverfahren für Analog-Digital-Wandler gemäß dem ersten Ausführungsbeispiel anwendbar ist, so daß daher nach stehend die Beschreibung des weiteren Aufbaus des in Fig. 5 gezeigten Analog-Digital-Wandlers weggelassen wird.

In Übereinstimmung mit dem Steuerverfahren für Analog- Digital-Wandler gemäß dem vierten Ausführungsbeispiel sind eine erste Betriebsart, in der der Zeitsteuer-Ge nerator 13 einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, bevor die Referenzspannung Vref beginnt, auf ihren neuen Wert überzugehen, erzeugt, um den ersten Schalter 10 in dem ausgeschalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, und der Zeitsteuer-Generator 13 dann einen weiteren Zeitsteuerimpuls erzeugt zum Einschalten des ersten Schalters 10, wenn die Referenzspannung Vref auf ihrem neuen Wert stabilisiert ist, und eine zweite Betriebs art, in der, nachdem der Kondensator 8 mit der Ein gangsspannung Vin geladen wurde, der Zeitsteuer-Genera tor 13 einen Zeitsteuerimpuls erzeugt zum Ausschalten des zweiten und des dritten Schalters 11 und 12, und der Zeitsteuer-Generator 13 dann einen weiteren Zeitsteuerimpuls erzeugt zum Einschalten des ersten Schal ters 10, um den ersten Schalter 10 in dem eingeschalte ten Zustand zu halten.

Nachstehend wird auf Fig. 6a und 6b Bezug genommen, in welchen Zeitverlaufsdiagramme zum Erklären der Funkti onsweise des in Fig. 5 gezeigten Analog-Digital-Wand lers, welcher das Steuerverfahren für Analog-Digital- Wandler gemäß dem vierten Ausführungsbeispiel implemen tieren kann, dargestellt sind. Fig. 6a zeigt Zeitsteu erimpulse, die durch den in die erste Betriebsart ver setzten Zeitsteuer-Generator 13 erzeugt werden, und das Schaltsignal aus dem Betriebsart-Einstellregister 20, welches den Zeitsteuer-Generator 13 in die erste Be triebsart versetzt. Fig. 6b zeigt Zeitsteuerimpulse, die durch den in die zweite Betriebsart versetzten Zeitsteuer-Generator 13 erzeugt werden, und das Schalt signal aus dem Betriebsart-Einstellregister 20, welches den Zeitsteuer-Generator 13 in die zweite Betriebsart versetzt. Vor dem Beginnen eines Analog-Digital-Umwand lungsvorgangs ist es erforderlich, das Betriebsart-Ein stellregister 20 unter Verwendung eines Software-Prog ramms zu setzen. Das software-programmierbare Betriebs art-Einstellregister 20 ermittelt, ob der Zeitsteuer- Generator 13 den ersten Schalter 10 in Übereinstimmung mit entweder der ersten Betriebsart oder der zweiten Betriebsart steuert. Wenn beispielsweise die erste Be triebsart ausgewählt wird, wird die Binärzahl 1 in das Betriebsart-Einstellregister 20 geschrieben, wohingegen die Binärzahl 0 in das Betriebsart-Einstellregister 20 geschrieben wird, wenn die zweite Betriebsart ausge wählt wird.

Wenn die Binärzahl 1 unter Verwendung des Software programms in das Betriebsart-Einstellregister 20 ge schrieben wird, wechselt das an den Zeitsteuer-Gene rator 13 ausgegebene Schaltsignal auf einen logischen Hochpegel-Zustand. Wenn der Zeitsteuer-Generator 13 das Schaltsignal empfängt, wird er in die erste Betriebsart versetzt. Jedesmal, wenn die Referenzspannung Vref auf ihren neuen Wert übergeht, erzeugt der in die erste Be triebsart versetzte Zeitsteuer-Generator 13 einen Zeit steuerimpuls, um den ersten Schalter 10 auszuschalten, wie in Fig. 6a gezeigt. Der erste Schalter 10 wird so mit durch den in die erste Betriebsart versetzten Zeit steuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie in dem Fall des ersten Ausfüh rungsbeispiels, so daß der Analog-Digital-Wandler eine Analog-Digital-Umwandlung für die Eingangsspannung Vin durchführt.

Demgegenüber wechselt dann, wenn die Binärzahl 0 unter Verwendung des Software-Programms in das Betriebsart- Einstellregister 20 geschrieben wird, das an den Zeit steuer-Generator 13 ausgegebene Schaltsignal auf einen logischen Niedrigpegel-Zustand. Wenn der Zeitsteuer-Ge nerator 13 das Schaltsignal empfängt, wird er in die zweite Betriebsart versetzt. Nachdem der zweite und der dritte Schalter 11 und 12 sequentiell ausgeschaltet worden sind, erzeugt der in die zweite Betriebsart ver setzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls, um den ersten Schalter 10 einzuschalten, um den ersten Schalter in dem eingeschalteten Zustand zu halten, wie in Fig. 6b gezeigt. Der erste Schalter 10 wird somit durch den in die zweite Betriebsart versetzten Zeit steuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie in dem Fall des bekannten Verfah rens, so daß der Analog-Digital-Wandler eine Analog-Di gital-Umwandlung für die Eingangsspannung Vin durch führt.

Wie vorstehend erwähnt, kann das Steuerverfahren für Analog-Digital-Wandler gemäß dem vierten Ausführungs beispiel Information, welche angibt, ob der Zeitsteuer- Generator den ersten Schalter 10 in Übereinstimmung mit entweder der ersten Betriebsart, welche gleich der le diglich einen Betriebsart des Verfahrens gemäß dem er sten Ausführungsbeispiels ist, oder der zweiten Be triebsart, welche gleich der lediglich einen Betriebs art des bekannten Verfahrens ist, unter Verwendung ei nes Software-Programms in dem Betriebsart-Einstellre ister festlegen. Somit bietet das vierte Ausführungs beispiel einen Vorteil dahingehend, daß es in der Lage ist, einen Analog-Digital-Wandler bereitzustellen, der den Ansprüchen der Benutzer entspricht.

Fünftes Ausführungsbeispiel

In dem vorstehend beschriebenen vierten Ausführungsbei spiel ist der Zeitsteuer-Generator 13 derart ausgebil det, daß er den ersten Schalter 10 in Übereinstimmung mit entweder der ersten Betriebsart oder der zweiten Betriebsart steuert. Demgegenüber steuert ein Steuer verfahren für Analog-Digital-Wandler gemäß einem fünf ten Ausführungsbeispiel den ersten Schalter 10 in Über einstimmung mit entweder einer ersten Betriebsart, wel che gleich der lediglich einen Betriebsart des Verfah rens gemäß dem zweiten Ausführungsbeispiel ist, oder einer zweiten Betriebsart, welche gleich der lediglich einen Betriebsart des bekannten Verfahrens ist. Obwohl der Aufbau eines Analog-Digital-Wandlers, bei dem das Steuerverfahren für Analog-Digital-Wandler gemäß dem fünften Ausführungsbeispiel anwendbar ist, denselben Aufbau hat wie das in Fig. 5 gezeigte vierte Ausfüh rungsbeispiel, unterscheidet sich die Arbeitsweise des Zeitsteuer-Generators 13 gemäß diesem Ausführungsbei spiel von der des Zeitsteuer-Generators des vorstehend beschriebenen vierten Ausführungsbeispiels darin, daß in der ersten Betriebsart der Zeitsteuer-Generator 13 nur dann einen Zeitsteuerimpuls erzeugt zum Ausschalten des ersten Schalters 10, bevor die Referenzspannung Vref beginnt, auf ihren neuen Wert überzugehen, wenn der Änderungsbetrag in der Referenzspannung Vref größer als ein oder gleich einem vorbestimmten Wert ist, um den ersten Schalter 10 in dem ausgeschalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, und der Zeitsteuer-Generator 13 dann einen weiteren Zeitsteuerimpuls erzeugt, um den ersten Schalter 10 einzuschalten, und daß in der zweiten Betriebsart, nachdem der Kondensator 8 mit der Eingangsspannung Vin geladen wurde, der Zeitsteuer-Generator 13 einen Zeit steuerimpuls erzeugt zum Ausschalten des zweiten und des dritten Schalters 11 und 12, und der Zeitsteuer- Generator 13 dann einen weiteren Zeitsteuerimpuls er zeugt zum Einschalten des ersten Schalters 10, um den ersten Schalter 10 in dem eingeschalteten Zustand zu halten.

Nachstehend wird auf Fig. 7a und 7b Bezug genommen, in welchen Zeitverlaufsdiagramme zum Erklären der Funkti onsweise des in Fig. 5 gezeigten Analog-Digital-Wandlers, welcher das Steuerverfahren für Analog-Digital- Wandler gemäß dem fünften Ausführungsbeispiel implemen tieren kann, dargestellt sind. Fig. 7a zeigt Zeitsteu erimpulse, die durch den in die erste Betriebsart ver setzten Zeitsteuer-Generator 13 erzeugt werden, und das Schaltsignal aus dem Betriebsart-Einstellregister 20, welches den Zeitsteuer-Generator 13 in die erste Be triebsart versetzt. Fig. 7b zeigt Zeitsteuerimpulse, die durch den in die zweite Betriebsart versetzten Zeitsteuer-Generator 13 erzeugt werden, und das Schalt signal aus dem Betriebsart-Einstellregister 20, welches den Zeitsteuer-Generator 13 in die zweite Betriebsart versetzt. Vor dem Beginnen eines Analog-Digital-Umwand lungsvorgangs wird die Binärzahl 1 in das Betriebsart- Einstellregister 20 geschrieben, wenn die erste Be triebsart ausgewählt wird, wohingegen die Binärzahl 0 in das Betriebsart-Einstellregister 20 geschrieben wird, wenn die zweite Betriebsart ausgewählt wird.

Wenn die Binärzahl 1 unter Verwendung des Software-Pro gramms in das Betriebsart-Einstellregister 20 geschrie ben wird, wechselt das an den Zeitsteuer-Generator 13 ausgegebene Schaltsignal auf einen logischen Hochpegel- Zustand. Wenn der Zeitsteuer-Generator 13 das Schaltsi gnal empfängt, wird er in die erste Betriebsart ver setzt. Bevor die Referenzspannung Vref beginnt, auf ei nen neuen Wert überzugehen, erzeugt der in die erste Betriebsart versetzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10 nur dann, wenn der Änderunsgbetrag der Referenzspan nung Vref größer als ein oder gleich einem vorbestimm ten Wert ist, wie in Fig. 7a gezeigt. Der erste Schal ter 10 wird somit durch den in die erste Betriebsart versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie in dem Fall des zweiten Ausführungsbeispiels, so daß der Analog- Digital-Wandler eine Analog-Digital-Umwandlung für die Eingangsspannung Vin durchführt.

Demgegenüber wechselt dann, wenn die Binärzahl 0 unter Verwendung des Software-Programms in das Betriebsart- Einstellregister 20 geschrieben wird, das an den Zeit steuer-Generator 13 ausgegebene Schaltsignal auf einen logischen Niedrigpegel-Zustand. Wenn der Zeitsteuer- Generator 13 das Schaltsignal empfängt, wird er in die zweite Betriebsart versetzt. Nachdem der zweite und der dritte Schalter 11 und 12 sequentiell ausgeschaltet worden sind, erzeugt der in die zweite Betriebsart ver setzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls, um den ersten Schalter 10 einzuschalten, um den ersten Schalter in dem eingeschalteten Zustand zu halten, wie in Fig. 7b gezeigt. Der erste Schalter 10 wird somit durch den in die zweite Betriebsart versetzten Zeit steuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie in dem Fall des bekannten Verfah rens, so daß der Analog-Digital-Wandler eine Analog- Digital-Umwandlung für die Eingangsspannung Vin durch führt.

Wie vorstehend beschrieben, kann das Steuerverfahren für Analog-Digital-Wandler gemäß dem fünften Ausfüh rungsbeispiel Information, welche angibt, ob der Zeit steuer-Generator den ersten Schalter 10 in Übereinstim mung mit entweder der ersten Betriebsart, welche gleich der lediglich einen Betriebsart des Verfahrens gemäß dem zweiten Ausführungsbeispiel ist, oder der zweiten Betriebsart, welche gleich der lediglich einen Be triebsart des bekannten Verfahrens ist, unter Verwen dung eines Software-Programms in dem Betriebsart-Ein stellregister 20 festlegen. Somit bietet das fünfte Ausführungsbeispiel einen Vorteil dahingehend, daß es in der Lage ist, einen Analog-Digital-Wandler bereitzu stellen, der den Ansprüchen der Benutzer entspricht.

Sechstes Ausführungsbeispiel

In dem vierten oder fünften Ausführungsbeispiel ist der Zeitsteuer-Generator 13 derart ausgebildet, daß er den ersten Schalter 10 in Übereinstimmung mit entweder der ersten Betriebsart, welche gleich der lediglich einen Betriebsart des Verfahrens gemäß dem ersten oder zwei ten Ausführungsbeispiel ist, oder der zweiten Betriebs art, welche gleich der lediglich einen Betriebsart des bekannten Verfahrens ist, steuert. Demgegenüber steuert ein Steuerverfahren für Analog-Digital-Wandler gemäß einem sechsten Ausführungsbeispiel den ersten Schalter 10 in Übereinstimmung mit entweder einer ersten Be triebsart, welche gleich der lediglich einen Betriebs art gemäß dem dritten Ausführungsbeispiel ist, oder ei ner zweiten Betriebsart, welche gleich der lediglich einen Betriebsart gemäß dem bekannten Verfahren ist. Nachstehend wird auf Fig. 8 Bezug genommen, in welcher ein Blockdiagramm dargestellt ist, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem das Steu erverfahren für Analog-Digital-Wandler gemäß dem sech sten Ausführungsbeispiel anwendbar ist. In der Figur sind zu den bei den in Fig. 3 und 5 gezeigten Analog- Digital-Wandlern gleiche Komponenten mit denselben Bezugszeichen bezeichnet, so daß daher nachstehend die Beschreibung der in Fig. 8 gezeigten Komponenten des Analog-Digital-Wandlers weggelassen wird.

Der Zeitsteuer-Generator 13 erzeugt Zeitsteuerimpulse in Übereinstimmung mit dem Schaltsignal aus dem Be triebsart-Einstellregister 20 und gibt diese Zeit steuerimpulse an den ersten Schalter 10 aus. In der er sten Betriebsart führt der Zeitsteuer-Generator 13 den nachfolgenden sequentiellen Einschalt/Ausschalt-Vorgang nur eine in dem Register 19 voreingestellte, vorbe stimmte Anzahl von Malen aus. Während des sequentiellen Vorgangs erzeugt der Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, bevor die Referenzspannung Vref beginnt, auf ihren neuen Wert überzugehen, um den ersten Schalter 10 in dem ausgeschalteten Zustand zu halten, bis die Refe renzspannung Vref stabil wird, und erzeugt der Zeit steuer-Generator 13 dann einen weiteren Zeitsteuerim puls zum Einschalten des ersten Schalters 10, wenn die Referenzspannung Vref auf dem neuen Wert stabilisiert ist. Demgegenüber erzeugt in der zweiten Betriebsart, nachdem der Kondensator 8 mit der Eingangsspannung Vin geladen wurde, der Zeitsteuer-Generator 13 einen Zeit steuerimpuls zum Ausschalten des zweiten und des drit ten Schalters 11 und 12, und erzeugt der Zeitsteuer- Generator 13 dann einen weiteren Zeitsteuerimpuls zum Einschalten des ersten Schalters 10, um den ersten Schalter 10 in dem eingeschalteten Zustand zu halten.

Nachstehend wird auf Fig. 9a und 9b Bezug genommen, in welchen Zeitverlaufsdiagramme zum Erklären der Funkti onsweise des in Fig. 8 gezeigten Analog-Digital-Wandlers, der das Steuerverfahren für Analog-Digital-Wand ler gemäß dem sechsten Ausführungsbeispiel implementie ren kann, dargestellt sind. Fig. 9a zeigt Zeitsteuerim pulse, die durch den in die erste Betriebsart versetz ten Zeitsteuer-Generator 13 erzeugt werden, und das Schaltsignal aus dem Betriebsart-Einstellregister 20, welches den Zeitsteuer-Generator 13 in die erste Be triebsart versetzt. Fig. 9b zeigt Zeitsteuerimpulse, die durch den in die zweite Betriebsart versetzten Zeitsteuer-Generator 13 erzeugt werden, und das Schalt signal aus dem Betriebsart-Einstellregister 20, welches den Zeitsteuer-Generator 13 in die zweite Betriebsart versetzt. Vor dem Beginnen eines Analog-Digital-Umwand lungsvorgangs wird eine vorbestimmte Anzahl von Malen (beispielsweise eine Binärzahl "02", wie in Fig. 9a ge zeigt), mit der der erste Schalter 10 ausgeschaltet und in dem ausgeschalteten Zustand gehalten wird, nachdem eine Anfangseinstellung der Referenzspannung Vref mit der Eingangsspannung Vin verglichen wurde, in das Regi ster 19 geschrieben. Ferner wird, wie bei dem vierten und dem fünften Ausführungsbeispiel dann, wenn die er ste Betriebsart ausgewählt wird, die Binärzahl 1 in das Betriebsart-Einstellregister 20 geschrieben, wohingegen dann, wenn die zweite Betriebsart ausgewählt wird, die Binärzahl 0 in das Betriebsart-Einstellregister 20 ge schrieben wird.

Wenn die Binärzahl 1 unter Verwendung des Software-Pro gramms in das Betriebsart-Einstellregister 20 geschrie ben wird, wechselt das an den Zeitsteuer-Generator 13 ausgegebene Schaltsignal auf einen logischen Hochpegel- Zustand. Wenn der Zeitsteuer-Generator 13 das Schaltsi gnal empfängt, wird er in die erste Betriebsart versetzt. Infolgedessen erzeugt der in die erste Betriebs art versetzte Zeitsteuer-Generator 13 einen Zeitsteu erimpuls zum Ausschalten des ersten Schalters 10, bevor die Referenzspannung Vref beginnt, auf einen neuen Wert überzugehen, nur die vorbestimmte Anzahl von Malen (d. h. nur zweimal), wie in Fig. 9a gezeigt. Somit wird der erste Schalter 10 durch den in die erste Betriebs art versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie in dem Fall des dritten Ausführungsbeispiels, so daß der Analog- Digital-Wandler eine Analog-Digital-Umwandlung für die Eingangsspannung Vin durchführt.

Demgegenüber wechselt dann, wenn die Binärzahl 0 unter Verwendung des Software-Programms in das Betriebsart- Einstellregister geschrieben wird, das an den Zeitsteu er-Generator 53285 00070 552 001000280000000200012000285915317400040 0002019738561 00004 53166 13 ausgegebene Schaltsignal auf einen lo gischen Niedrigpegel-Zustand. Wenn der Zeitsteuer-Gene rator 13 das Schaltsignal empfängt, wird er in die zweite Betriebsart versetzt. Nachdem der erste und der zweite Schalter 11 und 12 sequentiell ausgeschaltet worden sind, erzeugt der in die zweite Betriebsart ver setzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls, um den ersten Schalter 10 einzuschalten, um den ersten Schalter 10 in dem eingeschalteten Zustand zu halten, wie in Fig. 9b gezeigt. Der erste Schalter 10 wird so mit durch den in die zweite Betriebsart versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie in dem Fall des bekann ten Verfahrens, so daß der Analog-Digital-Wandler eine Analog-Digital-Umwandlung für die Eingangsspannung Vin durchführt.

Wie vorstehend beschrieben, kann das Steuerverfahren für Analog-Digital-Wandler gemäß dem sechsten Ausfüh rungsbeispiel Information, welche angibt, ob der Zeit steuer-Generator den ersten Schalter 10 in Übereinstim mung mit entweder der ersten Betriebsart, welche gleich der lediglich einen Betriebsart des Verfahrens gemäß dem dritten Ausführungsbeispiel ist, oder der zweiten Betriebsart, welche gleich der lediglich einen Be triebsart des bekannten Verfahrens ist, unter Verwen dung eines Software-Programms in dem Betriebsart-Ein stellregister 20 festlegen. Somit bietet das sechste Ausführungsbeispiel einen Vorteil dahingehend, daß es in der Lage ist, einen Analog-Digital-Wandler bereitzu stellen, der den Ansprüchen der Benutzer entspricht.

Siebtes Ausführungsbeispiel

In jedem der vierten bis sechsten Ausführungsbeispiele ist der Zeitsteuer-Generator 13 derart ausgebildet, daß er zwischen den beiden Betriebsarten, d. h. der ersten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem ersten, zweiten oder dritten Ausführungsbeispiel ist, und der zweiten Betriebsart, die gleich der Betriebsart des bekannten Verfahrens ist, um- bzw. hin und her schaltet, um den ersten Schalter 10 zu steuern. Demgegenüber steuert ein Steu erverfahren für Analog-Digital-Wandler gemäß dem sieb ten Ausführungsbeispiel den ersten Schalter 10 in Über einstimmung mit einer Betriebsart, die aus drei Be triebsarten, d. h. einer ersten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem ersten Ausführungsbeispiel ist, einer zweiten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem zweiten Ausführungsbeispiel ist, und einer dritten Betriebsart, welche gleich der Betriebsart gemäß dem bekannten Verfahren ist, ausge wählt wird. Nachstehend wird auf Fig. 10 Bezug genom men, in der ein Blockdiagramm dargestellt ist, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem das Steuerverfahren für Analog-Digital-Wandler gemäß dem siebten Ausführungsbeispiel anwendbar ist.

In Fig. 10 bezeichnen die Bezugszeichen 20 und 21 je weils erste und zweite Betriebsart-Einstellregister, in welche Information zum Auswählen einer Betriebsart, welche die Arbeitsweise des ersten Schalters 10 defi niert, unter Verwendung eines Software-Programms ge schrieben wird. Das erste Betriebsart-Einstellregister 20 kann ein erstes Schaltsignal mit einem Wert, der der in ihm festgelegten Information entspricht, an den Zeitsteuer-Generator 13 ausgeben. Das zweite Betriebs art-Einstellregister 21 kann ein zweites Schaltsignal mit einem Wert, der der in ihm festgelegten Information entspricht, an den Zeitsteuer-Generator 13 ausgeben. Der Zeitsteuer-Generator 13 kann einen Zeitsteuerimpuls in Übereinstimmung mit dem ersten und dem zweiten Schaltsignal aus dem ersten und dem zweiten Betriebs art-Einstellregister 20 und 21 erzeugen und den Zeit steuerimpuls an den ersten Schalter 10 ausgeben. Der weitere Aufbau des Analog-Digital-Wandlers ist gleich dem des in Fig. 5 gezeigten Analog-Digital-Wandlers, so daß daher nachstehend die Beschreibung des weiteren Aufbaus des in Fig. 10 gezeigten Analog-Digital-Wand lers weggelassen wird.

In Übereinstimmung mit dem Steuerverfahren für Analog- Digital-Wandler gemäß dem siebten Ausführungsbeispiel erzeugt der Zeitsteuer-Generator 13 Zeitsteuerimpulse gemäß dem ersten und dem zweiten Schaltsignal aus dem ersten und dem zweiten Betriebsart-Einstellregister 20 und 21. In der ersten Betriebsart erzeugt jedesmal dann, wenn die Referenzspannung Vref beginnt, sich auf einen neuen Wert zu ändern, der Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10 vor dem Übergang der Referenzspannung Vref, um ihn in dem ausgeschalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, und erzeugt der Zeitsteuer-Generator 13 einen weiteren Zeitsteuer impuls zum Einschalten des ersten Schalters 10, wenn die Referenzspannung Vref bei dem neuen Wert stabili siert ist. In der zweiten Betriebsart erzeugt der Zeit steuer-Generator 13 nur dann, wenn der Änderungsbetrag der Referenzspannung Vref größer als ein oder gleich einem vorbestimmten Wert ist, einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10 vor dem Über gang der Referenzspannung Vref, um ihn in dem ausge schalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, und erzeugt der Zeitsteuer-Generator 13 dann einen weiteren Zeitsteuerimpuls zum Einschalten des ersten Schalters 10, wenn die Referenzspannung Vref bei dem neuen Wert stabilisiert ist. In der dritten Be triebsart erzeugt der Zeitsteuer-Generator 13, nachdem der Kondensator 8 mit der Eingangsspannung Vin geladen wurde, einen Zeitsteuerimpuls zum Ausschalten des zwei ten und des dritten Schalters 11 und 12, und erzeugt der Zeitsteuer-Generator 13 dann einen weiteren Zeit steuerimpuls zum Einschalten des ersten Schalters 10, um diesen in dem eingeschalteten Zustand zu halten.

Nachstehend wird auf Fig. 11a bis 11c Bezug genommen, in denen Zeitverlaufsdiagramme dargestellt sind zum Er klären der Funktionsweise des in Fig. 10 gezeigten Ana log-Digital-Wandlers, der das Steuerverfahren für Ana log-Digital-Wandler gemäß dem siebten Ausführungsbei spiel implementieren kann. Fig. 11a zeigt Zeitsteuerim pulse, die durch den in die erste Betriebsart versetz ten Zeitsteuer-Generator 13 erzeugt werden, und das er ste und das zweite Schaltsignal aus den Betriebsart- Einstellregistern 20 und 21, welche den Zeitsteuer-Ge nerator 13 in die erste Betriebsart versetzen. Fig. 11b zeigt Zeitsteuerimpulse, die durch den in die zweite Betriebsart versetzten Zeitsteuer-Generator 13 erzeugt werden, und das erste und das zweite Schaltsignal aus den Betriebsart-Einstellregistern 20 und 21, welche den Zeitsteuer-Generator 13 in die zweite Betriebsart ver setzen. Fig. 11c zeigt Zeitsteuerimpulse, die durch den in die dritte Betriebsart versetzten Zeitsteuer-Genera tor 13 erzeugt werden, und das erste Schaltsignal aus dem ersten Betriebsart-Einstellregister 20, welches den Zeitsteuer-Generator 13 in die dritte Betriebsart ver setzt. Vor dem Beginnen eines Analog-Digital-Umwand lungsvorgangs wird bei der Auswahl der ersten Betriebs art die Binärzahl 1 in sowohl das erste als auch das zweite Betriebsart-Einstellregister 20 und 21 geschrie ben. Bei der Auswahl der zweiten Betriebsart wird die Binärzahl 1 in das erste Betriebsart-Einstellregister 20 und die Binärzahl 0 in das zweite Betriebsart-Ein stellregister 21 geschrieben. Bei der Auswahl der drit ten Betriebsart wird die Binärzahl 0 in das erste Be triebsart-Einstellregister 20 geschrieben.

Wenn die Binärzahl 1 unter Verwendung eines Software- Programms in sowohl das erste als auch das zweite Be triebsart-Einstellregister 20 und 21 geschrieben wird, wechseln sowohl das erste als auch das zweite Schaltsi gnal, die an den Zeitsteuer-Generator 13 ausgegeben werden, auf logische Hochpegel-Zustände. Wenn der Zeit steuer-Generator 13 dieses erste und dieses zweite Schaltsignal empfängt, wird er in die erste Betriebsart versetzt. Infolgedessen erzeugt der in die erste Be triebsart versetzte Zeitsteuer-Generator 13 einen Zeit steuerimpuls zum Ausschalten des ersten Schalters 10 jedesmal dann, wenn die Referenzspannung Vref beginnt, sich auf einen neuen Wert zu ändern, wie in Fig. 11a gezeigt. Somit wird der erste Schalter 10 durch den in die erste Betriebsart versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet ge nau wie im Fall des ersten Ausführungsbeispiels, so daß der Analog-Digital-Wandler eine Analog-Digital-Umwand lung für die Eingangsspannung Vin durchführt.

Wenn unter Verwendung des Software-Programms die Binär zahl 1 in das erste und die Binärzahl 0 in das zweite Betriebsart-Einstellregister 20 und 21 geschrieben wird, wechselt das erste an den Zeitsteuer-Generator 13 ausgegebene Schaltsignal auf einen logischen Hochpegel- Zustand und wechselt das zweite an den Zeitsteuer-Gene rator 13 ausgegebene Schaltsignal auf einen logischen Niedrigpegel-Zustand. Wenn der Zeitsteuer-Generator 13 dieses erste und dieses zweite Schaltsignal empfängt, wird er in die zweite Betriebsart versetzt. Infolgedes sen erzeugt, bevor die Referenzspannung Vref beginnt, sich auf einen neuen Wert zu ändern, der in die zweite Betriebsart versetzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, wenn der Änderungsbetrag der Referenzspannung Vref größer als ein oder gleich einem vorbestimmten Wert ist, wie in Fig. 11b gezeigt. Somit wird der erste Schalter 10 durch den in die zweite Betriebsart ver setzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie im Fall des zwei ten Ausführungsbeispiels, so daß der Analog-Digital- Wandler eine Analog-Digital-Umwandlung für die Ein gangsspannung Vin durchführt.

Andererseits wechselt dann, wenn unter Verwendung des Software-Programms die Binärzahl 0 in das erste Be triebsart-Einstellregister 20 geschrieben wird, das er ste an den Zeitsteuer-Generator 13 ausgegebene Schalt signal auf einen logischen Niedrigpegel-Zustand, und zwar unabhängig davon, ob eine 0 oder eine 1 in das zweite Betriebsart-Einstellregister 21 geschrieben wird. Wenn der Zeitsteuer-Generator 13 dieses erste Schaltsignal mit dem logischen Niedrigpegel-Zustand empfängt, wird er in die dritte Betriebsart versetzt. Nachdem der zweite und der dritte Schalter 11 und 12 sequentiell ausgeschaltet worden sind, erzeugt der in die dritte Betriebsart versetzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Einschalten des ersten Schalters 10, um diesen in dem eingeschalteten Zustand zu halten, wie in Fig. 11c gezeigt. Somit wird der er ste Schalter 10 durch den in die dritte Betriebsart versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie im Fall des aus dem Stand der Technik bekannten Verfahrens, so daß der Analog-Digital-Wandler eine Analog-Digital-Umwandlung für die Eingangsspannung Vin durchführt.

Wie vorstehend beschrieben, kann das Steuerverfahren für Analog-Digital-Wandler gemäß dem siebten Ausfüh rungsbeispiel Information, die angibt, ob der Zeitsteu er-Generator den ersten Schalter 10 in Übereinstimmung mit der ersten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem ersten Aus führungsbeispiel ist, der zweiten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem zweiten Ausführungsbeispiel ist, oder der dritten Betriebsart, die gleich der Betriebsart gemäß dem bekannten Verfahren ist, steuert, in sowohl dem er sten als auch dem zweiten Betriebsart-Einstellregister 20 und 21 unter Verwendung eines Software-Programms festlegen. Somit bietet das siebte Ausführungsbeispiel einen Vorteil dahingehend, daß ein Analog-Digital- Wandler bereitgestellt wird, der den Bedürfnissen der Anwender entspricht.

Achtes Ausführungsbeispiel

Der Zeitsteuer-Generator gemäß dem siebten Ausführungs beispiel ist derart ausgebildet, daß er zwischen den beschriebenen drei Betriebsarten, d. h. der ersten Be triebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem ersten Ausführungsbeispiel ist, der zweiten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem zweiten Aus führungsbeispiel ist, und der dritten Betriebsart, die gleich der bekannten Betriebsart ist, um- bzw. hin und her schaltet, um den ersten Schalter 10 zu steuern. Demgegenüber steuert ein Steuerverfahren für Analog- Digital-Wandler gemäß dem achten Ausführungsbeispiel der Erfindung den ersten Schaltar 10 in Übereinstimmung mit einer Betriebsart, die aus vier Betriebsarten aus gewählt wird, d. h. einer ersten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem ersten Ausführungsbeispiel ist, einer zweiten Be triebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem zweiten Ausführungsbeispiel ist, einer dritten Betriebsart, die gleich der ledig lich einen Betriebsart des Verfahrens gemäß dem dritten Ausführungsbeispiel ist, und einer vierten Betriebsart, die gleich der aus dem Stand der Technik bekannten Be triebsart ist.

Nachstehend wird auf Fig. 12 Bezug genommen, in der ein Blockdiagramm dargestellt ist, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem das Steuerver fahren für Analog-Digital-Wandler gemäß dem achten Aus führungsbeispiel anwendbar ist.

In Fig. 12 bezeichnet das Bezugszeichen 22 ein drittes Betriebsart-Einstellregister, in welches Information zum Auswählen einer Betriebsart, die die Arbeitsweise des ersten Schalters 10 definiert, unter Verwendung ei nes Software-Programms geschrieben wird, wie dies eben falls für das erste und das zweite Betriebsart-Ein stellregister 20 und 21 geschieht. Das dritte Betriebs art-Einstellregister 22 kann ein drittes Schaltsignal bereitstellen mit einem Wert, der der in diesem festge legten Information entspricht. Das dritte Schaltsignal wird, zusammen mit dem ersten und dem zweiten Schaltsi gnal aus dem ersten und dem zweiten Register 20 und 21, in den Zeitsteuer-Generator 13 geleitet. Der Zeitsteu er-Generator 13 kann einen Zeitsteuerimpuls in Übereinstimmung mit den ersten bis dritten Schaltsignalen aus den ersten bis dritten Betriebsart-Einstellregistern 20 bis 22 erzeugen und diesen Zeitsteuerimpuls dem ersten Schalter 10 zuführen. Der weitere Aufbau des Analog- Digital-Wandlers ist gleich dem des in Fig. 3 gezeigten Analog-Digital-Wandlers, so daß daher nachstehend die Beschreibung des weiteren Aufbaus des in Fig. 12 ge zeigten Analog-Digital-Wandlers weggelassen wird.

In Übereinstimmung mit dem Steuerverfahren für Analog- Digital-Wandler gemäß dem achten Ausführungsbeispiel erzeugt der Zeitsteuer-Generator 13 Zeitsteuerimpulse in Übereinstimmung mit den ersten bis dritten Schaltsi gnalen aus den ersten bis dritten Betriebsart-Einstell registern 20 bis 22. In der ersten Betriebsart erzeugt der Zeitsteuer-Generator 13 jedesmal dann, wenn die Re ferenzspannung Vref beginnt, sich auf einen neuen Wert zu ändern, einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, bevor der Übergang der Referenz spannung Vref beginnt, um den ersten Schalter 10 in dem ausgeschalteten Zustand zu halten, bis die Referenz spannung Vref stabil wird, und erzeugt dann einen wei teren Zeitsteuerimpuls zum Einschalten des ersten Schalters 10, wenn die Referenzspannung Vref bei dem neuen Wert stabilisiert ist. In der zweiten Betriebsart erzeugt der Zeitsteuer-Generator 13 nur dann, wenn der Änderungsbetrag der Referenzspannung Vref größer als ein oder gleich einem vorbestimmten Wert ist, einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, bevor der Übergang der Referenzspannung Vref be ginnt, um den ersten Schalter 10 in dem ausgeschalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, und erzeugt dann einen weiteren Zeitsteuerimpuls zum Einschalten des ersten Schalters 10, wenn die Refe renzspannung Vref bei dem neuen Wert stabilisiert ist. In der dritten Betriebsart führt der Zeitsteuer-Gene rator 13 den nachfolgenden Ein- und Ausschaltvorgang nur eine vorbestimmte Anzahl von Malen aus, die in dem Register 19 voreingestellt ist. Während des sequentiel len Arbeitsvorgangs erzeugt der Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, bevor die Referenzspannung Vref beginnt, auf einen neuen Wert überzugehen, um den ersten Schal ter 10 in dem ausgeschalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, und erzeugt dann einen weiteren Zeitsteuerimpuls, um den ersten Schalter 10 einzuschalten, wenn die Referenzspannung Vref bei dem neuen Wert stabilisiert ist. In der vierten Be triebsart erzeugt, nachdem der Kondensator 8 mit der Eingangsspannung Vin geladen wurde, der Zeitsteuer-Ge nerator 13 einen Zeitsteuerimpuls zum Ausschalten des zweiten und des dritten Schalters 11 und 12, und er zeugt dann einen weiteren Zeitsteuerimpuls zum Ein schalten des ersten Schalters 10, um diesen in dem ein geschalteten Zustand zu halten.

Nachstehend wird auf Fig. 13a bis 13d Bezug genommen, in welchen Zeitverlaufsdiagramme dargestellt sind zum Erklären der Arbeitsweise des in Fig. 12 gezeigten Ana log-Digital-Wandlers, welcher das Steuerverfahren für Analog-Digital-Wandler gemäß dem achten Ausführungsbei spiel implementieren kann. Fig. 13a zeigt Zeitsteuerim pulse, die durch den in die erste Betriebsart versetz ten Zeitsteuer-Generator 13 erzeugt werden, und die er sten bis dritten Schaltsignale aus den ersten bis drit ten Betriebsart-Einstellregistern 20 bis 22, welche den Zeitsteuer-Generator 13 in die erste Betriebsart ver setzen. Fig. 13b zeigt Zeitsteuerimpulse, die durch den in die zweite Betriebsart versetzten Zeitsteuer-Genera tor 13 erzeugt werden, und die ersten bis dritten Schaltsignale aus den ersten bis dritten Betriebsart- Einstellregistern 20 bis 22, welche den Zeitsteuer-Ge nerator 13 in die zweite Betriebsart versetzen. Fig. 13c zeigt Zeitsteuerimpulse, die durch den in die drit te Betriebsart versetzten Zeitsteuer-Generator 13 er zeugt werden, die ersten bis dritten Schaltsignale aus den ersten bis dritten Betriebsart-Einstellregistern 20 bis 22, welche den Zeitsteuer-Generator 13 in die drit te Betriebsart versetzen, und die in dem Register 19 gespeicherte Einstellung. Fig. 13d zeigt Zeitsteuerim pulse, die durch den in die vierte Betriebsart versetz ten Zeitsteuer-Generator 13 erzeugt werden, und das er ste Schaltsignal aus dem ersten Betriebsart-Einstellre gister 20 bis 22, welches den Zeitsteuer-Generator 13 in die vierte Betriebsart versetzt.

Vor dem Beginnen eines Analog-Digital-Umwandlungsvor gangs wird dann, wenn die erste Betriebsart ausgewählt wird, die Binärzahl 1 in sämtliche der ersten bis drit ten Betriebsart-Einstellregister 20 bis 22 geschrieben. Wenn die zweite Betriebsart ausgewählt wird, wird die Binärzahl 1 in das erste und das dritte Betriebsart- Einstellregister 20 und 22 und die Binärzahl 0 in das zweite Betriebsart-Einstellregister 21 geschrieben. Wenn die dritte Betriebsart ausgewählt wird, wird die Binärzahl 1 in das erste und das zweite Betriebsart- Einstellregister 20 und 21 und die Binärzahl 0 in das dritte Betriebsart-Einstellregister 22 geschrieben. Darüber hinaus wird eine vorbestimmte Anzahl von Malen (beispielsweise die Binärzahl "02" gemäß Fig. 13c), mit der der erste Schalter 10 sequentiell aus- und einge schaltet wird, nachdem eine anfängliche Einstellung der Referenzspannung Vref mit der Eingangsspannung Vin ver glichen wurde, in das Register 19 geschrieben. Wenn die vierte Betriebsart ausgewählt wird, wird die Binärzahl 0 in das erste Betriebsart-Einstellregister 20 ge schrieben.

Wenn die Binärzahl 1 unter Verwendung eines Software- Programms in sämtliche der ersten bis dritten Betriebs art-Einstellregister 20 bis 22 geschrieben wird, wech seln sämtliche der ersten bis dritten Schaltsignale, die an den Zeitsteuer-Generator 13 ausgegeben werden, auf logische Hochpegel-Zustände. Wenn der Zeitsteuer- Generator 13 die derartigen ersten bis dritten Schalt signale empfängt, wird er in die erste Betriebsart ver setzt. Infolgedessen erzeugt jedesmal dann, wenn die Referenzspannung Vref beginnt, sich auf einen neuen Wert zu ändern, der in die erste Betriebsart versetzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Aus schalten des ersten Schalters 10, bevor der Übergang der Referenzspannung Vref beginnt, um den ersten Schal ter 10 in dem ausgeschalteten Zustand zu halten, bis die Referenzspannung Vref stabil wird, wie in Fig. 13a gezeigt. Somit wird der erste Schalter 10 durch den in die erste Betriebsart versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet ge nau wie in dem Fall der ersten Ausführungsbeispiels, so daß der Analog-Digital-Wandler eine Analog-Digital- Umwandlung für die Eingangsspannung Vin durchführt.

Wenn unter Verwendung des Software-Programms die Binär zahl 1 in das erste und das dritte Betriebsart- Einstellregister 20 und 22 und die Binärzahl 0 in das zweite Betriebsart-Einstellregister 21 geschrieben wird, wechseln das erste und das dritte Schaltsignal, die an den Zeitsteuer-Generator 13 ausgegeben werden, auf logische Hochpegel-Zustände, und wechselt das zwei te an den Zeitsteuer-Generator 13 ausgegebene Schaltsi gnal auf einen logischen Niedrigpegel-Zustand. Wenn der Zeitsteuer-Generator 13 die derartigen ersten bis drit ten Schaltsignale empfängt, wird er in die zweite Be triebsart versetzt. Infolgedessen erzeugt dann, wenn die Referenzspannung Vref beginnt, sich auf einen neuen Wert zu ändern, der in die zweite Betriebsart versetzte Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Aus schalten des ersten Schalters 10, wenn der Änderungsbe trag der Referenzspannung Vref größer als ein oder gleich einem vorbestimmten Wert ist, wie in Fig. 13b gezeigt. Somit wird der erste Schalter 10 durch den in die zweite Betriebsart versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet ge nau wie in dem Fall des zweiten Ausführungsbeispiels, so daß der Analog-Digital-Wandler eine Analog-Digital- Umwandlung für die Eingangsspannung Vin durchführt.

Wenn unter Verwendung des Software-Programms die Binär zahl 1 in das erste und das zweite Betriebsart-Ein stellregister 20 und 21 und die Binärzahl 0 in das dritte Betriebsart-Einstellregister 22 geschrieben wird, wechseln das erste und das zweite Schaltsignal, die an den Zeitsteuer-Generator 13 ausgegeben werden, auf logische Hochpegel-Zustände, und wechselt das drit te an den Zeitsteuer-Generator 13 ausgegebene Schaltsignal auf einen logischen Niedrigpegel-Zustand. Wenn der Zeitsteuer-Generator 13 die derartigen ersten bis drit ten Schaltsignale empfängt, wird er in die dritte Be triebsart versetzt. Infolgedessen erzeugt der in die dritte Betriebsart versetzte Zeitsteuer-Generator 13 nur die vorbestimmte Anzahl von Malen (d. h. gemäß vor stehendem Beispiel nur zweimal) einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, bevor die Re ferenzspannung Vref auf einen neuen Wert übergeht, wie in Fig. 13c gezeigt. Somit wird der erste Schalter 10 durch den in die dritte Betriebsart versetzten Zeit steuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet genau wie in dem Fall des dritten Ausfüh rungsbeispiels, so daß der Analog-Digital-Wandler eine Analog-Digital-Umwandlung für die Eingangsspannung Vin durchführt.

Demgegenüber wechselt dann, wenn unter Verwendung des Software-Programms die Binärzahl 0 in das erste Be triebsart-Einstellregister 20 geschrieben wird, das er ste an den Zeitsteuer-Generator 13 ausgegebene Schalt signal auf einen logischen Niedrigpegel-Zustand, und zwar auch dann, wenn entweder eine 0 oder eine 1 in das zweite und das dritte Betriebsart-Einstellregister 21 und 22 geschrieben werden. Wenn der Zeitsteuer-Genera tor 13 das erste Schaltsignal mit einem logischen Nied rigpegel-Zustand empfängt, wird er in die vierte Be triebsart versetzt. Nachdem der erste und der dritte Schalter 11 und 12 sequentiell ausgeschaltet wurden, erzeugt der in die vierte Betriebsart versetzte Zeit steuer-Generator 13 einen Zeitsteuerimpuls zum Ein schalten des ersten Schalters 10, um diesen in dem ein geschalteten Zustand zu halten, wie in Fig. 13d gezeigt. Somit wird der erste Schalter 10 durch den in die vierte Betriebsart versetzten Zeitsteuer-Generator 13 gesteuert. D. h., der erste Schalter 10 arbeitet ge nau wie in dem Fall bekannten Verfahrens, so daß der Analog-Digital-Wandler eine Analog-Digital-Umwandlung für die Eingangsspannung Vin durchführt.

Wie vorstehend erwähnt, kann das Steuerverfahren für Analog-Digital-Wandler gemäß dem achten Ausführungsbei spiel Information, die angibt, ob der Zeitsteuer-Ge nerator 13 den ersten Schalter 10 in Übereinstimmung mit der ersten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem ersten Aus führungsbeispiel ist, der zweiten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem zweiten Ausführungsbeispiel ist, der dritten Betriebsart, die gleich der lediglich einen Betriebsart des Verfahrens gemäß dem dritten Ausführungsbeispiel ist, oder der vierten Betriebsart, die gleich der le diglich einen Betriebsart des bekannten Verfahrens ist, in dem ersten bis dritten Betriebsart-Einstellregister 20 bis 22 unter Verwendung eines Software-Programms festlegen. Infolgedessen bietet das achte Ausführungs beispiel einen Vorteil dahingehend, daß ein Analog-Di gital-Wandler bereitgestellt wird, der den Anforderun gen der Anwender entspricht.

Neuntes Ausführungsbeispiel

Bei dem Steuerverfahren gemäß einem der vorstehenden Ausführungsbeispiele kann der Zeitsteuer-Generator 13 derart gesteuert werden, daß der erste Schalter 10 in seinem ausgeschalteten Zustand gehalten wird, bis die Referenzspannung Vref stabil wird. Darüber hinaus kann der Ausschalt- und Halte-Steuervorgang für den ersten Schalter 10 sequentiell für jeden der ersten aufeinan derfolgenden Übergänge der Referenzspannung Vref ausge führt werden. Demgegenüber ist ein Steuerverfahren für Analog-Digital-Wandler gemäß einem neunten Ausführungs beispiel der Erfindung derart ausgebildet, daß der vor stehende Steuervorgang nur für zumindest einen Übergang der Referenzspannung Vref durchgeführt wird.

Nachstehend wird auf Fig. 14 Bezug genommen, in der ein Blockdiagramm dargestellt ist, welches den Aufbau eines Analog-Digital-Wandlers zeigt, bei dem das Steuerver fahren für Analog-Digital-Wandler gemäß dem neunten Ausführungsbeispiel anwendbar ist. In Fig. 14 bezeich net das Bezugszeichen 23 ein Steuerregister, in welches unter Verwendung eines Software-Programms Information zum Ermitteln, oder der Zeitsteuer-Generator 13 den er sten Schalter 10 während jedes Übergangs der Referenz spannung Vref in seinem ausgeschalteten Zustand hält oder nicht, geschrieben wird. Der Zeitsteuer-Generator 13 kann in Übereinstimmung mit den Inhalten des Steuer registers 23 sequentiell Zeitsteuerimpulse erzeugen und die Zeitsteuerimpulse an den ersten Schalter 10 ausge ben. Der weitere Aufbau des Analog-Digital-Wandlers ist gleich dem Analog-Digital-Wandlers gemäß dem in Fig. 18 gezeigten ersten Ausführungsbeispiel, so daß daher nachstehend die Beschreibung des weiteren Aufbaus des in Fig. 14 gezeigten Analog-Digital-Wandlers weggelas sen wird.

Nachstehend wird auf Fig. 15 Bezug genommen, in der ein Zeitverlaufsdiagramm zum Erklären der Arbeitsweise des Analog-Digital-Wandlers gezeigt ist, welcher das Steu erverfahren für Analog-Digital-Wandler gemäß dem neun ten Ausführungsbeispiel implementieren kann. Darüber hinaus zeigt Fig. 16 ein Beispiel der in dem Steuerre gister 23 abgelegten Einstellung. Vor dem Beginnen ei ner Analog-Digital-Umwandlung wird Information zum Be stimmen, ob der Zeitsteuer-Generator 13 den ersten Schalter 10 während jedes Übergangs der Referenzspan nung Vref in seinem ausgeschalteten Zustand hält, unter Verwendung eines Software-Programms in das Steuerregi ster 23 geschrieben. In dem gezeigten Beispiel wird ein Binärdatum "101000 . . ." in das Steuerregister 23 ge schrieben, so daß der erste Schalter 10 während des er sten und des dritten Übergangs der Referenzspannung Vref in dem ausgeschalteten Zustand gehalten wird, wie in Fig. 16 gezeigt. Die Vorbelegung des Steuerregisters 23 macht es infolgedessen möglich, den ersten Schalter während jedem gegebenen Übergang der Referenzspannung Vref in dem ausgeschalteten Zustand zu halten.

Während der Analog-Digital-Umwandlungsvorgang gemäß diesen Ausführungsbeispiel gleich dem eines beliebigen der vorstehend beschriebenen Ausführungsbeispiele ist, unterscheidet sich der Ausschalt- und Halte-Vorgang des ersten Schalters 10 von demjenigen der vorstehend be schriebenen Ausführungsbeispiele. Jedesmal dann, wenn der Zeitsteuer-Generator 13 durch Zuführen eines Zeit steuerimpulses zum Triggern des Registers 2 für sukzes sive Approximation dahingehend, daß dieses ein neues, in ihm gespeichertes digitales Datum an die Schalter gruppe 6 ausgibt, bewirkt, daß sich die Referenzspannung Vref auf einen neuen Wert ändert, fragt der Zeit steuer-Generator 13 das Steuerregister 23 ab, um zu Er mitteln, ob ein Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10 ausgegeben werden soll, um diesen während des Übergangs der Referenzspannung Vref in dem ausgeschalteten Zustand zu halten. In dem vorstehenden Beispiel erzeugt und liefert, weil die in dem Steuerre gister 23 gespeicherten Binärdaten - wie in Fig. 16 ge zeigt - gleich 1010 . . . sind, der Zeitsteuer-Generator 13 Zeitsteuerimpulse zum Halten des ersten Schalters 10 in seinem ausgeschalteten Zustand während des ersten Übergangs der Referenzspannung Vref. Ferner erzeugt und liefert der Zeitsteuer-Generator 13 einen Zeitsteuerim puls zum Halten des ersten Schalters 10 in seinem aus geschalteten Zustand während des dritten Übergangs der Referenzspannung Vref.

Infolgedessen wird der durch den durch den Zeitsteuer- Generator 13 zugeführten Zeitsteuerimpuls gesteuerte erste Schalter 10 während dem ersten und dem dritten Übergang der Referenzspannung Vref in dem ausgeschalte ten Zustand gehalten, bis die Referenzspannung Vref stabil wird. Andererseits liefert der Zeitsteuer-Gene rator 13 während irgendeines anderen Übergangs als dem ersten und dem dritten Übergang der Referenzspannung Vref keinen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, um diesen in dem ausgeschalteten Zustand zu halten. Schließlich liefert das Register 2 für suk zessive Approximation des Analog-Digital-Wandlers ein Analog-Digital-Umwandlungsergebnis, welches durch ana log-digital erfolgendes Umwandeln der Eingangsspannung Vin kurz bevor der zweite Schalter 11 in den ausge schalteten Zustand schaltet erhalten wird.

Wie vorstehend beschrieben, wird es durch das Steuer verfahren für Analog-Digital-Wandler gemäß dem neunten Ausführungsbeispiel möglich, den ersten Schalter 10 während jedem Übergang der Referenzspannung Vref in entweder dem ausgeschalteten oder dem eingeschalteten Zustand zu halten. Daher bietet, weil das Verfahren ge mäß diesem Ausführungsbeispiel den ersten Schalter 10 während einer Zeitdauer, während der die instabile Re ferenzspannung Vref, die sich auf einen neuen Wert än dert, einen nachteiligen Einfluß auf die Genauigkeit der Umwandlung ausüben kann, in dem ausgeschalteten Zu stand halten kann, das Ausführungsbeispiel einen Vor teil dahingehend, daß der Analog-Digital-Wandler be schleunigbar und die Genauigkeit der Umwandlung verbes serbar ist.

Zehntes Ausführungsbeispiel

Das Steuerverfahren für Analog-Digital-Wandler ist so wohl auf einen kapazitiv gekoppelten Analog-Digital- Wandler als auch auf einen sukzessiv approximierenden Analog-Digital-Wandler mit einer Abtast- und Haltefunk tion anwendbar. Wie vorstehend erklärt, ist Fig. 19 ein Blockdiagramm, welches den Aufbau eines Beispiels eines 8-bittigen, kapazitiv gekoppelten Analog-Digital-Wand lers zeigt, bei dem das Steuerverfahren für Analog-Di gital-Wandler gemäß der vorliegenden Erfindung anwend bar ist. In der Figur sind Komponenten, die dem sukzes siv approximierenden Analog-Digital-Wandler mit einer Abtast- und Haltefunktion gemäß Fig. 18 gemeinsam sind, mit denselben Bezugszeichen bezeichnet, so daß daher nachstehend die Beschreibung dieser Komponenten weggelassen wird. In Fig. 19 bezeichnet das Bezugszeichen 14 einen Kondensator, dessen eines Ende mit dem Eingang des Inverters 9 verbunden ist. Nachstehend wird der Kondensator 14 als zweiter Kondensator bezeichnet, um zwischen dem Kondensator 14 und dem Kondensator 8, bei dem ein Ende auf vergleichbare Art und Weise mit dem Eingang des Inverters 9 verbunden ist und der als er ster Kondensator 8 bezeichnet wird, zu unterscheiden. Darüber hinaus bezeichnet das Bezugszeichen 15 einen Basisanschluß, dem ein Basispotential wie beispielswei se ein analoges Basispotential AVSS aus der den Analog- Digital-Wandler enthaltenden integrierten Schaltung zu geführt wird, und bezeichnet 16 eine als Digital-Ana log-Wandler dienende Schaltergruppe, die aus einer Vielzahl von Schaltern besteht und die sich von der in Fig. 18 gezeigten Schaltergruppe dadurch unterscheidet, daß die Schaltergruppe 16 eine Referenzspannung Vref bereitstellen kann, welche separat verglichen werden muß zum Erhalten der fünf höherwertigen Bit eines Um wandlungsergebnisses sowie einer weiteren Referenzspan nung Vref, welche verglichen werden muß, um die drei niedrigerwertigen Bit des Umwandlungsergebnisses sepa rat zu ermitteln.

Darüber hinaus bezeichnet das Bezugszeichen 17 einen vierten Schalter, der eingeschaltet werden kann, um die Referenzspannung Vref, welche zum Ermitteln der drei niedrigerwertigen Bit zu vergleichen ist, an das ande ren Ende des zweiten Kondensators 14 anzulegen, und be zeichnet 18 einen fünften Schalter, der eingeschaltet werden kann, um das an den Basisanschluß 15 angelegte analoge Basispotential AVSS an das andere Ende des zweiten Kondensators 14 anzulegen. Für jeden der vierten und fünften Schalter 17 und 18 kann ein Halbleiter schalter wie beispielsweise ein analoger Feldeffekt- Transistor-Schalter verwendet werden, wie er auch für die ersten bis dritten Schalter 10 bis 12, die in Ant wort auf einen durch den Zeitsteuer-Generator 13 er zeugten Zeitsteuerimpuls ein- oder ausgeschaltet werden können, verwendet wird.

Wie vorstehend beschrieben, unterscheidet sich der Auf bau des kapazitiv gekoppelten Analog-Digital-Wandlers von dem des sukzessiv approximierenden Analog-Digital- Wandlers, der eine Abtast- und Haltefunktion gemäß Fig. 18 aufweist, dadurch, daß der erste Schalter 10 dazu dient, die Zufuhr der Referenzspannung Vref, die in ei nem Vergleich, der durchgeführt wird, um die höherwer tigen Bit des Umwandlungsergebnisses zu erhalten, ver wendet wird, zu steuern, daß der vierte Schalter 17 da zu dient, die Zufuhr der Referenzspannung Vref zur Ver wendung in einem zum Ermitteln der niedrigerwertigen Bit des Umwandlungsergebnisses durchgeführten Vergleich zu steuern, und daß der Eingang des Inverters 9 dann, wenn der fünfte Schalter 18 eingeschaltet ist, über den zweiten Kondensator 14 mit dem analogen Basispotential AVSS gekoppelt ist.

Nachstehend wird auf Fig. 17 Bezug genommen, in der ein Zeitverlaufsdiagramm zum Erklären der Arbeitsweise des in Fig. 19 gezeigten kapazitiv gekoppelten Analog-Digi tal-Wandlers, welcher das Steuerverfahren für Analog- Digital-Wandler gemäß dem zehnten Ausführungsbeispiel implementieren kann, gezeigt ist.

Nachstehend wird die Arbeitsweise des kapazitiv gekop pelten Analog-Digital-Wandlers beschrieben unter bei spielhaftem Heranziehen eines Analog-Digital-Wandlers, der die Eingangsspannung Vin durch getrenntes Durchfüh ren von Analog-Digital-Umwandlungen für die fünf höher wertigen Bit und die drei niedrigerwertigen Bit eines Umwandlungsergebnisses in ein digitales 8 Bit-Datum analog-digital umwandeln kann. Das Register 2 für suk zessive Approximation ist somit zum Speichern von 8 In formationsbit ausgebildet. Ferner besteht der Stufenwi derstand 3 aus 256 Widerstandselementen, die seriell miteinander verbunden sind und identische Widerstands werte aufweisen, und besteht die Schaltergruppe 16 aus 255 Schaltern, deren jeder mit einem entsprechenden An schlußpunkt zwischen zwei nebeneinanderliegenden Wider standselementen des Stufenwiderstands 3 verbunden ist.

Obwohl der zweite, der dritte und der fünfte Schalter 11, 12 und 18 derart ausgebildet sind, daß sie nur dann sequentiell arbeiten, wenn der erste Kondensator 8 und der zweite Kondensator 14 geladen werden, sind der er ste und der vierte Schalter 10 und 17 derart ausgebil det, daß sie unabhängig von dem ersten, dem dritten und dem fünften Schalter 11, 12 und 18 arbeiten, nachdem der erste und der zweite Kondensator 8 und 14 geladen worden sind. Im einzelnen werden dann, wenn die Ein gangsspannung Vin in ein digitales Datum umgewandelt wird, zunächst der erste und der vierte Schalter 10 und 17 ausgeschaltet. Sodann werden durch sequentielles Einschalten des dritten und des zweiten Schalters 12 und 11 der Eingang und der Ausgang des Inverters 9 kurzgeschlossen, und wird der erste Kondensator 8 auf die Differenz zwischen der Eingangsspannung Vin und der durch die Eingangs/Ausgangs-Kennlinie des Inverters 9 definierte Spannung V₀ aufgeladen. Ferner wird durch Einschalten des fünften Schalters 18 der zweite Konden sator 14 auf die Differenz zwischen dem analogen Basis potential AVSS und der Spannung V₀ aufgeladen. Nachdem der erste und der zweite Kondensator 8 und 14 aufgela den sind, werden der erste und der fünfte Schalter 11 und 18 ausgeschaltet; sodann wird auch der dritte Schalter 12 ausgeschaltet.

Danach werden der erste und der vierte Schalter 10 und 17 eingeschaltet. Sodann wird eine Analog-Digital-Um wandlung begonnen, um die höherwertigen Bit eines Um wandlungsergebnisses zu ermitteln. Wenn Vergleiche zum Ermitteln der höherwertigen Bit begonnen werden, wird die durch die Schaltergruppe 16 bereitgestellte Refe renzspannung Vref über den ersten Schalter 10, der in dem eingeschalteten Zustand verbleibt, an den ersten Kondensator 8 angelegt. Ferner führt die Schaltergruppe 16 dem vierten Schalter 17, der in dem eingeschalteten Zustand verbleibt, während der zum Ermitteln der höher wertigen Bit auszuführenden Vergleiche eine konstante Spannung von 0 V zu. Der Inverter 9 vergleicht die Re ferenzspannung Vref mit der Summe der Ladespannungen parallel zu dem ersten und dem zweiten Kondensator 8 und 14 und gibt dann seinen Ausgang mit einem Wert, der von dem Vergleichsergebnis abhängt, an die Steuerschal tung 1 aus. Die Steuerschaltung 1 ändert das an das Re gister 2 für sukzessive Approximation auszugebende di gitale Datum in Übereinstimmung mit dem Wert des Aus gangs des Inverters 9. Sodann wird das neue digitale Datum in dem Register 2 für sukzessive Approximation gespeichert. Zu diesem Zeitpunkt erzeugt der Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Ausschalten des ersten Schalters 10, und erzeugt ferner einen Zeit steuerimpuls zum Triggern des Registers 2 für sukzessi ve Approximation zum Ausgeben des in ihm gespeicherten digitalen Datums an die Schaltergruppe 6.

Die Referenzspannung Vref, die an den ersten Schalter 10 über die Schaltergruppe 16 auszugeben ist, wird auf diese Art und Weise in Übereinstimmung mit dem neuen digitalen Datum aus dem Register 2 für sukzessive Approximation aktualisiert. Zu dieser Zeit haben der erste und der vierte Schalter 10 und 17 bereits aus dem eingeschalteten Zustand in den ausgeschalteten Zustand umgeschaltet, während der erste, der fünfte und der dritte Schalter 11, 18 und 12 in dem ausgeschalteten Zustand gehalten werden. Daher kann die - durch die Ak tualisierung ausgelöst - im Übergang befindliche, nicht stabile Referenzspannung Vref nicht an den ersten Kon densator 8 angelegt werden, und kann - obwohl die kon stante Spannung von 0 V durch die Aktualisierung beein flußt wird - nicht an den zweiten Kondensator 14 ange legt werden. Wenn die durch die Schaltergruppe 16 be reitgestellte Referenzspannung Vref stabil wird, er zeugt der Zeitsteuer-Generator 13 einen Zeitsteuerim puls zum Einschalten des ersten und des dritten Schal ters 10 und 17.

Wenn der erste Schalter 10 auf seinen eingeschalteten Zustand umschaltet, wird die stabile Referenzspannung Vref über den ersten Schalter 10 dem ersten Kondensator 8 zugeführt. Darüber hinaus wird mit dem Schließen des vierten Schalters 17 die konstante Spannung von 0 V an den zweiten Kondensator 14 angelegt. Zu dieser Zeit vergleicht, weil der erste und der zweite Kondensator 8 und 14 jeweils auf der Eingangsspannung Vin und der Ba sisspannung AVSS, mit der der erste und der zweite Kon densator 8 und 14 zu Beginn der Analog-Digital-Umwand lung geladen wurden, gehalten werden, der Inverter 9 die Summe der Ladespannungen parallel zu dem ersten und dem zweiten Kondensator 8 und 14 mit der neuen Refe renzspannung Vref, um ein Ausgangssignal auszugeben, welches einen Wert aufweist, der von dem Vergleichser gebnis gegenüber der Steuerschaltung 1 abhängt. Danach wird auf ähnliche Art und Weise ein weiterer Analog- Digital-Umwandlungsvorgang durchgeführt, um den Rest der fünf höherwertigen Bit zu ermitteln.

Wenn die Analog-Digital-Umwandlung für die fünf höher wertigen Bit abgeschlossen ist, geht der Analog-Digi tal-Wandler zu Vergleichen für die drei niedrigerwerti gen Bit über. Nachdem die Vergleiche für die niedriger wertigen Bit begonnen wurden, wird eine endgültige Spannung mit einem Wert, der dem Wert eines Analog-Di gital-Umwandlungs-Zwischenergebnisses entspricht, des sen fünf höherwertige Bit durch die vorstehenden Ver gleiche ermittelt wurden (sämtliche drei niedrigerwer tigen Bit sind auf 0 gesetzt), über den ersten Schalter 10, der in dem eingeschalteten Zustand verbleibt, an den ersten Kondensator 8 angelegt. Die für Vergleiche mit den niedrigerwertigen Bit verwendete Referenzspan nung Vrefs wird über den vierten Schalter 17, der in dem ausgeschalteten Zustand verbleibt, an den zweiten Kondensator 14 angelegt. Der Anfangswert der Referenz spannung Vrefs ist gleich der Differenz zwischen der Eingangsspannung Vin und der Endspannung. Während der Vergleiche für die niedrigerwertigen Bit wird die Endspannung mit einem Wert, der dem Wert des Analog-Digi tal-Umwandlungs-Zwischenergebnisses entspricht, über den ersten Schalter 10, der in dem eingeschalteten Zu stand verbleibt, konstant an den ersten Kondensator 8 angelegt. Der Inverter 9 vergleicht die Summe aus der Endspannung und der Referenzspannung Vrefs mit der Sum me der Ladespannungen parallel zu dem ersten und zwei ten Kondensator 8 und 14. Dann gibt der Inverter 9 sei nen Ausgang mit einem Wert, der von dem Ergebnis des Vergleichs abhängt, an die Steuerschaltung 1 aus. Die Steuerschaltung 1 ändert das an das nachfolgende Regi ster 2 für sukzessive Approximation auszugebende digi tale Datum in Übereinstimmung mit dem Wert des Ausgangs des Inverters 9. Dann wird das neue digitale Datum in dem Register 2 für sukzessive Approximation gespei chert. Danach erzeugt der Zeitsteuer-Generator 13 einen Zeitsteuerimpuls zum Ausschalten des vierten Schalters 17 und erzeugt ferner einen Zeitsteuerimpuls zum Trig gern des Registers 2 für sukzessive Approximation, um das in diesem gespeicherte digitale Datum an die Schal tergruppe 16 auszugeben.

Die für eine Analog-Digital-Umwandlung der unteren Bit verwendete Referenzspannung Vrefs, die durch die Schal tergruppe 16 bereitzustellen ist, wird auf diese Art und Weise in Übereinstimmung mit dem neuen digitalen Datum aus dem Register 2 für sukzessive Approximation aktualisiert. Zu dieser Zeit haben, während der fünfte, der zweite und der dritte Schalter 18, 11 und 12 in dem ausgeschalteten Zustand gehalten werden, der erste und der vierte Schalter 10 und 17 bereits aus dem einge schalteten Zustand in den ausgeschalteten Zustand ge schaltet. Daher kann die im Übergang befindliche, nicht stabile Referenzspannung Vrefs, die durch die Aktuali sierung bewirkt wird, nicht an den zweiten Kondensator 14 angelegt werden. Ferner kann sie auch dann, wenn die Endspannung durch die Aktualisierung beeinflußt wird, nicht an den ersten Kondensator 8 angelegt werden.

Wenn für die Vergleiche mit den niedrigerwertigen Bit verwendete die Referenzspannung Vrefs, die durch die Schaltergruppe 16 bereitgestellt wird, stabil wird, er zeugt der Zeitsteuer-Generator 13 einen Zeitsteuerim puls zum Einschalten des ersten und des vierten Schal ters 10 und 17. Wenn der vierte Schalter 17 in seinen eingeschalteten Zustand schaltet, wird die stabile Re ferenzspannung Vrefs über den vierten Schalter 17 an den zweiten Kondensator 14 angelegt. Ferner wird mit dem Schließen des ersten Schalters 10 die Endspannung an den ersten Kondensator 8 angelegt. Zu dieser Zeit vergleicht, weil der erste und der zweite Kondensator 8 und 14 auf der Eingangsspannung Vin bzw. der Basisspan nung AVSS, mit welchen der erste und der zweite Konden sator 8 zu Beginn der Analog-Digital-Umwandlung geladen worden sind, gehalten werden, der Inverter 9 die Summe der Ladespannungen parallel zu dem ersten und dem zwei ten Kondensator 8 mit der Summe der für die niedriger wertigen Bit verwendeten Referenzspannungen Vrefs und der Endspannung, um einen Ausgang mit einem Wert, der von dem Vergleichsergebnis abhängt, für die Steuer schaltung 1 bereitzustellen. Danach wird auf ähnliche Art und Weise ein weiterer Analog-Digital-Umwandlungs vorgang durchgeführt, um den Rest der drei niedriger wertigeren Bit zu erhalten.

Wie vorstehend erklärt, kann das Steuerverfahren für Analog-Digital-Umwandlungen gemäß dem zehnten Ausfüh rungsbeispiel den ersten und den vierten Schalter 10 und 17 unabhängig von den anderen Schaltern steuern, nachdem der erste und der zweite Kondensator 8 und 14 geladen worden sind, so daß der erste und der vierte Schalter 10 und 17 über eine Zeitdauer, während der die Genauigkeit der Umwandlung auf die - ausgelöst durch die Kontaktanschluß-Änderung des Stufenwiderstands 3 - im Übergang befindliche, nicht stabile Referenzspannung Vrefs empfindlich reagiert, in dem ausgeschalteten Zu stand gehalten werden. Daher kann die im Übergang be findliche, nicht stabile Referenzspannung Vref, welche für die Umwandlung der höherwertigen Bit verwendet wird, sowie die im Übergang befindliche, nicht stabile Referenzspannung Vrefs, welche für die Umwandlung der niedrigerwertigen Bit verwendet wird, nicht an den er sten bzw. zweiten Kondensator 8 bzw. 14 angelegt wer den. Der kapazitiv gekoppelte Analog-Digital-Wandler gemäß diesem Ausführungsbeispiel ist daher immun gegen sowohl die nicht stabile Referenzspannung Vref als auch die nicht stabile Referenzspannung Vrefs, die sich bei de gesteuert durch die Schaltergruppe 16 auf einen neu en Wert ändern. Auf diese Art und Weise bietet das vor liegende Ausführungsbeispiel einen Vorteil dahingehend, daß ein Steuerverfahren für einen kapazitiv gekoppelten Analog-Digital-Wandler mit einem hohen Grad an Genauig keit der Umwandlung bereitgestellt wird.

In der vorstehenden Beschreibung wird ein 4 Bit-Analog- Digital-Wandler für sukzessive Approximation mit einer Abtast- und Haltefunktion, bei dem das Steuerverfahren für Analog-Digital-Wandler gemäß einem der ersten bis neunten Ausführungsbeispiele anwendbar ist, als Bei spiel herangezogen. Darüber hinaus wird ein kapazitiv gekoppelter 8 Bit-Analog-Digital-Wandler, bei dem das Steuerverfahren für Analog-Digital-Wandler gemäß dem zehnten Ausführungsbeispiel anwendbar ist, als Beispiel herangezogen. Diese Beispiele werden der Einfachheit halber beschrieben, so daß es sich erübrigt, zu sagen, daß die Erfindung nicht auf die vorstehenden Beispiele beschränkt ist.

Claims

1. Verfahren zum Steuern eines Analog-Digital-Wandlers mit einer Auflösung von N Bit, mit den Schritten:

1. [A] Laden eines Kondensators (8) durch Anlegen einer in ein digitales Datum umzuwandelnden Eingangsspannung (Vin),
2. [B] Trennen der Eingangsspannung (Vin) von dem Kondensator (8) durch Öffnen eines Eingangsschalters (11),
3. [C] Zuführen eines digitalen Datums durch eine Steuerschaltung (1) zu einer Digital-Analog- Umwandlungseinheit (3, 6),
4. [D] Erzeugen einer Referenzspannung (Vref) durch die Digital-Analog-Umwandlungseinheit (3, 6) auf der Grundlage des zugeführten digitalen Datums,
5. [E] Anlegen der erzeugten Referenzspannung (Vref) an den Kondensator (8) durch Schließen eines Referenzschalters (10),
6. [F] Vergleichen der in dem Kondensator gespeicherten Eingangsspannung (Vin) mit der neu angelegten Referenzspannung (Vref),
7. [G] Bestimmen eines neuen digitalen Datums für eine Änderung der Referenzspannung (Vref) der Digital-Analog- Umwandlungseinheit (3, 6), und
8. [H] Wiederholen der Schritte [C]-[G], bis sämtliche N Bit gewandelt sind,

dadurch gekennzeichnet, daß vor dem Schritt [H] die folgenden Schritte ausgeführt werden:

1. [G-1] Öffnen des Referenzschalters (10) basierend auf einer im Vorfeld definierten Bedingung bezüglich des Übergangs der Referenzspannung (Vref) auf einen neuen Wert,
2. [G-2] Ändern der Referenzspannung (Vref) auf den neuen Wert,
3. [G-3] Halten des Referenzschalters (10) in dem geöffneten Zustand, bis die Referenzspannung (Vref) aus der Digital-Analog-Umwandlungseinheit (3, 6) bei dem neuen Wert stabilisiert ist, und zwar ebenfalls auf Basis der im Vorfeld definierten Bedingung bezüglich des Übergangs der Referenzspannung (Vref) auf den neuen Wert.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß jedesmal bei einem Übergang der Referenzspannung (Vref) aus der Digital-Analog-Umwandlungseinheit (3, 6) auf einen neuen Wert der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf einen neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nur dann, wenn der Änderungsbetrag der Referenzspannung (Vref) größer als oder gleich einem vorbestimmten Wert ist, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren ferner den Schritt des Voreinstellens einer Anzahl von Malen umfaßt, mit welchen der Referenzschalter (10) geöffnet und sodann während eines Übergangs der Referenzspannung (Vref) in dem geöffneten Zustand gehalten wird, und daß dann, wenn eine Anzahl von Malen, mit der die Referenzspannung (Vref) auf einen neuen Wert übergegangen ist, die voreingestellte Anzahl von Malen, mit der der Referenzschalter (10) geöffnet und dann in dem geöffneten Zustand gehalten wird, nicht überschreitet, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf einen neuen Wert überzugehen, und der Referenzschalter (10) dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren ferner den Schritt des Vorbestimmens umfaßt, ob der Referenzschalter (10) während jedem Übergang der Referenzspannung (Vref) in dem geöffneten Zustand gehalten werden muß oder nicht, und daß dann, wenn die Referenzspannung (Vref) in vorbestimmter Weise, die durch den Vorbestimmungsschritt angegeben wird, auf einen neuen Wert übergeht, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist.

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren ferner die Schritte des Bereitstellens einer Vielzahl von Betriebsarten zum jeweiligen Festlegen der Betätigung des Referenzschalters (10), des Auswählens einer der Vielzahl der Betriebsarten und des in Übereinstimmung mit einer ausgewählten Betriebsart erfolgenden Ermittelns umfaßt, ob der Referenzschalter (10) zu öffnen ist, bevor die Referenzspannung (Vref) beginnt, auf einen neuen Wert überzugehen, und danach in dem geöffneten Zustand zu halten ist, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Betriebsart-Bereitstellungsschritt eine erste Betriebsart, in der jedesmal bei einem Übergang der Referenzspannung (Vref) aus der Digital-Analog- Umwandlungseinheit (3, 6) auf einen neuen Wert der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, und eine zweite Betriebsart bereitstellt, in der, nachdem der Kondensator (8) mit der Eingangsspannung (Vin) geladen wurde und dann die Eingangsspannung (Vin) von dem Kondensator (8) getrennt wurde, der Referenzschalter (10) in dem geschlossenen Zustand gehalten wird, obwohl die Referenzspannung (Vref) auf einen neuen Wert übergeht.

8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Betriebsart-Bereitstellungsschritt eine erste Betriebsart, in der nur dann, wenn der Änderungsbetrag der Referenzspannung (Vref), welche auf einen neuen Wert übergeht, größer als oder gleich einem vorbestimmten Wert ist, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) damit beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, und eine zweite Betriebsart bereitstellt, in der, nachdem der Kondensator (8) mit der Eingangsspannung (Vin) geladen und dann die Eingangsspannung (Vin) von dem Kondensator (8) getrennt wurde, der Referenzschalter (10) in dem geschlossenen Zustand gehalten wird, obwohl die Referenzspannung (Vref) auf einen neuen Wert übergeht.

9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Betriebsarten-Bereitstellungsschritt eine erste Betriebsart, in der, sofern nicht eine Anzahl von Malen, mit der die Referenzspannung (Vref) auf einen neuen Wert übergegangen ist, eine vorbestimmte Anzahl von Malen übersteigt, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf einen neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, und eine zweite Betriebsart bereitstellt, in der dann, nachdem der Kondensator (8) mit der Eingangsspannung (Vin) geladen und die Eingangsspannung (Vin) dann von dem Kondensator (8) getrennt wurde, der Referenzschalter (10) in dem geschlossenen Zustand gehalten wird, obwohl die Referenzspannung (Vref) auf einen neuen Wert übergeht.

10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Betriebsart-Bereitstellungsschritt eine erste Betriebsart, in der jedesmal dann, wenn die Referenzspannung (Vref) aus der Digital-Analog- Umwandlungseinheit (3, 6) auf einen neuen Wert übergeht, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, eine zweite Betriebsart, in der nur dann, wenn der Änderungsbetrag der Referenzspannung (Vref), welche auf einen neuen Wert übergeht, größer als oder gleich einem vorbestimmten Wert ist, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, und eine dritte Betriebsart bereitstellt, in der, nachdem der Kondensator (8) mit der Eingangsspannung (Vin) geladen und dann die Eingangsspannung (Vin) von dem Kondensator (8) getrennt wurde, der Referenzschalter (10) in dem geschlossenen Zustand gehalten wird, obwohl die Referenzspannung (Vref) auf einen neuen Wert übergeht.

11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Betriebsarten-Bereitstellungsschritt eine erste Betriebsart, in der jedesmal bei einem Übergang der Referenzspannung (Vref) aus der Digital-Analog- Umwandlungseinheit (3, 6) auf einen neuen Wert der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, eine zweite Betriebsart, in der nur dann, wenn der Änderungsbetrag der Referenzspannung (Vref), die auf einen neuen Wert übergeht, größer als oder gleich einem vorbestimmten Wert ist, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf den neuen Wert überzugehen, und dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, eine dritte Betriebsart, in der, sofern nicht eine Anzahl von Malen, mit der die Referenzspannung (Vref) auf einen neuen Wert übergegangen ist, eine vorbestimmte Anzahl von Malen übersteigt, der Referenzschalter (10) geöffnet wird, bevor die Referenzspannung (Vref) beginnt, auf einen neuen Wert überzugehen, und der Referenzschalter (10) dann in dem geöffneten Zustand gehalten wird, bis die Referenzspannung (Vref) bei dem neuen Wert stabilisiert ist, und eine vierte Betriebsart bereitstellt, in der dann, nachdem der Kondensator (8) mit der Eingangsspannung (Vin) geladen und dann die Eingangsspannung (Vin) von dem Kondensator (8) getrennt wurde, der Referenzschalter (10) in dem geschlossenen Zustand gehalten wird, obwohl die Referenzspannung (Vref) auf einen neuen Wert übergeht.

12. Verfahren zum Steuern eines Analog-Digital-Umwandlers mit einer Auflösung von N Bit, mit den Schritten:

1. [A-1] Laden eines ersten Kondensators (8) durch Anlegen einer in ein digitales Datum umzuwandelnden Eingangsspannung (Vin),
2. [A-2] Laden eines zweiten Kondensators (14) mit einer Basisspannung (AVSS),
3. [B-1] Trennen der Eingangsspannung (Vin) von dem ersten Kondensator (8),
4. [B-2] Trennen der Basisspannung (AVSS) von dem zweiten Kondensator (14),
5. [C] Zuführen eines digitalen Datums durch eine Steuerschaltung (1) zu einer Digital-Analog- Umwandlungseinheit (3, 6),
6. [D] Erzeugen einer ersten Referenzspannung (Vref) durch die Digital-Analog-Umwandlungseinheit (3, 6) auf der Grundlage des zugeführten Datums,
7. [E] Anlegen der erzeugten ersten Referenzspannung (Vref) an den ersten Kondensator (8) durch Schließen eines ersten Referenzschalters (10),
8. [F] Ermitteln von höherwertige Bits der digitalen Daten,
9. [G] Anlegen einer durch die Digital-Analog- Umwandlungseinheit (3, 6) ausgegebenen konstanten Spannung an den zweiten Kondensator durch Schließen eines zweiten Referenzschalters (17),
10. [H] Bestimmen eines neuen digitalen Datums,
wobei die Schritte
- 1. [H-1] Öffnen des ersten Referenzschalters (10), bevor die erste Referenzspannung (Vref) beginnt, auf einen neuen Wert überzugehen,
- 2. [H-2] Ändern der ersten Referenzspannung (Vref) auf einen neuen Wert,
- 3. [H-3] Halten des ersten Referenzschalters (10) in dem geöffneten Zustand, bis die erste Referenzspannung (Vref) aus der Digital-Analog-Umwandlungseinheit (3, 6) bei dem neuen Wert stabilisiert ist,
ausgeführt werden,
11. [I] Bereitstellen des neuen digitalen Datums durch die Steuerschaltung (1) in Übereinstimmung mit Ladespannungen an dem ersten und dem zweiten Kondensator (8, 14) für eine Änderung der ersten Referenzspannung (Vref) der Digital- Analog-Umwandlungseinheit (3, 6),
12. [J] konstantes Anlegen einer durch die Digital- Analog-Umwandlungseinheit (3, 6) erzeugten Spannung mit einem Wert, der gleich dem eines binären Datums ist, welches aus den durch den vorangehenden Schritt ermittelten höherwertigen Bits und niedrigerwertigen Bits mit dem Wert 0 besteht, an den ersten Kondensator (8) durch Einschalten des ersten Referenzschalters (10),
13. [K] Ermitteln der verbleibenden niedrigerwertigen Bits des digitalen Datums,
14. [L] Zuführen eines digitalen Datums durch die Steuerschaltung (1) zu der Digital-Analog- Umwandlungseinheit (3, 6),
15. [M] Erzeugen einer zweiten Referenzspannung (Vref) durch die Digital-Analog-Umwandlungseinheit (3, 6) auf der Grundlage des zugeführten Datums,
16. [N] Anlegen der erzeugten zweiten Referenzspannung (Vref) an den zweiten Kondensator (14) durch Schließen des zweiten Referenzschalters (10),
17. [O] Bestimmen eines neuen digitalen Datum,
wobei die Schritte
- 1. [O-1] Öffnen des zweiten Referenzschalters (17), bevor die zweite Referenzspannung (Vref) beginnt, auf einen neuen Wert überzugehen,
- 2. [O-2] Ändern der zweiten Referenzspannung (Vref) auf einen neuen Wert,
- 3. [O-3] Halten des zweiten Referenzschalters (17) in dem geöffneten Zustand, bis die zweite Referenzspannung (Vref) aus der Digital-Analog- Umwandlungseinheit (3, 6) bei dem neuen Wert stabilisiert ist,
ausgeführt werden,
18. [P] Ausgeben des neuen digitalen Datums durch die Steuerschaltung (1) in Übereinstimmung mit Ladespannungen an dem ersten und dem zweiten Kondensator (8, 14) für eine Änderung der zweiten Referenzspannung (Vref) der Digital- Analog-Umwandlungseinheit (Vref) und
19. [Q] Wiederholen der Schritte [C]-[P], bis sämtliche N Bit gewandelt sind.