JP3785175B2 - 多入力a/d変換装置及びこれを用いた無線受信機 - Google Patents
多入力a/d変換装置及びこれを用いた無線受信機 Download PDFInfo
- Publication number
- JP3785175B2 JP3785175B2 JP2004101113A JP2004101113A JP3785175B2 JP 3785175 B2 JP3785175 B2 JP 3785175B2 JP 2004101113 A JP2004101113 A JP 2004101113A JP 2004101113 A JP2004101113 A JP 2004101113A JP 3785175 B2 JP3785175 B2 JP 3785175B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- converter
- signal
- input
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 89
- 238000012937 correction Methods 0.000 claims description 37
- 238000005070 sampling Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000000020 sulfo group Chemical group O=S(=O)([*])O[H] 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
- H03M1/0695—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using less than the maximum number of output states per stage or step, e.g. 1.5 per stage or less than 1.5 bit per stage type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Description
D. W. Cline et al, IEEE J. Solid State Circuits, vol. 31, no. 3, pp. 294-303, Mar. 1996 B. M. Min et al, IEEE International Solid-State Circuit Conference Digest of Technical Papers pp. 324-325, 2003
図1に、本発明の第1の実施形態に係る多入力A/D変換装置を示す。ここでは、単位A/D変換器として一つの変換ステージ当たり1.5ビット出力で、全体として10ビット出力の二つのパイプライン型A/D変換器を用いた図を用いて説明する。本発明は各変換ステージの出力ビット数が1.5ビットを越える場合、及び多入力A/D変換装置が3つ以上の入力を有する場合にも適用が可能である。第1の実施形態では、各ステージに用いる演算増幅器は半クロック期間しか動作しないことに着目して、半クロック周期毎に二つの単位A/D変換器の間で時分割で共用される。
本発明の第2の実施形態に係るA/D変換装置では、図3に示されるように第1の実施形態と同様に変換ステージS1a〜S8aの各々と変換ステージS1b〜S8bの各々との間で演算増幅器A1〜A8を時分割で共用することに加えて、第1の単位A/D変換器12aにおけるサンプルホールド回路S/Haと、第2の単位A/D変換器12bにおけるサンプルホールド回路S/Hbとで一つの演算増幅器A0を時分割で共用している。
サンプルホールド回路S/Ha及びS/Hbは、サンプリングクロックの周期Tで交互にサンプルとホールドを行うが、一方がサンプル状態のとき他方はホールド状態となるように、図示しない制御回路により制御される。演算増幅器A0は常に能動状態(Active)にあり、半クロック毎にサンプルホールド回路S/HaとS/Hbで交互に用いられるように、制御回路により制御される。サンプルホールド回路S/Haは、演算増幅器A0がサンプルホールド回路S/Haで使用されない期間に入力アナログ信号Analog In aをサンプリングいる。一方、サンプルホールド回路S/Hbは、演算増幅器A0がサンプルホールド回路S/Hbで使用されない期間に入力アナログ信号Analog In bをサンプリングする。
第2の実施形態では、第1の単位A/D変換器12aと第2の単位A/D変換器12bとの間で、演算増幅器A0,A1〜A8を半クロック周期T/2の時間ずらして時分割で共用する。従って図4に示したように、アナログ入力信号Analog In a及びAnalog In bをそれぞれサンプルするタイミングが半クロック周期T/2の時間ずれるため、ディジタル出力信号Digital Out a及びDigital Out bの出力タイミングも半クロック周期T/2の時間ずれる。
第3の実施形態で説明したタイミング補正回路14a及び14bによって、例えばディジタル補正回路13a及び13bから出力されるディジタル出力信号のいずれか一方を半クロック周期T/2だけ遅延すると、最終的に得られるディジタル出力信号Digital Out a及びDigital Out bの出力タイミングのずれは補正されるが、ディジタル出力信号Digital Out a及びDigital Out bのそれぞれの遅延時間(入力端子11a及び11bの各々からタイミング補正回路14a及び14bの出力端子までの遅延時間)が半クロック周期T/2の時間だけずれる。
次に、本発明の第5の実施形態として、演算増幅器に2段増幅器を用いた場合の例について述べる。例えば、第1〜第4の実施形態において変換ステージS1a〜S8a及びS1b〜S8bの演算増幅器A1〜A8は、2段増幅器であっても構わない。その場合、2段構造の演算増幅器全体を第1の単位A/D変換器12aの変換ステージS1a〜S8aと第2の単位A/D変換器12bの変換ステージS1b〜S8bとで時分割で共用してもよいが、第2段増幅器のみを時分割で共用してもよい。
本発明の第6の実施形態として、これまで説明した多入力A/D変換装置を一般的な無線受信機に応用した例を説明する。図12は直交変復調を行う無線受信機であり、電波を受信するアンテナ101から出力されるRF受信信号はRFフロントエンド102に入力される。RFフロントエンド102では、アンテナ101からのRF受信信号がデュプレクサ(この例では帯域通過フィルタ)111により送信系と分離して取り出され、低雑音増幅器(LNA)112を介して直交復調器に入力される。
近年、伝送レートの向上のためにMIMO(Multiple Input Multiple Output)と呼ばれる送受信機の方式が注目されている。これは複数の送信アンテナを有する無線送信機と複数の受信アンテナを有する無線受信機の組み合わせにより送受信を行う方式であり、例えば情報信号を複数の経路で並列に送受信を行うことによって、伝送レートを上げることができる。
13a,13b…ディジタル補正回路
14a,14b…タイミング補正回路
15…遅延回路
16a,16b…ディジタルフィルタ
Claims (10)
- 第1のアナログ入力信号及び第2のアナログ入力信号をそれぞれ第1のディジタル出力信号及び第2のディジタル出力信号に変換する多入力A/D変換装置であって:
縦続接続された複数の第1変換ステージを含み、前記第1のアナログ入力信号に対して1クロック周期のうちの一の半クロック周期期間にサンプル動作を行って前記第1のアナログ入力信号を前記第1のディジタル出力信号に変換する第1の単位A/D変換器と;
縦続接続された複数の第2変換ステージを含み、前記第2のアナログ入力信号に対して前記1クロック周期のうちの他の半クロック周期期間にサンプル動作を行って前記第2のアナログ入力信号を前記第2のディジタル出力信号に変換する第2の単位A/D変換器と;
前記第1及び第2の単位A/D変換器の出力側にそれぞれ配置された、前記第1のディジタル出力信号と第2のディジタル出力信号との出力タイミングの半クロック周期のずれを補正する第1及び第2のタイミング補正回路とを備え;
前記第1及び第2の変換ステージは、半クロック周期の時分割で共用される第1演算増幅器を含む多入力A/D変換装置。 - 第1のアナログ入力信号及び第2のアナログ入力信号をそれぞれ第1のディジタル出力信号及び第2のディジタル出力信号に変換する多入力A/D変換装置であって:
前記第1のアナログ入力信号に対して1クロック周期のうちの一の半クロック周期にサンプル動作を行い前記1クロック周期のうちの他の半クロック周期に第2の期間にホールド動作を行う第1のサンプルホールド回路及び該第1のサンプルホールド回路の後段に縦続接続された複数の第1変換ステージを含み、前記第1のアナログ入力信号を前記第1のディジタル出力信号に変換する第1の単位A/D変換器と;
前記第2のアナログ入力信号に対して前記他の半クロック周期にサンプル動作を行い前記一の半クロック周期にホールド動作を行う第2のサンプルホールド回路及び該第2のサンプルホールド回路の後段に縦続接続された複数の第2変換ステージを含み、前記第2のアナログ入力信号を前記第2のディジタル出力信号に変換する第2の単位A/D変換器と;
前記第1及び第2の単位A/D変換器の出力側にそれぞれ配置された、前記第1のディジタル出力信号と第2のディジタル出力信号との出力タイミングの半クロック周期のずれを補正する第1及び第2のタイミング補正回路とを備え;
前記第1及び第2の変換ステージは、半クロック周期の時分割で共用される第1演算増幅器を含み、さらに前記第1のサンプルホールド回路及び第2のサンプルホールド回路は、半クロック周期の時分割で共用される第2演算増幅器を含む多入力A/D変換装置。 - 前記第1演算増幅器は、第1段増幅器と第2段増幅器を含み、第2段増幅器が時分割で共用される請求項1または2に記載の多入力A/D変換装置。
- 前記第2演算増幅器は、第1段増幅器と第2段増幅器を含み、第2段増幅器が時分割で共用される請求項2に記載の多入力A/D変換装置。
- 前記第1のサンプルホールド回路は、第1の期間にサンプル動作、第2の期間にホールド動作をそれぞれ行い、前記第2のサンプルホールド回路は、前記第2の期間にサンプル動作、前記第1の期間にホールド動作をそれぞれ行う請求項2に記載の多入力A/D変換装置。
- 前記第1のタイミング補正回路は前記出力タイミングの半クロック周期のずれを補正するための遅延回路及びn個のタップ(nは任意の整数)を持つ第1のディジタルフィルタを有し、前記第2のタイミング補正回路はn−1個のタップを持つ第2のディジタルフィルタを有し、前記第1及び第2のディジタルフィルタはほぼ同一のインパルス応答を有する請求項1または2に記載の多入力A/D変換装置。
- 前記第1のタイミング補正回路は前記出力タイミングの半クロック周期のずれを補正するための遅延回路及びn個のタップ(nは任意の整数)を持つ第1のディジタルフィルタを有し、前記第2のタイミング補正回路はn−1個のタップを持つ第2のディジタルフィルタを有し、前記第1及び第2のディジタルフィルタはほぼ同一のインパルス応答を有する請求項6に記載の多入力A/D変換装置。
- 電波を受信してRF受信信号を出力するアンテナと;
前記RF受信信号を互いに直交する第1及び第2のローカル信号により復調して互いに直交する第1及び第2のベースバンド信号を生成する直交復調器と;
前記第1及び第2のベースバンド信号を前記第1及び第2のアナログ入力信号として受け、前記第1及び第2のディジタル出力信号に変換する請求項1または2に記載の多入力A/D変換装置と具備する無線受信機。 - 電波を受信して第1及び第2のRF受信信号をそれぞれ出力する第1及び第2のアンテナと;
前記第1及び第2のRF受信信号をより低い周波数に変換して第1及び第2の周波数変換信号を出力する第1及び第2の周波数変換器と;
前記第1及び第2の周波数変換信号を前記第1及び第2のアナログ入力信号として受け、前記第1及び第2のディジタル出力信号に変換する請求項1または2に記載の多入力A/D変換装置と具備する無線受信機。 - 前記多入力A/D変換装置の後段に配置された、前記第1及び第2のディジタル出力信号を受ける第1及び第2のディジタルフィルタをさらに具備する請求項8または9に記載の無線受信機。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101113A JP3785175B2 (ja) | 2004-03-30 | 2004-03-30 | 多入力a/d変換装置及びこれを用いた無線受信機 |
US11/088,077 US7088278B2 (en) | 2004-03-30 | 2005-03-23 | Multiple input analog-to-digital conversion apparatus and radio receiver using the same |
US11/409,569 US7236118B2 (en) | 2004-03-30 | 2006-04-24 | Multiple input analog-to-digital conversion apparatus and radio receiver using the same |
US11/409,603 US7250895B2 (en) | 2004-03-30 | 2006-04-24 | Multiple input analog-to-digital conversion apparatus and radio receiver using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101113A JP3785175B2 (ja) | 2004-03-30 | 2004-03-30 | 多入力a/d変換装置及びこれを用いた無線受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005286910A JP2005286910A (ja) | 2005-10-13 |
JP3785175B2 true JP3785175B2 (ja) | 2006-06-14 |
Family
ID=35053679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101113A Expired - Fee Related JP3785175B2 (ja) | 2004-03-30 | 2004-03-30 | 多入力a/d変換装置及びこれを用いた無線受信機 |
Country Status (2)
Country | Link |
---|---|
US (3) | US7088278B2 (ja) |
JP (1) | JP3785175B2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3785175B2 (ja) * | 2004-03-30 | 2006-06-14 | 株式会社東芝 | 多入力a/d変換装置及びこれを用いた無線受信機 |
JP4529007B2 (ja) * | 2004-09-02 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7593704B2 (en) * | 2005-03-31 | 2009-09-22 | Georgia Tech Research Corporation | Receiver assembly and method for multi-gigabit wireless systems |
US7277040B2 (en) * | 2005-07-01 | 2007-10-02 | Dsp Group Inc. | Analog to digital converter with ping-pong architecture |
US7295937B2 (en) * | 2005-07-20 | 2007-11-13 | Texas Instruments Incorporated | Method and system for determining noise components of an analog-to-digital converter |
US7187318B1 (en) * | 2005-08-08 | 2007-03-06 | National Semiconductor Corporation | Pipeline ADC using multiplying DAC and analog delay circuits |
JPWO2007080715A1 (ja) | 2006-01-16 | 2009-06-11 | パイオニア株式会社 | ディジタル受信装置 |
US7397412B1 (en) | 2006-02-03 | 2008-07-08 | Marvell International Ltd. | Low power analog to digital converter |
US7379009B2 (en) * | 2006-02-23 | 2008-05-27 | Kabushiki Kaisha Toshiba | AD converter and radio receiver |
JP4836670B2 (ja) * | 2006-05-31 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | パイプライン型a/dコンバータ |
JP4974214B2 (ja) * | 2006-07-27 | 2012-07-11 | アズビル株式会社 | A/d変換器 |
US7471227B2 (en) * | 2006-08-18 | 2008-12-30 | Micron Technology, Inc. | Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter |
US7304598B1 (en) * | 2006-08-30 | 2007-12-04 | Infineon Technologies Ag | Shared amplifier circuit |
KR100843554B1 (ko) * | 2006-08-31 | 2008-07-04 | 삼성전자주식회사 | 멀티-채널 파이프라인드 신호 변환기 |
US7705756B2 (en) * | 2006-11-03 | 2010-04-27 | Slicex, Inc. | Multi-channel analog-to-digital converter |
JP4879773B2 (ja) * | 2007-02-19 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | アナログデジタル変換回路 |
JP4879774B2 (ja) * | 2007-02-20 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | アナログ・デジタル変換器 |
JPWO2008105183A1 (ja) * | 2007-02-28 | 2010-06-03 | パナソニック株式会社 | A/d変換器、及びa/d変換方法 |
JP2009010483A (ja) * | 2007-06-26 | 2009-01-15 | Toshiba Tec Corp | 無線タグリーダライタ装置及びその信号送受信方法 |
JP2009124514A (ja) * | 2007-11-15 | 2009-06-04 | Sony Corp | 固体撮像素子、およびカメラシステム |
JP4492713B2 (ja) * | 2008-02-21 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
EP2255442B1 (en) * | 2008-02-27 | 2021-02-17 | NXP USA, Inc. | Analog to digital converter with amplifier |
JP2009272683A (ja) | 2008-04-30 | 2009-11-19 | Toshiba Corp | 無線通信装置 |
JP2009284338A (ja) * | 2008-05-23 | 2009-12-03 | Toshiba Corp | サンプルホールド回路及びアナログ−デジタル変換器 |
JP5150471B2 (ja) * | 2008-12-15 | 2013-02-20 | 株式会社東芝 | Ad変換装置の補正方法、ad変換装置、無線機 |
JP5287291B2 (ja) * | 2009-01-26 | 2013-09-11 | 富士通セミコンダクター株式会社 | 逐次比較型a/d変換器 |
CN102025378B (zh) * | 2009-09-14 | 2014-06-18 | 晨星软件研发(深圳)有限公司 | 共用运算放大器的多通道∑-△转换电路及其辅助方法 |
US8217822B2 (en) | 2010-11-09 | 2012-07-10 | Microsoft Corporation | Resolution enhancing analog-to-digital conversion |
KR101685011B1 (ko) * | 2010-12-09 | 2016-12-14 | 한국전자통신연구원 | 파이프라인 아날로그 디지털 변환기 |
US8390495B2 (en) * | 2011-07-15 | 2013-03-05 | Mediatek Singapore Pte. Ltd. | MIMO delta-sigma delta analog-to-digital converter using noise canceling |
US8922411B2 (en) * | 2012-03-26 | 2014-12-30 | Infineon Technologies Ag | Configurable hardware-sharing multi-channel ADC |
KR102196713B1 (ko) | 2014-04-21 | 2020-12-30 | 삼성전자주식회사 | 연산 메모리 장치, 이를 포함하는 이미지 센서 및 그 연산 메모리 장치의 동작 방법 |
US9595974B1 (en) | 2014-09-08 | 2017-03-14 | Lockheed Martin Corporation | Reconfigurable wideband sub-ranging analog-to-digital converter |
US9143146B1 (en) * | 2014-09-08 | 2015-09-22 | Lockheed Martin Corporation | Reconfigurable wideband sub-ranging analog-to-digital converter |
US10972113B1 (en) * | 2019-12-31 | 2021-04-06 | Semiconductor Components Industries, Llc | Systems with ADC circuitry and associated methods |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416485A (en) * | 1993-12-20 | 1995-05-16 | Lee; Hae-Seung | Analog-to-digital conversion circuit with improved differential linearity |
US6288663B1 (en) * | 1998-08-12 | 2001-09-11 | Texas Instruments Incorporated | Pipelined analog-to-digital converter with relaxed inter-stage amplifier requirements |
JP3458812B2 (ja) * | 1999-06-01 | 2003-10-20 | 株式会社デンソー | 巡回型a/d変換器 |
US6195032B1 (en) * | 1999-08-12 | 2001-02-27 | Centillium Communications, Inc. | Two-stage pipelined recycling analog-to-digital converter (ADC) |
US6631170B1 (en) * | 1999-12-03 | 2003-10-07 | Nokia Corporation | Radio frequency receiver |
US6359579B1 (en) * | 2000-02-17 | 2002-03-19 | Advanced Micro Devices, Inc. | Digital logic correction circuit for a pipeline analog to digital (A/D) converter |
US6337651B1 (en) * | 2000-02-17 | 2002-01-08 | Advanced Micro Devices, Inc. | Pipeline analog to digital (A/D) converter with relaxed accuracy requirement for sample and hold stage |
US6295016B1 (en) * | 2000-02-17 | 2001-09-25 | Advanced Micro Devices, Inc. | Pipeline analog to digital (A/D) converter with relaxed accuracy requirement for sample and hold stage |
US6366230B1 (en) * | 2000-06-07 | 2002-04-02 | Texas Instruments Incorporated | Pipelined analog-to-digital converter |
US6369744B1 (en) * | 2000-06-08 | 2002-04-09 | Texas Instruments Incorporated | Digitally self-calibrating circuit and method for pipeline ADC |
GB2364390B (en) * | 2000-07-03 | 2004-11-17 | Yousri Mohammad Tah Haj-Yousef | A method and device for detecting and monitoring concealed bodies and objects |
EP1442525A2 (en) * | 2001-06-08 | 2004-08-04 | Koninklijke Philips Electronics N.V. | Pipeline ad converter |
US6600440B1 (en) * | 2001-08-15 | 2003-07-29 | National Semiconductor Corporation | Capacitor mismatch independent gain stage for pipeline analog to digital converters |
US6617992B2 (en) * | 2001-08-15 | 2003-09-09 | National Semiconductor Corporation | Capacitor mismatch independent gain stage for differential pipeline analog to digital converters |
JP2004096636A (ja) * | 2002-09-03 | 2004-03-25 | Sanyo Electric Co Ltd | アナログ−デジタル変換回路 |
DE10255354B3 (de) * | 2002-11-27 | 2004-03-04 | Infineon Technologies Ag | A/D-Wandler mit minimiertem Umschaltfehler |
US6744395B1 (en) * | 2002-11-27 | 2004-06-01 | International Business Machines Corporation | Power-scalable asynchronous architecture for a wave-pipelined analog to digital converter |
US7398068B2 (en) * | 2003-05-05 | 2008-07-08 | Marvell International Ltd. | Dual antenna system having one phase lock loop |
DE10344354B4 (de) * | 2003-09-24 | 2006-11-02 | Infineon Technologies Ag | Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers |
US6870495B1 (en) * | 2004-02-18 | 2005-03-22 | Micron Technology, Inc. | Double throughput analog to digital converter |
JP3785175B2 (ja) * | 2004-03-30 | 2006-06-14 | 株式会社東芝 | 多入力a/d変換装置及びこれを用いた無線受信機 |
US6894631B1 (en) * | 2004-03-31 | 2005-05-17 | Analog Devices, Inc. | Pipeline ADC digital dithering for increased digital calibration resolution |
US7012559B1 (en) * | 2004-09-24 | 2006-03-14 | Broadcom Corporation | Hierarchical parallel pipelined operation of analog and digital circuits |
KR100673483B1 (ko) * | 2004-11-25 | 2007-01-24 | 한국전자통신연구원 | 멀티플라잉 디지털-아날로그 변환기 및 이를 이용하는다중 경로 파이프 라인 아날로그-디지털 변환기 |
US7148833B1 (en) * | 2005-08-26 | 2006-12-12 | Micron Technology, Inc. | Sharing operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry |
-
2004
- 2004-03-30 JP JP2004101113A patent/JP3785175B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-23 US US11/088,077 patent/US7088278B2/en not_active Expired - Fee Related
-
2006
- 2006-04-24 US US11/409,569 patent/US7236118B2/en not_active Expired - Fee Related
- 2006-04-24 US US11/409,603 patent/US7250895B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005286910A (ja) | 2005-10-13 |
US20060187100A1 (en) | 2006-08-24 |
US7088278B2 (en) | 2006-08-08 |
US7236118B2 (en) | 2007-06-26 |
US20050219101A1 (en) | 2005-10-06 |
US20060187107A1 (en) | 2006-08-24 |
US7250895B2 (en) | 2007-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3785175B2 (ja) | 多入力a/d変換装置及びこれを用いた無線受信機 | |
US7352316B2 (en) | Time-interleaved AD converter | |
EP1434354B1 (en) | Variable resolution A/D converter | |
US7496341B2 (en) | Device and method for providing DC-offset estimation | |
US6700514B2 (en) | Feed-forward DC-offset canceller for direct conversion receiver | |
CN1178401C (zh) | 带有西格马-德尔塔模拟-数字变换器的接收机 | |
US7561629B2 (en) | Multicarrier receiver and transmitter with delay correcting function | |
US7551114B2 (en) | Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC | |
US20070060077A1 (en) | Receiver architecture for wireless communication | |
US8564469B2 (en) | Pipelined analog digital convertor | |
US8050639B2 (en) | Multi-antenna communication apparatus | |
US6075820A (en) | Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction | |
US8050365B2 (en) | Radio communication device | |
US20090245437A1 (en) | Sample rate converter and rceiver using the same | |
US7471227B2 (en) | Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter | |
US7248649B2 (en) | Digital baseband receiver including a time domain compensation module for suppressing group delay variation distortion incurred due to analog low pass filter deficiencies | |
US20100135446A1 (en) | Digital-intensive rf receiver | |
KR20010089746A (ko) | 자원을 공유한 디지털 필터의 멀티모드 동작을 위한시스템 및 그 방법 | |
JP4190501B2 (ja) | 完全並列マルチチャネル復調器 | |
US20230144573A1 (en) | Receive chain linearization via time-interleaved and polyphase mixing of interleaved paths | |
US20100150270A1 (en) | Signal processing circuit and receiver using the same | |
TWI278203B (en) | Equalizing device and method capable of WLAN applications | |
Wada et al. | Advances in Digital Front-End and Software RF Processing: PartⅡ | |
Soudan et al. | On time-interleaved analog-to-digital converters for digital transceivers | |
KR19990019529A (ko) | 다중모드 기저 대역 아날로그 신호 처리 시스템의 아날로그/디지탈 변환장치 및 그의 변환방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |