CN107493104A - 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 - Google Patents

连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 Download PDF

Info

Publication number
CN107493104A
CN107493104A CN201610559780.2A CN201610559780A CN107493104A CN 107493104 A CN107493104 A CN 107493104A CN 201610559780 A CN201610559780 A CN 201610559780A CN 107493104 A CN107493104 A CN 107493104A
Authority
CN
China
Prior art keywords
write
mnemon
analog
electric capacity
enable signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610559780.2A
Other languages
English (en)
Other versions
CN107493104B (zh
Inventor
陈志龙
黄诗雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN107493104A publication Critical patent/CN107493104A/zh
Application granted granted Critical
Publication of CN107493104B publication Critical patent/CN107493104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type

Abstract

一种连续逼近暂存器模拟数字转换器，包含：一比较器，用来依据一模拟信号产生一比较值；一连续逼近暂存器，耦接该比较器，包含N个记忆单元，各记忆单元储存一控制值，该N个控制值是与该比较值有关，N为大于2的整数；以及一热码编码数字模拟转换器，耦接该比较器及该连续逼近暂存器，用来产生该模拟信号，包含N个电容，该N个电容分别耦接该N个记忆单元，该N个电容的N个端电压分别受该N个控制值控制。

Description

连续逼近暂存器模拟数字转换器及其模拟至数字信号转换 方法
技术领域
本发明涉及模拟数字转换器(analog-to-digital converter,ADC)，尤其涉及连续逼近暂存器(successive approximation register,SAR)ADC及其模拟至数字信号转换方法。
背景技术
图1是现有SAR ADC的功能方法图。SAR ADC用来将模拟输入信号Vi转换成数字信号(由多个数字码B所组成)。SAR ADC主要包含数字模拟转换器(digital-to-analogconverter,DAC)110、比较器120及连续逼近暂存器130。在SAR ADC的某一次操作中，连续逼近暂存器130依据比较器120的比较结果，决定数字码B的其中一位元的值(1/0)。DAC 110依据该次决定的位元值改变其内部电容的端电压(控制电容的其中一端耦接至地或参考信号Vref)，使电容上的电荷重新分布，进而改变比较器120的反相输入端及非反相输入端的电平，以改变SAR ADC下一个操作的比较对象。重复上述的步骤，数字码B由最高有效位元(MSB)往最低有效位元(LSB)依序被决定，过程中数字码B所代表的值也渐渐往输入信号Vi逼近。
一般而言，DAC 110通常以二进位(binary)的方式实作其内部电容的切换机制。但DAC 110中非理想的电容值会造成SAR ADC的错误率增加，使得SAR ADC的积分非线性误差(integral nonlinearity,INL)及微分非线性误差(differential nonlinearity,DNL)提高，尤其是对应高位元的电容的电容值不准确时，SAR ADC的效能所受的影响更大。热码编码(thermometer-coded，亦称为温度码编码)DAC有助于缓和不准确的电容值所带来的不良影响。图2为现有使用热码编码DAC的SAR ADC的电路图。图2的SAR ADC为5位元(B0～B4，B0为LSB，B4为MSB)。DAC 110包含5个电容C1～C5，其中电容C1～C2属于二进位DAC 111，而电容C3～C5属于热码编码DAC 112。电容C1～C5的其中一端互相耦接，作为DAC 110的输出(输出模拟信号SA)；另一端各耦接至缓冲单元113-1～113-5，缓冲单元113-1～113-5分别用来输出电容C1～C5所应耦接的电压。连续逼近暂存器130包含4个暂存器135-1～135-4，各暂存1个控制值。4个暂存器135-1～135-4的4个控制值依据比较器120的比较值决定。此4个暂存器135所储存的控制值控制缓冲单元113的输出电压。使用热码编码DAC 112时DAC 110还必须包含二进位码至热码解码器114，以将暂存器135-3及135-4的控制值(即SAR ADC的最高二位元值)由二进位码转换为热码，以控制缓冲单元113-3～113-5。开关140为取样输入信号Vi之用。
在SAR ADC中，比较器120的比较操作与DAC 110的电容切换操作高速地交替进行，如果DAC 110的电容耦接缓冲单元113的一端能愈快到达目标电压值，则下一个比较操作时比较器120所输出的比较值就愈准确。因此比较器120的输出到电容C1～C5的端点间的路径(包含暂存器135及缓冲单元113)对SAR ADC而言相当关键，此路径上的元件愈少(亦即信号在此路径上的延迟时间愈短)，意谓着SAR ADC愈稳定且愈准确。然而，二进位码至热码解码器114由多个逻辑闸所组成，无疑会增加关键路径上的元件数，造成SAR ADC的效能降低。
文献「An oversampling SAR ADC with DAC mismatch error shapingachieving 105dB SFDR and 101dB SNDR over 1kHz BW in 55nm CMOS」(ISSCC,pages458-459,IEEE,(2016))提出在SAR ADC中额外包含快闪式(flash)ADC来直接产生热码，然而却会增加SAR ADC的电路复杂度及增加耗电。美国专利US 8,508,400所提出的方法受限于电容的群组选择方式，只能针对SAR ADC的特定数字值做改善，而且该方法在关键路径上增加了多工器，造成信号延迟。
发明内容
鉴于现有技术的不足，本发明的一目的在于提供一种SAR ADC及其模拟至数字信号转换方法，提高SAR ADC的效能。
本发明公开一种连续逼近暂存器模拟数字转换器，包含：一数字模拟转换器，包含N个电容值实质相同的电容，用来产生一模拟信号，N为大于2的整数；一连续逼近暂存器，包含N个记忆单元，该N个记忆单元分别耦接该N个电容，各记忆单元储存一控制值，该N个电容的N个端电压分别受该N个控制值控制；一写入控制单元，耦接该N个记忆单元，用来产生一写入致能信号，依据该写入致能信号，该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取，M是小于N的正整数；以及一比较器，耦接该数字模拟转换器及该N个记忆单元，用来依据该模拟信号产生一比较值；其中，该M个记忆单元的该M个控制值是对应该比较值变化。
本发明另公开一种连续逼近暂存器模拟数字转换器，包含：一比较器，用来依据一模拟信号产生一比较值；一连续逼近暂存器，耦接该比较器，包含N个记忆单元，各记忆单元储存一控制值，该N个控制值是与该比较值有关，N为大于2的整数；以及一热码编码数字模拟转换器，耦接该比较器及该连续逼近暂存器，用来产生该模拟信号，包含N个电容，该N个电容分别耦接该N个记忆单元，该N个电容的N个端电压分别受该N个控制值控制。
本发明另公开一种模拟至数字信号转换方法，应用于一连续逼近暂存器模拟数字转换器，该连续逼近暂存器模拟数字转换器依据一时脉信号动作，并且包含一数字模拟转换器及一连续逼近暂存器，该数字模拟转换器包含N个电容值实质相同的电容，N为大于2的整数，该连续逼近暂存器包含N个记忆单元，该N个记忆单元分别耦接该N个电容，各记忆单元储存一控制值，该N个电容的N个端电压分别受该N个控制值控制，该方法包含：于该时脉信号的一周期的一第一电平取样一模拟输入信号以产生一中间模拟信号；于该周期内决定一写入致能信号；依据该写入致能信号选取该N个记忆单元中的M个以及对应该M个记忆单元的M个电容，M是小于N的正整数；于该周期的一第二电平依据该中间模拟信号产生一比较值，该第二电平不同于该第一电平；以及于该周期的该第二电平依据该比较值改变该M个记忆单元的该M个控制值。
本发明的SAR ADC与模拟至数字信号转换方法不需要使用二进位码至热码解码器，以避免增加关键路径上的信号延迟。相较于现有技术，本发明的SAR ADC在不牺牲操作速度的情况下，改善了不准确的电容值所带来的问题。
有关本发明的特征、实作与技术效果，兹配合附图作实施例详细说明如下。
附图说明
图1为现有SAR ADC的功能方法图；
图2为现有使用热码编码DAC的SAR ADC的电路图；
图3为本发明的SAR ADC的一实施例的功能方块图；
图4为本发明的SAR ADC的操作时序图；
图5为本发明记忆单元的一实施例的功能方块图；
图6为本发明一实施例的模拟至数字信号转换方法的流程图；
图7为本发明另一实施例的模拟至数字信号转换方法的流程图；
图8为本发明的方法的蒙地卡罗分析结果；以及
图9为现有方法的蒙地卡罗分析结果。
附图标记说明：
110、160 DAC
111、161 二进位DAC
112、162 热码编码DAC
113、163、164 缓冲单元
114 二进位码至热码解码器
120、170 比较器
130、180 连续逼近暂存器
135 暂存器
140、190 开关
10 连续逼近暂存器模拟数字转换器
150 写入控制单元
181、182 记忆单元
183 时序控制单元
184 写入控制单元
185 数字码暂存电路
500 记忆单元
510 解码电路
520 开关
530 闩锁器
S605～S650、S705～S750 步骤
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本发明的公开内容包含SAR ADC与模拟至数字信号转换方法。由于本发明的SARADC所包含的部分元件单独而言可能为已知元件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。
图3是本发明的SAR ADC的一实施例的功能方块图。SAR ADC 10包含写入控制单元150、DAC 160、比较器170、连续逼近暂存器180以及开关190。DAC 160包含二进位DAC 161及热码编码DAC 162。二进位DAC161包含m个电容(C11～C1m)，此m个电容的其中一端各自与缓冲单元163-1～163-m耦接；热码编码DAC 162包含n个电容(C21～C2n)，此n个电容的其中一端各自与缓冲单元164-1～164-n耦接。n为大于2的整数，m为正整数。在一个实施例中，n＝2r-1，r为大于1的整数。电容C11～C1m的电容值分别为1C、2C、…、2m-2C及2m-1C法拉(farad)，而电容C21～C2n的电容值实质上相同，皆为2mC法拉，其中C为单位电容；更详细地说，热码编码DAC 162的任一电容的电容值为二进位DAC 161的最大电容的电容值的2倍。
连续逼近暂存器180包含多个记忆单元181及记忆单元182，每个记忆单元181-x对应一组相连接的缓冲单元163-x及电容C1x(1≤x≤m)，以及每个记忆单元182-y对应一组相连接的缓冲单元164-y及电容C2y(1≤y≤n)；更明确地说，记忆单元181-1～181-m与电容C11～C1m为一对一的对应关系，记忆单元182-1～182-n与电容C21～C2n为一对一的对应关系。每个记忆单元181及182各储存一控制值，缓冲单元163及164的输出电压与控制值有关，也就是说电容C11～C1m及电容C21～C2n的第一端(耦接缓冲单元163或164的一端)的电压受控制值的控制。每个记忆单元181及182耦接比较器170，而且每个记忆单元181及182的控制值与比较值CMP有关。连续逼近暂存器180还包含写入控制单元184，用来决定每个记忆单元181能被写入与否；而每个记忆单元182是否能被写入则由写入控制单元150控制。连续逼近暂存器180还包含时序控制单元183，用来依据SAR ADC的取样时脉CLK_S及比较器170的比较值CMP产生脉冲信号TC。写入控制单元184及写入控制单元150则参考脉冲信号TC来分别输出写入致能信号WE1及写入致能信号WE2。连续逼近暂存器180还包含数字码暂存电路185，用来依据比较器170的比较值CMP来决定SAR ADC所输出的数字码B。数字码暂存电路185可以由多个触发器组合而成。
以下配合图4的时序图来说明图3的SAR ADC的操作方式。图4中的上图为SAR ADC的取样时脉CLK_S，用来控制SAR ADC交替地操作于取样阶段(S1、S2、...)及比较/切换阶段(C1、C2、...)之间。在取样阶段中(本实施例对应取样时脉CLK_S的高电平)，电容C11～C1m及C21～C2n的第一端全部耦接至预设的电平；更详细地说，在取样阶段连续逼近暂存器180重置记忆单元181及182，使其所储存的控制值为预设值。记忆单元181及182重置完毕后(仍在取样阶段)，开关190导通，使电容C11～C1m及C21～C2n的第二端(非耦接缓冲单元163或164的一端)及比较器170的输入端接收模拟输入信号Vi。同样在取样阶段，写入控制单元150决定多个写入致能信号WE2，写入致能信号WE2的个数G＝log2(n+1)。
在比较/切换阶段中(本实施例对应取样时脉CLK_S的低电平)，开关190先切换至不导通状态，以及写入控制单元150输出写入致能信号WE2，接者比较器170及DAC 160分别进行比较操作及切换电容电位的操作。比较器170可以根据其内部自行产生的时脉动作，也可以根据外部的一个频率高于取样时脉CLK_S的时脉动作。当取样时脉CLK_S为低电平时，每当比较器170产生一个比较值CMP，时序控制单元183即输出一个脉冲。举例来说，假设SARADC 10为k位元，则在一个比较/切换阶段中，比较器170产生k个比较值CMP，则脉冲信号TC在时间t11～t110分别输出一个脉冲。相邻脉冲的间隔时间(即t12-t11、t13-t12、…、t1k-t1k-1)为记忆单元181及182选择性地根据比较值CMP改变控制值，及缓冲单元163及164选择性地根据控制值改变电容的端电压的时间，亦即前述的关键路径的反应时间。对速度愈快(即取样时脉CLK_S的频率愈高)且解析度愈高(即k值愈大)的SAR ADC而言，关键路径的反应时间就愈短，因此关键路径对SAR ADC的影响就更大。比较器170完成k次比较操作后，数字码暂存电路185即可得到k个比较值CMP，该k个比较值CMP即为对应该次取样的模拟输入信号Vi的数字值B(B0～Bk)。
在每一取样阶段所决定的G个写入致能信号WE2，在紧邻的比较/切换阶段中依序输出；更详细地说，第一个写入致能信号WE2在比较器170于该比较/切换阶段产生第一个比较值CMP之前输出(亦即在时间t11前输出)、第二个写入致能信号WE2在比较器170于该比较/切换阶段产生该第一个比较值CMP之后及产生第二个比较值CMP之前输出(亦即在时间t11及时间t12之间输出)，以此类推。写入控制单元184则决定m个写入致能信号WE1。该m个写入致能信号WE1于该G个写入致能信号WE2输出完毕后依序输出，分别依序开启记忆单元181-m～181-1。
图5为本发明记忆单元的一实施例的功能方块图，每一记忆单元181及182可以以图5所示的记忆单元实作。记忆单元500包含解码电路510、开关520以及闩锁器(latch)530。写入致能信号(WE1或WE2)经过解码电路510解码后产生控制信号TA，控制信号TA可控制开关520导通或不导通。当开关520导通时，代表该记忆单元500为可写入状态，反之则否。当开关520导通时，闩锁器530所储存的控制值对应比较值CMP改变；举例来说，以图5的实施方式而言，控制值与比较值CMP具有相反的逻辑值，在其他实施例中，可额外增加反相器使控制值与比较值CMP具有相同的逻辑值。
以下以SAR ADC 10为6位元(k＝6，输出的数字码B为B0～B5)为例，详细说明SARADC 10的操作细节。假设二进位DAC 161包含2个电容C11及C12(电容值分别为1C及2C)，则热码编码DAC 162包含7个电容C21～C27(电容值皆为4C)。在取样阶段S1，写入控制单元150决定3(因为G＝log2(7+1)＝3)个写入致能信号WE2-S1-1、WE2-S1-2、WE2-S1-3；而写入控制单元184决定2(分别对应电容C12及C11)个写入致能信号WE1-S1-1及WE1-S1-2。
图6为SAR ADC 10进行模拟信号转数字信号的动作流程。在取样阶段中，开关190导通以取样模拟输入信号Vi(步骤S605)，以及写入控制单元150决定写入致能信号(步骤S610)。相邻的取样阶段(例如图4所示的S1与S2)写入控制单元150是产生不同的写入致能信号。举例来说，如表1所示，写入控制单元150于取样阶段S1所决定的3个写入致能信号分别选取C21、C23、C24、C26为第1电容群组、C22、C25为第2电容群组、C27为第3电容群组；写入控制单元150于取样阶段S2所决定的3个写入致能信号分别选取C21、C22、C25、C27为第1电容群组、C24、C26为第2电容群组、C23为第3电容群组。
表1：
接下来图6的流程进入比较/切换阶段。因为SAR ADC 10为6位元，所以脉冲信号TC在t11～t16各有一个脉冲，分别对应B5～B0。在各脉冲产生之前，亦即比较器170产生比较值CMP以决定位元值Bp(0≤p≤5)(步骤S630)之前，写入控制单元150输出写入致能信号至全部的存储器单元182-1～182-7(步骤S620)。更明确地说，在比较器170的第p次比较操作结束之前，第p次切换操作中的待处理电容已被选定。如表2所示，写入致能信号WE2-S1-1于位元值B5决定之前(即时间t11之前)输出至存储器单元182-1～182-7，以对应选定电容C21、C23、C24、C26，写入致能信号WE2-S1-2于位元值B5决定之后且位元值B4决定之前(即时间t11～t12之间)输出至存储器单元182-1～182-7，以对应选定电容C22及C25。其余以此类推。
表2：
位元值Bp决定后(步骤S630完成)，视位元值Bp而定，对应已选定的电容的记忆单元182的控制值维持原逻辑值或改变，以相对应地维持或切换已选定的电容的端电压(步骤S640)。举例来说，假设控制值预设为1(对应电容的第一端的预设电压为低电压)，而在时间t12位元值B4决定为1，则在步骤S640中(对应时间t12～t13之间)记忆单元182-5及182-6的控制值由1变为0，且电容C25、C26的第一端的电压亦由低电压切换至高电压。接着判断下一次的取样阶段是否开始(步骤S650)。如果还没开始，则重复步骤S620～S640以继续决定剩余的位元值；如果下一次的取样阶段开始，则回到步骤S605再次取样模拟输入信号Vi。请注意，为求简洁，图6的流程省略一些步骤，例如在取样阶段重置记忆单元181及182，以及在比较/切换阶段使开关190不导通等等。
如表1所示，在SAR ADC的第1次操作周期(包含取样阶段S1及比较/切换阶段C1)中对应位元值B5的电容群组的组成(C21、C23、C24、C26)与第2次操作周期(包含取样阶段S2及比较/切换阶段C2)中对应位元值B5的电容群组的组成(C21、C22、C25、C27)不同。同理，在SAR ADC的第1次操作周期中对应位元值B4的电容群组的组成(C22、C25)与在SARADC的第2次操作周期中对应位元值B4的电容群组的组成(C24、C26)不同；在SAR ADC的第1次操作周期中对应位元值B3的电容群组的组成(C27)与在SAR ADC的第2次操作周期中对应位元值B3的电容群组的组成(C23)不同。而且该些电容群组的组成，是在位元值B5、B4及B3产生前就已决定，因此与位元值B5、B4及B3无关，也就是说电容群组的组成非根据位元值B5、B4及B3决定。因此本发明可以省去二进位码至热码解码器，以避免在连续逼近暂存器180至DAC 160的关键路径上增加逻辑电路影响SAR ADC10的表现。请注意，上述的「对应位元值Bp的第q电容群组」，是表示该第q电容群组的电容的端电压与该位元值Bp有关。
在其他的实施例中，写入控制单元150亦可以在比较/切换阶段才决定写入致能信号，写入控制单元150最迟只要于输出写入致能信号前决定该写入致能信号即可。如表3所示，写入控制单元150可以根据取样时脉CLK_S，在取样阶段与比较/切换阶换的转换期间决定写入致能信号WE2-S1-1，并且在时间t1-1前输出即可；接下来在脉冲信号TC的两个相邻的脉冲间决定并输出对应的写入致能信号即可。其对应的流程图如图7所示，其中步骤S705～S750的动作内容与步骤S605～S650相似，故不再赘述。
表3：
图8及图9分别为本发明的方法与美国专利US 8,508,400所提出的方法的蒙地卡罗分析(Monte Carlo simulation)结果的比较。明显可见，受限于电容群组的选择方式，美国专利US 8,508,400的方法只在数字码等于512(十进位)附近有较佳的改善。反观本发明的方法，整体数字码都获得改善，而且错误的幅度亦较低。
在不同的实施例中，DAC 160可以完全由热码编码DAC实作，亦即DAC 160仅包含热码编码DAC 162而不包含二进位DAC 161。此时，连续逼近暂存器180只对应包含记忆单元182而不包含记忆单元181及写入控制单元184。再者，虽然前述的实施例中以二进位的电容(即电容值呈现二进位的关系)来作说明，但本发明亦可采用任意加权电容阵列(arbitraryweighted capacitor array,AWCA)的方法来实作及控制DAC。因此，上述的电容值、电容个数以及切换/比较的次数仅用于例示，而非限制本发明。当本发明的DAC以AWCA的方法实现，DAC的电容与连续逼近暂存器180的记忆单元仍为一对一的对应关系。
请注意，图3仅绘示与比较器170的其中一端(反相输入端或非反相输入端)耦接的元件。在图3的实施例中，写入控制单元150及连续逼近暂存器180为独立的元件，然而在其他实施例中写入控制单元150亦可包含于连续逼近暂存器180中。写入控制单元150除了可以利用上述的随机的方式产生写入致能信号之外，也可以以循环(rotation)的方式产生，或是根据动态元件匹配(dynamic element matching,DEM)或动态加权平均(dynamicweighted average,DWA)的机制来产生写入致能信号。写入控制单元150可以由逻辑闸实作，或是由处理单元配合软件或固件实作。时序控制单元183及写入控制单元184可以由逻辑闸实作，缓冲单元163及164可以由串接的反相器(inverter)实作。各个电容C11～C1m以及C21～C2n可以由多个单位电容组合而成，然而在SAR ADC 10的操作过程中，各电容的组成内容不会改变。前述的WE1虽在取样阶段决定，亦可以在其他阶段决定。
由于本技术领域技术人员可通过图3的装置发明的公开内容来了解图6及图7的方法发明的实施细节与变化，因此，为避免赘文，在不影响该方法发明的公开要求及可实施性的前提下，重复的说明在此予以省略。请注意，前揭图示中，元件的形状、尺寸、比例以及步骤的顺序等仅为示意，是供本技术领域技术人员了解本发明之用，非用以限制本发明。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种连续逼近暂存器模拟数字转换器，包含：
一数字模拟转换器，包含N个电容值实质相同的电容，用来产生一模拟信号，N为大于2的整数；
一连续逼近暂存器，包含N个记忆单元，该N个记忆单元分别耦接该N个电容，各记忆单元储存一控制值，该N个电容的N个端电压分别受该N个控制值控制；
一写入控制单元，耦接该N个记忆单元，用来产生一写入致能信号，依据该写入致能信号，该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取，M是小于N的正整数；以及
一比较器，耦接该数字模拟转换器及该N个记忆单元，用来依据该模拟信号产生一比较值；
其中，该M个记忆单元的该M个控制值是对应该比较值变化。
2.如权利要求1所述的连续逼近暂存器模拟数字转换器，其中，该写入控制单元是于该比较器产生该比较值之前输出该写入致能信号至该N个记忆单元。
3.如权利要求1所述的连续逼近暂存器模拟数字转换器是依据一时脉信号动作，以将一模拟输入信号转换为一数字信号，其中，于该时脉信号的一周期的一第一电平时，该数字模拟转换器接收该模拟输入信号以产生该模拟信号，于该周期的一第二电平时，该比较器依据该模拟信号产生该比较值，该第二电平不同于该第一电平，该写入控制单元是于该第一电平时决定该写入致能信号，并于该第二电平时输出该写入致能信号。
4.如权利要求3所述的连续逼近暂存器模拟数字转换器，其中该周期是为一第一周期，该写入致能信号是为一第一写入致能信号，该写入控制单元更于该时脉信号的一第二周期产生一第二写入致能信号，该第二周期是紧邻该第一周期，并且依据该第二写入致能信号，该N个记忆单元中的K个以及对应该K个记忆单元的K个电容被选取，K＝M，且该K个电容不完全等于该M个电容。
5.一种连续逼近暂存器模拟数字转换器，包含：
一比较器，用来依据一模拟信号产生一比较值；
一连续逼近暂存器，耦接该比较器，包含N个记忆单元，各记忆单元储存一控制值，该N个控制值是与该比较值有关，N为大于2的整数；以及
一热码编码(thermometer-coded)数字模拟转换器，耦接该比较器及该连续逼近暂存器，用来产生该模拟信号，包含N个电容，该N个电容分别耦接该N个记忆单元，该N个电容的N个端电压分别受该N个控制值控制。
6.如权利要求5所述的连续逼近暂存器模拟数字转换器，还包含：
一写入控制单元，耦接该N个记忆单元，用来产生一写入致能信号，依据该写入致能信号，该N个记忆单元中的M个及对应该M个记忆单元的M个电容被选取，M是小于N的正整数。
7.如权利要求6所述的连续逼近暂存器模拟数字转换器，其中，该写入控制单元是于该比较器产生该比较值之前输出该写入致能信号至该N个记忆单元，以使该M个记忆单元的该M个控制值对应该比较值改变。
8.如权利要求6所述的连续逼近暂存器模拟数字转换器，其中该写入致能信号是为一第一写入致能信号，该写入控制单元更产生一第二写入致能信号，且该比较值为一第一比较值，该比较器更产生一第二比较值，该第一及第二比较值是为该比较器的连续输出，该写入控制单元于该第一比较值产生前输出该第一写入致能信号，并于该第一比较值产生后且该第二比较值产生前输出该第二写入致能信号。
9.一种模拟至数字信号转换方法，应用于一连续逼近暂存器模拟数字转换器，该连续逼近暂存器模拟数字转换器依据一时脉信号动作，并且包含一数字模拟转换器及一连续逼近暂存器，该数字模拟转换器包含N个电容值实质相同的电容，N为大于2的整数，该连续逼近暂存器包含N个记忆单元，该N个记忆单元分别耦接该N个电容，各记忆单元储存一控制值，该N个电容的N个端电压分别受该N个控制值控制，该方法包含：
于该时脉信号的一周期的一第一电平取样一模拟输入信号以产生一中间模拟信号；
于该周期内决定一写入致能信号；
依据该写入致能信号选取该N个记忆单元中的M个以及对应该M个记忆单元的M个电容，M是小于N的正整数；
于该周期的一第二电平依据该中间模拟信号产生一比较值，该第二电平不同于该第一电平；以及
于该周期的该第二电平依据该比较值改变该M个记忆单元的该M个控制值。
10.如权利要求9所述的方法，其中该周期是为一第一周期，该写入致能信号是为一第一写入致能信号，该方法还包含：
于该时脉信号的一第二周期产生一第二写入致能信号，该第二周期是紧邻该第一周期；以及
依据该第二写入致能信号选取该N个记忆单元中的K个以及对应该K个记忆单元的K个电容，K是小于N的正整数；
其中，K＝M，且该K个电容不完全等于该M个电容。
CN201610559780.2A 2016-06-13 2016-07-15 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 Active CN107493104B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105118465A TWI594579B (zh) 2016-06-13 2016-06-13 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法
TW105118465 2016-06-13

Publications (2)

Publication Number Publication Date
CN107493104A true CN107493104A (zh) 2017-12-19
CN107493104B CN107493104B (zh) 2020-11-27

Family

ID=60188989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610559780.2A Active CN107493104B (zh) 2016-06-13 2016-07-15 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法

Country Status (3)

Country Link
US (1) US9859911B1 (zh)
CN (1) CN107493104B (zh)
TW (1) TWI594579B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995367A (zh) * 2017-12-29 2019-07-09 瑞昱半导体股份有限公司 数模转换器装置
CN110932730A (zh) * 2018-09-20 2020-03-27 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器的控制电路及控制方法
CN111327322A (zh) * 2018-12-17 2020-06-23 瑞昱半导体股份有限公司 连续逼近式模数转化器及其操作方法
CN112532247A (zh) * 2019-09-18 2021-03-19 新唐科技股份有限公司 非同步循序渐进式暂存器模拟至数字转换器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674761B (zh) * 2018-09-13 2019-10-11 瑞昱半導體股份有限公司 連續逼近暫存器類比數位轉換器的控制電路及控制方法
TWI676361B (zh) * 2018-12-17 2019-11-01 國立中山大學 連續漸進式類比數位轉換器及其控制方法
US10911059B2 (en) * 2019-03-13 2021-02-02 Mediatek Inc. Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method
US11463098B2 (en) 2020-07-02 2022-10-04 Stmicroelectronics International N.V. Method and device for testing successive approximation register analog-to-digital converters
US11563443B2 (en) 2020-08-31 2023-01-24 Stmicroelectronics International N.V. High speed data weighted averaging (DWA) to binary converter circuit
CN113655993A (zh) * 2021-03-17 2021-11-16 神盾股份有限公司 乘积和运算装置
TWI792438B (zh) * 2021-07-22 2023-02-11 瑞昱半導體股份有限公司 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
US11929756B2 (en) 2022-03-14 2024-03-12 Avago Technologies International Sales Pte. Limited System and method for offset calibration in a successive approximation analog to digital converter
US11863198B2 (en) * 2022-03-21 2024-01-02 Avago Technologies International Sales Pte. Limited Successive approximation register analog to digital converter with reduced data path latency

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095301A (zh) * 2011-11-02 2013-05-08 商升特公司 逐次逼近模数转换
US8633844B2 (en) * 2012-01-31 2014-01-21 Silicon Laboratories Inc. Performing digital windowing in an analog-to-digital converter (ADC)
CN103905049A (zh) * 2014-03-11 2014-07-02 中国科学院半导体研究所 一种高速快闪加交替比较式逐次逼近模数转换器
CN104143983A (zh) * 2013-05-10 2014-11-12 瑞昱半导体股份有限公司 连续逼近式模拟数字转换器及其方法
CN104796149A (zh) * 2015-05-20 2015-07-22 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
CN205179023U (zh) * 2014-11-26 2016-04-20 意法半导体股份有限公司 一种sar-a/d变换器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771703B2 (ja) * 1991-01-16 1998-07-02 三菱電機株式会社 シングルチップマイクロコンピュータ
JPH10303751A (ja) * 1997-04-22 1998-11-13 Miyagi Oki Denki Kk アナログ／ディジタル変換器
KR100268886B1 (ko) * 1998-01-13 2000-10-16 김영환 아날로그/디지탈 컨버터
DE10255354B3 (de) * 2002-11-27 2004-03-04 Infineon Technologies Ag A/D-Wandler mit minimiertem Umschaltfehler
US6879277B1 (en) * 2003-10-09 2005-04-12 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages
US6809674B1 (en) * 2003-10-15 2004-10-26 Lattice Semiconductor Corporation Analog-to-digital converters
US7746262B2 (en) * 2005-12-19 2010-06-29 Silicon Laboratories Inc. Coding method for digital to analog converter of a SAR analog to digital converter
EP2139118A3 (en) * 2006-12-04 2010-07-28 Panasonic Corporation Cyclic D/A converter operating on an n-bit by n-bit basis
JP2010268139A (ja) * 2009-05-13 2010-11-25 Renesas Electronics Corp Ａ／ｄ変換装置
JP5589780B2 (ja) * 2010-11-08 2014-09-17 セイコーエプソン株式会社 Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
US8508400B2 (en) * 2011-06-24 2013-08-13 Mediatek Inc. Successive approximation register analog to digital converter and conversion method thereof
US8416107B1 (en) * 2011-09-28 2013-04-09 Hong Kong Applied Science & Technology Research Institute Company Ltd. Charge compensation calibration for high resolution data converter
TWI456907B (zh) * 2012-12-14 2014-10-11 Univ Nat Chiao Tung 數位類比轉換電路及其權重誤差估測與校正方法
US9847790B2 (en) * 2014-08-28 2017-12-19 Mediatek Inc. Hybrid analog-to-digital converter using digital slope analog-to-digital converter and related hybrid analog-to-digital conversion method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095301A (zh) * 2011-11-02 2013-05-08 商升特公司 逐次逼近模数转换
US8633844B2 (en) * 2012-01-31 2014-01-21 Silicon Laboratories Inc. Performing digital windowing in an analog-to-digital converter (ADC)
CN104143983A (zh) * 2013-05-10 2014-11-12 瑞昱半导体股份有限公司 连续逼近式模拟数字转换器及其方法
CN103905049A (zh) * 2014-03-11 2014-07-02 中国科学院半导体研究所 一种高速快闪加交替比较式逐次逼近模数转换器
CN205179023U (zh) * 2014-11-26 2016-04-20 意法半导体股份有限公司 一种sar-a/d变换器
CN104796149A (zh) * 2015-05-20 2015-07-22 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995367A (zh) * 2017-12-29 2019-07-09 瑞昱半导体股份有限公司 数模转换器装置
CN109995367B (zh) * 2017-12-29 2022-12-06 瑞昱半导体股份有限公司 数模转换器装置
CN110932730A (zh) * 2018-09-20 2020-03-27 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器的控制电路及控制方法
CN110932730B (zh) * 2018-09-20 2023-03-24 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器的控制电路及控制方法
CN111327322A (zh) * 2018-12-17 2020-06-23 瑞昱半导体股份有限公司 连续逼近式模数转化器及其操作方法
CN111327322B (zh) * 2018-12-17 2023-10-13 瑞昱半导体股份有限公司 连续逼近式模数转化器及其操作方法
CN112532247A (zh) * 2019-09-18 2021-03-19 新唐科技股份有限公司 非同步循序渐进式暂存器模拟至数字转换器
CN112532247B (zh) * 2019-09-18 2023-06-30 新唐科技股份有限公司 非同步循序渐进式暂存器模拟至数字转换器

Also Published As

Publication number Publication date
US9859911B1 (en) 2018-01-02
CN107493104B (zh) 2020-11-27
TW201743564A (zh) 2017-12-16
US20170359081A1 (en) 2017-12-14
TWI594579B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107493104A (zh) 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
CN109194333B (zh) 一种复合结构逐次逼近模数转换器及其量化方法
CN105827245B (zh) 一种逐次逼近式模数转换器结构
CN105811986B (zh) 一种高速转换的逐次逼近adc电路
TW201031126A (en) Apparatus and method for successive approximation analog-to-digital conversion
CN109150186A (zh) 一种适用于逐次逼近模数转换器的预测量化方法
GB2086161A (en) Digital to analog convertor
CN106301377A (zh) 逐次逼近型模拟至数字转换器
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN110247658A (zh) 通过动态元素匹配来线性化传递特性的方法
CN109379082A (zh) 一种逐次逼近模数转换器
CN108631778A (zh) 逐次逼近模数转换器及转换方法
US10211847B1 (en) Successive approximation register analog-to-digital converter and method for operating the same
CN113114257B (zh) 次高位超前逐次逼近模数转换器及控制方法
CN110034762A (zh) 一种采样频率可调的模数转换器
CN212435679U (zh) 一种基于Vcm的超低功耗SAR ADC开关切换结构
CN111431534B (zh) 一种量化多路输入的模拟数字转换器
CN106656190A (zh) 连续逼近式模拟数字转换电路及其方法
CN108233925A (zh) 分段预量化旁路逐次逼近模数转换器
CN115833839A (zh) 采用底极板采样时序的单调切换型逐次逼近模数转换器
CN110535466A (zh) 一种基于噪声整形技术和余量读出的过采样sar adc
CN106685420A (zh) 一种逐次逼近adc电容阵列的低功耗高线性度切换方法
CN110277996A (zh) 一种adc控制方法及逐次逼近式adc
US9998137B1 (en) Power-efficient successive-approximation analog-to-digital converter using LSB averaging
CN101800549B (zh) 可切换位解析度的模拟转数字转换器及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant