CN115329714A - 基于数模混合标准单元库的模数转换器敏捷设计方法 - Google Patents

Abstract

本发明提供一种数模混合集成电路敏捷设计方法以及装置，采用数字集成电路自动化设计流程的方式设计数模混合集成电路。效仿数字集成电路标准单元库的思想，根据模拟集成电路行为级功能对其进行单元化，并针对模拟单元电路不同的性能指标进行原理图和版图设计，建立模拟单元库。通过调用单元库里的电路模块辅助电路前端设计，在物理综合过程中，基于模拟单元库和数字标准单元库，利用常见的数字布局布线工具实现布局布线的自动化，用以解决现有技术中模拟集成电路版图设计过程中迭代优化效率低且数字后端软件难以兼容模拟集成电路后端设计的问题。

Description

基于数模混合标准单元库的模数转换器敏捷设计方法

技术领域

本发明涉及模数转换技术领域，特别涉及一种基于数模混合标准单元库的模数转换器敏捷设计方法。

背景技术

随着数模混合集成电路的高速发展，一方面数字集成电路的设计从高层次综合到低层次物理版图布局基本实现自动化，模拟集成电路设计自动化研究的落后，严重制约数模混合集成电路的发展，增加了设计周期和成本；另一方面，摩尔定律的加倍效应减缓，使得复杂度和成本定律带来的问题不可忽视，制作周期越来越长，设计效率越来越低，错误代价的时间成本非常高。开源模拟和数字IP，构建共享开放型设计平台是大势所趋。

人工智能在集成电路设计自动化迈向智能化的历程上存在两个问题：首先是芯片设计领域AI技术能否助力硬件设计软件化。设计过程中版图设计往往需要花费很长时间。AI技术如果可以被用于版图设计自动化，将大大地提高设计效率；其次是设计复用问题。电路设计中针对不同的应用场景，大多数的模块尤其是模拟电路部分往往需要重新设计，难以实现设计复用。如果能够类比软件开发中的函数库，在设计过程中随意调用，那么设计效率也会大大提高。美国国防部高级研究计划局DARPA在2018年“电子复兴计划”峰会上针对这两个问题分别提出了IDEA和POSH方案，IDEA方案面向全自动芯片版图生成器，包括数字、模拟和数模混合信号电路的版图生成自动化。POSH方案针对开源硬件，希望能发展出可持续的开源硬件生态以及相应的验证工具并提供一个经过广泛认证的开源硬件基础模块库，大家都可以自由调用这些库里的模块，从而避免在硬件领域重复设计的问题。建立从RTL级到系统级别的设计库，借助于编译器编辑调用和综合优化，以最高的效能实现一个片上系统。

模拟电路自动化设计分为前端设计参数优化和后端设计自动化布局布线。早期的模拟电路参数优化工作依赖于交流符号模型和基于方程的方法，需要首先对模拟电路进行建模。目前的工作则更侧重基于人工智能的自动化设计，根据SPICE高性能模拟仿真结果，基于黑盒无梯度的优化方法对一个或多个性能指标进行单目标或多目标参数优化，包括差分进化算法、遗传算法、贝叶斯优化算法和强化学习。

人工智能算法在电路优化中起重要作用的同时，往往需要较大的算力支持。而模拟电路的设计过程中迭代优化的次数很多，在每次迭代优化的过程中都需要耗费很大的算力资源。同时人工智能算法的优化方向是随机而宽泛的，在传统设计流程中，依靠的是设计者的经验，可以避免很大一部分的无用迭代优化，如何利用设计者经验干预算法的优化方向是值得研究的问题。在人工智能用于后端布局布线设计自动化的尝试中，很难给出明确的可识别的工艺约束条件，这就使得自动生成的物理版图往往存在很多的工艺规则错误，对于大规模数模混合集成电路，这将带来很大的设计成本。相比较而言，目前的数字后端设计软件已经可以很好的避免这个问题。目前大多数的基于人工智能算法的模拟集成电路自动化设计方法都未经过硅验证。

基于数字标准单元库的可综合ADC的由于其模拟电路全部由数字标准单元组成，因此对模拟电路的结构有很大的限制，进而制约了ADC的整体结构与性能指标。首先数字标准单元库无法实现ADC中所需的电容阵列以及双端口电容器，这对ADC的架构设计提出了很高要求；其次数字标准单元库无法实现栅压自举采样开关，仅能采用传输门结构的开关电容结构，这就意味着，输入信号很难具有较高的线性度；同样的，基于标准单元库设计运放并不容易，因此无法应用于流水线及∑-Δ结构ADC的设计。因此可综合ADC往往只能被用于具有中低性能指标要求的ADC设计中，例如随机闪存ADC和基于VCO的ADC。

数字集成电路系统设计领域有相当成熟的电子设计自动化(EDA)软件工具用于实现从高层次综合到低层次版图布局，模拟集成电路设计则没有相应的软件水平。如果成熟的数字布局布线工具可以被用于模拟集成电路的设计，采用类似于数字电路的基于标准单元库的设计方法将会极大地缩短模拟集成电路的设计周期。

发明内容

本发明是为解决上述问题而进行的，目的在于提供一种基于数模混合标准单元库的模数转换器敏捷设计方法，效仿数字集成电路标准单元库的思想，根据模拟集成电路行为级功能对其进行单元化，并针对模拟单元电路不同的性能指标进行原理图和版图设计，建立模拟单元库；通过调用单元库里的电路模块辅助电路前端设计，在物理综合过程中，基于模拟单元库和数字标准单元库，利用常见数字布局布线工具实现布局布线的自动化，本发明采用了如下技术方案：

本发明提供了一种基于数模混合标准单元库的模数转换器敏捷设计方法，其特征在于，包括以下步骤：步骤S1，根据系统电路的性能指标确定模数转换器的系统架构及内部各电路模块的结构，所述电路模块包括模拟集成电路模块、数字逻辑控制电路模块、时钟分频电路模块；步骤S2，对所述模拟集成电路模块进行行为级功能单元化，将其划分成多个结构单元；步骤S3，根据各所述结构单元的性能指标范围，设计多尺寸规格的所述结构单元的原理图及版图，从而建立模拟单元库；步骤S4，通过调用所述模拟单元库，完成所述模拟集成电路模块原理图设计；步骤S5，设计所述数字逻辑控制电路模块；步骤S6，对所述模数转换器的数模混合集成电路进行前仿真，分析验证所述数模混合集成电路功能的正确性，并根据前仿真结果进行模拟电路参数优化；步骤S7，输出所述模拟集成电路模块的门级网表，调用所述模拟单元库，并利用数字布局布线工具生成所述模拟集成电路模块的物理版图；步骤S8，基于所述模拟集成电路模块的物理版图，提取寄生参数，对所述模拟集成电路模块进行后仿真，并根据后仿真结果进行所述模拟电路参数优化；步骤S9，输出所述模数混合集成电路的门级网表，并利用所述数字布局布线工具完成自动化布局布线，从而生成所述模数混合集成电路的物理版图。

本发明提供的基于数模混合标准单元库的模数转换器敏捷设计方法，还可以具有这样的技术特征，其中，步骤S7和S9中，所述数字布局布线工具基于TCL脚本生成所述物理版图，包括以下步骤：设置工作路径并配置工艺库文件；导入对应的所述门级网表；布局布线；LVS；以及生成所述物理版图。

本发明提供的基于数模混合标准单元库的模数转换器敏捷设计方法，还可以具有这样的技术特征，其中，所述布局布线包括以下子步骤：步骤A1，对所述模拟电路模块、数字逻辑电路模块以及时钟分频电路模块进行布局规划；步骤A2，对输入输出端口的位置进行布局，并完成所述模拟电路模块的手动位置布局以满足其对称性要求；步骤A3，利用常见数字布局布线工具对所述数字逻辑电路进行自动布局并填充FILLER和DCAP以保证电源的连接性；步骤A4，布置电源线；步骤A5，布置信号线时，考虑到模拟信号对称性及耦合要求，模拟信号线手动绘制，数字信号线采用自动布线。

本发明提供的基于数模混合标准单元库的模数转换器敏捷设计方法，还可以具有这样的技术特征，还包括以下步骤：步骤S10，提取所述模数混合集成电路的物理版图的寄生参数，对所述模数混合集成电路进行后仿真，并根据所述后仿真结果优化模数混合电路参数；步骤S11，基于优化后的所述模数混合电路参数完成所述模数转换器的顶层电路设计，添加芯片管脚接口处理模块，生成所述顶层电路的顶层网表，使用所述数字布局布线工具完成顶层版图绘制。

发明作用与效果

传统模拟集成电路是从晶体管到电路的设计过程，本发明通过生成模拟单元库，实现从晶体管到单元库到电路的设计过程。根据本发明的基于数模混合标准单元库的模数转换器敏捷设计方法，为了适应模拟电路性能指标繁复的情形，针对不同的性能指标范围相应的设计不同尺寸规格的结构单元，同时设计者可以随意增添、删减所用结构单元的数目来适应不同场景下对性能指标的要求。参数优化过程不再是晶体管参数的调整，而是标准单元的规格选取与数量优化。数模混合集成电路的物理版图生成是基于数字布局布线工具实现的，模拟单元库的存在使得数模混合集成电路中模拟模块和数字模块的布局布线都可以被数字后端软件自动实现，解决了数字后端软件难以兼容模拟集成电路设计的问题。系统电路的物理版图生成仅需要一套基于TCL语言的综合脚本即可完成，系统参数迭代优化仅需调整脚本部分参数，极大地降低了迭代优化版图生成的时间成本，缩短设计周期。与可综合ADC相比，可支持设计更多结构的ADC，具备更大的灵活性。此外，本发明的模拟单元库及数字化设计流程使得电路设计流程开源更加方便，只需要提供相应的模拟单元库及设计综合脚本即可，解决了模拟集成电路的设计复用困难及不同工艺下可迁移性低的问题。

附图说明

图1是本发明实施例中基于数模混合标准单元库的模数转换器敏捷设计方法的流程图；

图2是本发明实施例中基于数模混合标准单元库的模数转换器设计方法实例结构示意图；

图3是本发明实施例中栅压自举开关结构单元化示意图；

图4是本发明实施例中动态比较器结构单元化示意图；

图5是本发明实施例中模拟电路部分的其他辅助单元示意图；

图6是本发明实施例中模拟单元库的MOM电容结构示意图；

图7是本发明实施例中电容阵列的布局示意图；

图8是本发明实施例中异步SAR逻辑结构示意图；

图9是本发明实施例中ADC整体版图布局示意图。

具体实施方式

为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，以下结合实施例及附图对本发明的基于数模混合标准单元库的模数转换器敏捷设计方法作具体阐述。

<实施例>

本实施例的模数转换器是基于TSMCN65工艺模拟单元库下的分辨率为10bit，采样速率为65MSPS的逐次逼近型模数转换器，即SAR ADC，主要由采样开关、比较器、电容阵列以及SAR逻辑组成。通过采样开关对差分输入信号进行奈奎斯特采样，并接到比较器输入端，电容阵列的下极板与采样后信号相连，上极板在参考高低电平切换，起初电容阵列的上极板接参考低电平，通过SAR逻辑判断比较器输入端采样后信号的电压高低，电压较低那侧电容阵列对应相应位电容的上极板切换到参考高电平，比较器输入端电压差值进而减小相应权重的电压值，经过数次转换后比较器输入端电压差值达到所需分辨率的要求，输出对应码值。

根据设计需求，构建用于定制数模混合集成电路敏捷设计的模拟单元库。如表1所示，模拟单元库四个类别下目前共有29种不同功能及尺寸的标准单元，可以支持模数转换器和模拟运算等电路的敏捷设计。

表1模拟单元库的标准单元表

图1是本发明实施例中基于数模混合标准单元库的模数转换器敏捷设计方法的流程图。

如图1所示，基于数模混合标准单元库的模数转换器敏捷设计方法具体包括如下步骤：

步骤S1，根据系统电路的性能指标确定模数转换器的系统架构及内部各电路模块的结构，电路模块包括模拟集成电路模块、数字逻辑控制电路模块、时钟分频电路模块；

图2是本发明实施例中基于数模混合标准单元库的模数转换器设计方法实例结构示意图；

如图2所示，该系统要求模数转换器的分辨率为10bit，采样速度为65MSPS，因此采用奈奎斯特采样逐次逼近型模数转换器(SAR ADC)，电路由采样开关、比较器、电容阵列及SAR逻辑组成。其中采样开关采用栅压自举型采样开关结构；比较器采用两级动态比较器结构，由前级预放大器和后级锁存器组成；电容阵列采用二进制附加一位冗余的结构，其中高两位电容采用分裂电容结构；SAR逻辑采用异步SAR逻辑。

步骤S2，对模拟集成电路模块进行行为级功能单元化，将其划分成多个结构单元；

图3是本发明实施例中栅压自举开关结构单元化示意图；图4是本发明实施例中动态比较器结构单元化示意图；

本实例中所示ADC的模拟集成电路部分包括栅压自举采样开关和动态比较器，对其进行结构功能单元化。

具体地，栅压自举采样开关电路结构如图3所示，栅压自举技术常被用于获得较高的线性度以减小失真，栅压自举采样开关中实现栅压自举功能的模块被划分出来建库，命名为自定义类CDC(custom define class)；采样开关所用电容为叉指型MOM电容，由同层金属之间寄生电容形成，相比于其他金属电容，其相同面积的容值较小。采用多层金属堆叠的叉指形式，增大同层金属之间的接触面积，获得较大容值。在设计版图设计过程中，该MOM电容通过调整金属层面积，获得不同大小的容值。

动态比较器电路结构如图4所示，其由动态预放大器和锁存器两部分组成，当时钟信号为低电平时，放大器输出被预充电到高电平VDD，时钟上升沿过程中，输出电压通过电压调制管放电，输入电压越大，放电速度越快。放大器输出端由于放电速度的快慢导致存在压差，通过锁存器将压差快速钳制到电源电压，通过比较放电速度，获得比较结果。动态放大器为差分对称结构，对其单边进行单元化操作建库，命名为压控放电单元VCDC(voltagecontrolled discharge cell)。锁存器的单边结构类似于或非门，对其进行建库，命名为失配增强型或非门MSNR(mismatch enhanced NOR gate)。为了增强比较器的设计可调性，分别增加了压控放电路径VCDP(voltage controlled discharge path)和MOS电容P/NCAP单元。

图5是本发明实施例中模拟电路部分的其他辅助单元示意图；

如图5所示，通过将VCDC电路中的PMOS的栅极接低电平，获得VCDP单元，VCDP常常并联在预放大器输出端用于加快放电速度。通过将MOS管的源漏短接，获得MOS电容—P/NCAP，常被用于校准比较器输入端失调电压。

步骤S3，根据各所述结构单元的性能指标范围，设计对应的多尺寸规格的结构单元的原理图及版图，从而建立模拟单元库；

本实施例根据模拟集成电路的结构单元的不同性能指标范围，将其划分为三个档次，通过使用不同尺寸规格或阈值电压的晶体管相应地设计满足不同指标的结构单元；在所建模拟单元库中VCDC、VCDP、MSNR等结构单元都存在三种不同尺寸规格。在SAR ADC的设计中，需要一个用于构建电容阵列的单位电容，MOM电容的结构示意图如图6所示，其结构为全包围式箱式结构，内部金属层为电容的正极，外部金属层为电容的负极，其容值由同层金属之间的寄生电容决定，为了用于ADC的设计，本实施例在模拟单元库增加了容值为1fF左右的单位MOM电容。

步骤S4，通过调用所述模拟单元库，完成所述模拟集成电路模块原理图设计。

本实施例中，模拟集成电路模块原理图包括栅压自举采样开关的原理图和比较器的原理图。具体地，调用时钟反相器(CKND)、自定义类(CDC)、MOM电容以及NMOS管搭建栅压自举采样开关的原理图，为了实现65MSPS采样速率，10bit以上的采样后信号有效位数，MOM电容的容值选为35fF左右；调用压控放电单元VCDC、压控放电路径VCDP、失配增强型或非门MSNR和PCAP搭建比较器原理图，该实例中所用比较器中预放大器单端调用两个VCDC单元并行放置，同时增加一个VCDP单元加快放电速度，锁存器部分使用两组MSNR单元背靠背放置，同时在比较器输入端各增加四组MOS电容PCAP用于校准比较器输入失调。

步骤S5，设计所述数字逻辑电路模块，包括电容阵列和SAR逻辑电路。

图7是本发明实施例中电容阵列的布局示意图；图8是本发明实施例中异步SAR逻辑结构示意图。

本实施例中，电容阵列的布局如图7所示，主要由驱动模块、虚拟保护电容模块、固定电平模块以及电容阵列模块，所用电容阵列采用了二进制附加一位冗余的结构；对于二进制电容，如果高位出现比较错误，后续所有低位电容的权重无法抵消其错误代价，因此在本实施例中增加了一位64C权重电容冗余，用于高位比较错误的校准，同时为了防止电容在电平切换过程中使得比较器输入端共模电压不断上升，在最高两位权重电容处采用了分裂式电容结构，用于保持共模电压的稳定；电容阵列的驱动模块是由一组反相器阵列构成，用于实现参考高、低电平的切换，电容阵列模块中单行排列了16个单位电容，上下对称排列。

SAR逻辑的电路结构如图8所示，采用标准数字做法，本实例采用了异步SAR控制逻辑，通过一组D触发器组成的移位寄存器，比较器的输出结果产生有效信号作为触发器的触发边沿，采样信号的反相时钟作为触发器的复位信号，产生一组SAR逻辑移位控制时钟信号；比较器的输出结果用于产生比较器时钟，当比较完成后，时钟进行一次跳变，在移位控制信号和比较器输出结果的控制下，实现电容阵列驱动信号的切换。

步骤S6，对模数转换器的数模混合集成电路进行前仿真，分析验证数模混合集成电路功能的正确性，并根据前仿真结果进行模拟电路参数优化。

步骤S7，所述前仿真结果符合所述系统电路的性能指标后，输出所述模拟集成电路模块的门级网表，再调用所述模拟单元库，并基于数字布局布线工具生成所述模拟集成电路模块的物理版图；

本实施例中，数字布局布线工具的操作完全基于TCL脚本完成，模拟电路模块的版图生成主要包括以下步骤：设置工作路径并配置库文件、导入网表、布局布线、LVS以及版图生成；与数字电路不同的是，模拟电路对线宽有一定要求，不一定是最小线宽。同时，比较器作为一个差分的模拟电路，对电路的对称性要求非常严格，因此，电路中的连线需要手动添加约束条件绘制，避免工艺偏差以及不对称所带来的精度影响。

步骤S8，基于所述物理版图，提取寄生参数，对所述模拟集成电路模块进行后仿真，并根据所述后仿真结果优化所述模拟电路参数；

步骤S9，后仿真结果验证通过后，输出所述模数混合集成电路的网表，并借助数字布局布线工具完成自动化布局布线，从而生成所述电路的物理版图；

本实施例中，ADC的版图的绘制流程分为四个步骤：设置工作路径并配置库文件、导入网表、布局布线、LVS以及版图生成。布局布线是整个版图绘制流程中最重要的一环，通过分析ADC布局布线来介绍版图绘制流程，如图9所示；具体地，布局布线流程首先需要对电容阵列、比较器、开关及时钟分频电路等模拟电路单元和数字逻辑控制单元进行布局规划；其次是对输入输出端口的位置布局；在完成了模拟电路单元的位置布局后，数字逻辑单元的布局是由数字布局布线工具自动布局完成。器件布局完成后，由于使用了多组电源，因此需要对不同器件的电源电压进行划分，电容阵列的电源为参考电压源VREFN和VREFP，比较器、开关及时钟分频电路的电源为模拟电压源AVSS和AVDD，数字逻辑控制单元的电源为数字电压源VDD和VSS，为保证电源的连接性，需要填充DCAP和FILLER，填充完成后即可布置电源线。参考电压源上需要并联去耦电容，去耦电容采用DCAP加MOM电容的形式，在DCAP上以MOM电容的形式依次添加不同层金属，以较小的面积实现较大的容值。本设计实例中的去耦电容容值约为20pF。电源线布置完成后，所有模拟器件之间的连接线作为模拟线需要手动绘制，数字连接线由自动布线完成。

步骤S10，提取所述电路的所述物理版图的寄生参数，对所述电路进行后仿真，并根据所述后仿真结果优化参数；

步骤S11，基于优化后的参数完成所述模数转换器的顶层电路设计，添加芯片管脚接口处理模块(IO PAD)，生成所述顶层电路的顶层网表，使用数字后端设计软件完成顶层版图绘制；

本实施例中，ADC版图生成后，需要提取寄生参数用于ADC全电路的后仿真，并根据仿真结果优化电路参数；最后设计ADC顶层电路，添加IO PAD，生成顶层网表，使用数字后端设计软件完成顶层版图绘制；ADC的顶层版图绘制主要是完成PAD的布局以及PAD与ADC之间连接的布线。TSMCN65工艺的PAD主要分为模拟电源PAD、2.5V数字电源PAD、1.2V数字电源PAD、模拟输入PAD、数字信号输入PAD以及数字信号输出PAD，除此之外还有模数隔离PAD和CORNER。首先需要对众多PAD进行布局规划，注意在数字和模拟PAD之间需要添加数模隔离PAD。芯片四周由CORNER构成，PAD上需要依次添加不同方向的bond实现和外部的连接。

此外，为了通过全芯片的DRC并在一定程度上降低ESD的危害，需要在所有的模拟线上串联一个电阻，为了使信号(或电源电流)不会衰减太多，需电阻阻值尽可能小，通过并联单位电阻可以得到任意小的电阻。布线需要考虑的重要因素是线阻大小，参考电压源、模拟电压源及数字电压源对于线阻有严格要求，需要按照要求绘制PAD和ADC之间的电源线，参考电压源通过使用多层金属布线来降低线阻，数字电压源通过使用电源环来实现供电以及降低线阻。在电源线的绘制过程中使用多组布线来减小趋肤效应带来的影响。部分数字线使用自动布线完成。版图绘制完成后，需要进行LVS及DRC的检查，在确保LVS、DRC及芯片的功能和性能指标无问题后即可提交整个芯片的GDS文件，整个芯片的设计完成。

实施例作用与效果

传统模拟集成电路是从晶体管到电路的设计过程，本发明实施例通过生成模拟单元库，实现从晶体管到单元库到电路的设计过程。根据本实施例的基于数模混合标准单元库的模数转换器敏捷设计方法，为了适应模拟电路性能指标繁复的情形，针对不同的性能指标范围相应的设计不同尺寸规格的结构单元，同时设计者可以随意增添、删减所用结构单元的数目来适应不同场景下对性能指标的要求。参数优化过程不再是晶体管参数的调整，而是标准单元的规格选取与数量优化。数模混合集成电路的物理版图生成是基于数字布局布线工具实现的，模拟单元库的存在使得数模混合集成电路中模拟模块和数字模块的布局布线都可以被数字后端软件自动实现，解决了数字后端软件难以兼容模拟集成电路设计的问题。系统电路的物理版图生成仅需要一套基于TCL语言的综合脚本即可完成，系统参数迭代优化仅需调整脚本部分参数，极大地降低了迭代优化版图生成的时间成本，缩短设计周期。与可综合ADC相比，可支持设计更多结构的ADC，具备更大的灵活性。此外，本发明的模拟单元库及数字化设计流程使得电路设计流程开源更加方便，只需要提供相应的模拟单元库及设计综合脚本即可，解决了模拟集成电路的设计复用困难及不同工艺下可迁移性低的问题。

上述实施例仅用于举例说明本发明的具体实施方式，而本发明不限于上述实施例的描述范围。

Claims (4)

1.一种基于数模混合标准单元库的模数转换器敏捷设计方法，其特征在于，包括以下步骤：

步骤S2，对模数转换器中的模拟集成电路模块进行行为级功能单元化，将其划分成多个结构单元；

步骤S3，根据各所述结构单元的性能指标范围，设计多尺寸规格的所述结构单元的原理图及版图，从而建立模拟单元库；

步骤S4，通过调用所述模拟单元库，完成所述模拟集成电路模块原理图设计；

步骤S7，输出所述模拟集成电路模块的门级网表，调用所述模拟单元库，并利用数字布局布线工具生成所述模拟集成电路模块的物理版图；

步骤S9，输出所述模数转换器的模数混合集成电路的门级网表，并利用所述数字布局布线工具完成自动化布局布线，从而生成所述模数混合集成电路的物理版图。

2.根据权利要求1所述的基于数模混合标准单元库的模数转换器敏捷设计方法，其特征在于：

其中，步骤S7和步骤S9中，所述数字布局布线工具基于TCL脚本生成所述物理版图，包括以下步骤：设置工作路径并配置库文件；导入对应的所述门级网表；布局布线；LVS；以及生成所述物理版图。

3.根据权利要求2所述的基于数模混合标准单元库的模数转换器敏捷设计方法，其特征在于：

其中，所述布局布线包括以下子步骤：

步骤A1，对所述模拟集成电路模块、所述数字逻辑电路模块以及时钟分频电路模块进行布局规划；

步骤A2，对输入输出端口的位置进行布局，并完成所述模拟集成电路模块的手动位置布局以满足其对称性要求；

步骤A3，利用所述数字布局布线工具对所述数字逻辑电路进行自动布局，并填充FILLER和DCAP以保证电源的连接性；

步骤A4，布置电源线；

步骤A5，布置信号线，其中，考虑到模拟信号对称性及耦合要求，模拟信号线手动绘制，数字信号线采用自动布线。

4.根据权利要求1所述的基于数模混合标准单元库的模数转换器敏捷设计方法，其特征在于，还包括以下步骤：

步骤S10，提取所述模数混合集成电路的物理版图的寄生参数，对所述模数混合集成电路进行后仿真，并根据后仿真结果优化模数混合电路参数；

步骤S11，基于优化后的所述模数混合电路参数完成所述模数转换器的顶层电路设计，添加芯片管脚接口处理模块，生成所述顶层电路的顶层网表，使用所述数字布局布线工具完成顶层版图绘制。

Images