CN101674086A - 逐次逼近型a/d转换器及其控制方法、固体摄像器件和摄像装置 - Google Patents

逐次逼近型a/d转换器及其控制方法、固体摄像器件和摄像装置 Download PDF

Info

Publication number
CN101674086A
CN101674086A CN200910169904A CN200910169904A CN101674086A CN 101674086 A CN101674086 A CN 101674086A CN 200910169904 A CN200910169904 A CN 200910169904A CN 200910169904 A CN200910169904 A CN 200910169904A CN 101674086 A CN101674086 A CN 101674086A
Authority
CN
China
Prior art keywords
converter
successive approximation
transfer process
reference signal
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910169904A
Other languages
English (en)
Other versions
CN101674086B (zh
Inventor
榊原雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101674086A publication Critical patent/CN101674086A/zh
Application granted granted Critical
Publication of CN101674086B publication Critical patent/CN101674086B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供了逐次逼近型A/D转换器及其控制方法、固体摄像器件和摄像装置，所述逐次逼近型A/D转换器包括：生成基准信号的基准信号生成部；比较器，所述比较器使输入至所述比较器中的模拟信号与所述基准信号相比较，并且将所述模拟信号转换为数字信号；以及控制部，所述控制部控制所述基准信号，通过在所述比较器处对所述模拟信号执行多次A/D转换过程来进行过采样，使得所述模拟信号在第一次A/D转换过程中被A/D转换为N位数字值，并且在所述第一次A/D转换过程中得到的所述N位数字值的较高n位是固定的情况下，从第(N－n)位以下的较低位开始进行第二次及后续的A/D转换过程。因此，本发明能够缩短包括过采样的过程所需要的时间，从而能够缩短A/D转换所需的时间。

Description

逐次逼近型A/D转换器及其控制方法、固体摄像器件和摄像装置
相关申请的交叉参考
本申请包含与2008年9月8日向日本专利局提交的日本在先专利申请JP 2008-229360的公开内容相关的主题，在此将该在先申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及逐次逼近型模拟/数字(analog/digital，A/D)转换器、该逐次逼近型A/D转换器的控制方法、固体摄像器件和摄像装置。
背景技术
存在一种称作逐次逼近型A/D转换器的A/D转换器(ADC)。在逐次逼近型A/D转换器中，通过单个比较器多次重复对大小的比较。更具体地，使振幅为最大振幅(满度(full scale，FS))一半的电压与输入电压相比较。此时获得的比较结果对应于数字值的最高有效位(most significant bit，MSB)。
根据最高有效位的值，随后在输入电压与电压FS/4或者3FS/4之间进行另一比较，所述电压FS/4或者3FS/4的振幅比第一电压的振幅高或者低第一电压振幅的一半，即比第一电压的振幅高或者低(1/4)FS。此时的比较结果构成下一位的值。然后重复相同的步骤，并且通过执行上述步骤N次来完成A/D转换过程。
用于减少这种类型的逐次逼近型A/D转换器的转换时间的已知技术包括这样的技术，该技术含有如下步骤：检测在前面A/D转换(i≥2)的全部i个周期中已获得的相同值的较高位，并且将那些位的固定值用于当前周期的逐次逼近(例如，见JP-A-2006-108893(专利文献1))。
在逐次逼近型A/D转换器中，能够通过基于过采样(oversampling)的求平均来使输入信号中所包含的噪声分量减小。过采样是通过执行多次A/D转换过程来获得多个数字数据的操作，其中，所述转换过程包括含有被重复N次以完成此过程的步骤。求平均是从利用过采样获得的多个数据的总和获得平均值的操作。当使n个数据相加时，信号分量的总量将是每个数据的信号分量的n倍，并且噪声分量的总量将是每个数据的噪声分量的
Figure G2009101699046D00021
倍。因此，能够通过求出这些分量的平均值来实现信噪比(signal-to-noise ratio)的提高。
下面讨论通过逐次逼近型A/D转换器进行的普通A/D转换操作，该操作包括进行N位的A/D转换和M次的过采样。例如，假设进行10位(N＝10)A/D转换，并且进行4次(M＝4)过采样。首先，如图13所示，进行具有10个周期的A/D转换过程，每个周期(期间T)处理1位。随后，重复4次该A/D转换过程，并且与第一次操作相同，在10个周期的转换过程中处理上述10位。
如上所述，在相关技术的普通逐次逼近型A/D转换器中，必须在N位的A/D转换过程中进行N次比较。因此，当对输入信号进行M次过采样时，必须进行N×(M+1)次比较操作，因而A/D转换所需的时间较长。在专利文献1中公开的用于缩短转换时间的技术不是基于利用过采样来求平均的假设。也就是说，当将在专利文献1中公开的用于缩短转换时间的技术毫无变化地直接用于利用过采样来求平均时，该技术将不会使包括过采样的过程所需要的时间有任何缩短，因此也不会使A/D转换所需要的时间缩短。
发明内容
鉴于上述问题，期望提供一种逐次逼近型A/D转换器、该逐次逼近型A/D转换器的控制方法以及装配有该转换器的固体摄像器件和摄像装置，在所述逐次逼近型A/D转换器中，能够缩短包括过采样的过程所需要的时间，从而缩短A/D转换所需要的时间。
本发明实施例提供一种逐次逼近型A/D转换器，所述逐次逼近型A/D转换器包括：生成基准信号的基准信号生成部；以及比较器，所述比较器使输入至所述比较器中的模拟信号与所述基准信号相比较，并且将所述模拟信号转换为数字信号，其中，控制所述基准信号，通过在所述比较器处对所述模拟信号执行多次A/D转换过程来进行过采样，使得所述模拟信号在第一次A/D转换过程中被A/D转换为N位数字值，并且在所述第一次A/D转换过程中得到的所述N位数字值的较高n位是固定的情况下，从第(N-n)位开始对较低位进行第二次及后续的A/D转换过程。
当具有上述结构的逐次逼近型A/D转换器通过执行多次A/D转换过程实现过采样时，在第一次A/D转换过程中从模拟信号获得N位数字值。此时的A/D转换是普通A/D转换过程，其中，重复N次步骤来进行A/D转换。在第二次及后续的A/D转换过程中进行过采样。在第一次A/D转换时输入的模拟信号的状态与第二次及后续的A/D转换过程时输入的模拟信号的状态之间的相关程度较高的情况下，较高n位的数字值将不变。
考虑到这个事实，在第二次及后续的A/D转换过程中，不对在第一次A/D转换过程中获得的N位数字值的较高n位进行A/D转换，从而使那些位是固定的，而是从较低位的第(N-n)位开始A/D转换。第一次A/D转换过程时输入的模拟信号的状态与第二次及后续的A/D转换过程时输入的模拟信号的状态之间的相关程度越高，则具有不变数字值的较高位的位数n变得越大。因此，从较低位开始第二次及后续的A/D转换过程。
如上所述，第二次及后续的A/D转换过程从第(N-n)位以下的较低位开始，即从位串的中间开始。因此，不需要对从最高有效位直到第二次及后续的A/D转换过程开始时的位之前的位构成的位组进行处理。能够使处理时间相应地缩短。假设过采样过程的每个周期缩短的时间用T表示，并且进行M次过采样。那么，在整个过采样过程中能够缩短的处理时间是T×M。也就是说，与当不使用本实施例的方法时所需的处理时间相比较，进行M次过采样所需要的处理时间能够缩短T×M的时间量。
根据本发明的实施例，能够在较高n位是固定的情况下进行在过采样中所包含的第二次及后续的A/D转换过程，并且能够使处理时间缩短对上述n位进行A/D转换所需要的时间量。因此，能够缩短A/D转换所需要的时间。
附图说明
图1是示出了本发明实施例的逐次逼近型A/D转换器的系统结构的框图；
图2是示出了基准信号生成部的示例性结构的电路图；
图3A和图3B是示出了用于从64个单位电容C中随机选择15个单位电容C的模式示例图；
图4是示出了单位电容选择电路的示例性结构的框图；
图5是示出了单元内部结构的示例的电路图；
图6A和图6B是示出了逻辑电路的示例性结构的电路图；
图7是示出了在本发明实施例的逐次逼近型A/D转换器具有2位返回值的情况下的处理序列图；
图8是示出了具有3位返回值的A/D转换器的工作波形的波形图；
图9A和图9B是示出了当在FS/2附近误判定了输入信号时，在没有冗余结构的情况下(图9A)观察到的基准电压之间的转变和在冗余结构的情况下(图9B)观察到的基准电压之间的转变的波形图；
图10是示出了采用了本发明的CMOS图像传感器的示例性结构的系统结构图；
图11是示出了单位像素的电路结构示例的电路图；
图12是示出了本发明实施例的摄像器件的示例性结构的框图；以及
图13是示出了普通逐次逼近型A/D转换器的处理序列图。
具体实施方式
下面参照附图说明本发明的实施例。
系统结构
图1是示出了本发明实施例的逐次逼近寄存器A/D转换器(逐次逼近型A/D转换器)的系统结构的框图。如图1所示，本实施例的逐次逼近寄存器A/D转换器10包括比较器11、数据存储器12、基准信号生成部13、控制部14和数据转换器15。
比较器11使作为输入信号的模拟信号与从基准信号生成部13供应的基准信号逐次比较。数据存储器12用作锁存电路，并且比较器11的比较结果被存储在该存储器中。基准信号生成部13例如是数字/模拟(digital-analog，D/A)转换器，并且基准信号生成部13在控制部14的控制下生成将要与比较器11中的模拟信号逐次比较的基准信号。稍后将对基准信号生成部13进行详细说明。
控制部14基于存储在数据存储器12中的比较器11的比较结果来控制生成基准信号的基准信号生成部13，并且还基于来自外部的指令来控制过采样。稍后将对控制部14进行详细说明。作为比较器11中的逐次逼近的结果，N位数字数据最终被存储在数据存储器12中。数据转换器15在将存储在数据存储器12中的经过A/D转换的数字数据输出之前，进行用于消除冗余的转换和基于所进行的过采样次数的校正计算。因此，最终输出N位数字信号。
下面详细说明基准信号生成部13和控制部14。首先对基准信号生成部13进行说明。
基准信号生成部
在基准信号生成部13中，由于构成基准信号生成部13的一部分的D/A转换器的特性差异，可能会出现误差。这种误差作为噪声使基准信号发生波动。使用下面说明的方法能够抑制D/A转换器的特性差异。
例如，可以使用动态元件匹配方法，在该方法中，按照能实现一定分辨率所需的数量，准备好与1最低有效位(Least Significant Bit，LSB)对应的元件从而构成D/A转换器的一部分，并且在该方法中，当每次进行A/D转换时对元件进行(拟似)随机选择。当采用这种动态元件匹配方法时，能够利用过采样来使误差平均化并受到抑制。
参考文献1和参考文献2中说明了动态元件匹配方法的实施方式示例，在参考文献1中，基准信号是电流，而在参考文献2中，基准信号是电压。
参考文献1：T.Miki，et al.，“An 80-MHz 8bit CMOS D/A Converter”，IEEE Journal of Solid-State Circuits，vol.sc-21，No.6，Dec.1986。
参考文献2：G.I.Radulov，et al.，“A Binary-To-Thermometer decoderwith Built-in redundancy for Improved DAC Yield”，Circuits and Systems，ISCAS 2006，proc。
如图1所示，基准信号生成部13包括基准信号生成器131、用作一次解码器的温度计码转换器(thermometer code converter)132和用作二次解码器的基准信号生成控制电路133。下面说明基准信号生成部13的具体结构。
下面参照以电压作为基准信号的示例，对基准信号生成部13进行具体说明。
当基准信号是电压时，基准信号生成器131由多个单位电容C构成。具体地，如图2所示，多个单位电容C的一端共同地连接在一起，并且通过开关SW将正基准电压Vrefp或者负基准电压Vrefn选择性地施加到各个单位电容的另一端上。
实现一定分辨率所需要的数量的单元21被布置成二维阵列形式，各个单元21包括单位电容C和开关SW。例如，假设存在着64个单位电容C，并且从这64个单位电容C中随机选择15个单位电容C。这种选择的可能模式包括：如图3A所示选择位于64个单位电容C的阵列底部的15个单位电容C的模式，和如图3B所示选择位于阵列右侧的15个单位电容C的模式。图3A和图3B的阴影线部分表示已经被选择的单位电容(单元)。下面将图3A和图3B所示的模式分别称作“模式1”和“模式2”。
图4是示出了当单位电容C的数量是64时，所使用的单位电容选择电路的示例性结构的框图。
在图4中，电容阵列部22由以二维阵列形式布置的单元21形成，各单元21包括单位电容C和开关SW。电容阵列部22相当于图1所示的基准信号生成器131。在电容阵列部22周围布置有X解码器23和Y解码器24。X解码器23和Y解码器24是进行一次转换，即进行从二进制码到温度计码的转换的一次解码器。也就是说，X解码器23和Y解码器24相当于图1所示的温度计码转换器132。
图5示出了包括单位电容C和开关SW的单元21的示例性结构。如图5所示，除了包括单位电容C和开关SW之外，单元21还包括逻辑电路25和反相器26。逻辑电路25用作稍后说明的二次解码器。也就是说，逻辑电路25相当于图1所示的基准信号生成控制电路133。
解码结果Xj和Xaj+1从X解码器23被输入到逻辑电路25，并且解码结果Yi和Yai+1从Y解码器24被输入到逻辑电路25。逻辑电路25的输出被直接供应到开关SW，并且逻辑电路25的通过反相器26反相的另一输出也被供应到开关SW。
图6A和图6B示出了逻辑电路25的示例性结构。逻辑电路25包括或(OR)电路251和与(AND)电路252。在模式1(图6A)中，或电路251在解码结果Xj与Yi+1之间执行逻辑或。与电路252在或电路251的逻辑或结果与解码结果Yi之间执行逻辑与。这样，在模式1(图6A)中，与电路252提供了逻辑与结果“Ya＝Y”和“Xa＝0”。
在模式2(图6B)中，或电路251在解码结果Xj+1与Yi之间执行逻辑或。与电路252在或电路251的逻辑或结果与解码结果Xj之间执行逻辑与。这样，在模式2(图6B)中，与电路252提供了逻辑与结果“Ya＝0”和“Xa＝X”。
从上述说明明显可见，用于选择单位电容C的单位电容选择电路由用作一次解码器的温度计码转换器132和用作二次解码器的基准信号生成控制电路133构成。
下面说明具有上述结构的单位电容选择电路的操作。由于电容阵列部22中的单元数量是64，因此例如使用6位(6-bit)信号作为用于选择单元21的信号。
首先，将3位较高位或MSB以及3位较低位或LSB输入至X解码器23和Y解码器24中来选择单元21。在X解码器23和Y解码器24处，表示较高位或MSB以及较低位或LSB的各个输入信号从3位二进制码转换为8位温度计码(一次转换)。当将LSB输入至X解码器23中且将MSB输入至Y解码器24中时，选择模式是模式1。当将MSB输入至X解码器23中且将LSB输入至Y解码器24时，选择模式是模式2(见图3A和图3B)。
例如，当将15LSB作为输入信号输入以便从64个单位电容C中选出15个单位电容C时，沿Y方向输入3位较高位001，并且沿X方向输入3位较低位111。此时，选择模式是模式1。在模式1中，较高位(001)通过Y解码器24被转换为00000011，并且较低位(111)被转换为01111111。在这种情况下选择的单位电容C是以二维阵列形式布置的64个单位电容C中的如图3A所示的位于底部的15个电容。
在模式2中，较高位被转换为00000011，并且较低位被转换为01111111。在模式2中选择的单位电容C是以二维阵列形式布置的64个单位电容C中的如图3B所示的位于右侧的15个电容。通过对模式1和模式2输出的信号求平均(过采样)，能够使会引起单位电容C的电容值的波动的任何误差都得到校正。
尽管在两种选择模式，即模式1和模式2的情况下对实施例进行了说明，但本发明不限于这两种模式，并且能够通过改变电路结构来设计任何类型的电容选择模式。另外，单元数量也不限于64。
控制部
下面说明控制部14。如图1所示，控制部14包括计算元件141、电容控制用存储器142和冗余数据随机存取存储器(Random AccessMemory，RAM)143。
计算元件141根据存储在数据存储器12中的比较器11的比较结果和从冗余数据RAM 143供应的冗余数据，计算将要用作下一个基准信号的位串。在该计算元件141处的计算结果或者说将要用作下一个基准信号的位串被存储在电容控制用存储器142中。上述温度计码转换器132将存储在电容控制用存储器142中的计算元件141的计算结果转换为温度计码。在冗余数据RAM 143中预先存储有可从外部写入的冗余数据。
采样保持电路
从图1明显可见，本实施例的逐次逼近寄存器A/D转换器10在设置有比较器11的输入信号端子的那一侧上不具有采样保持电路。
普通的逐次逼近寄存器A/D转换器在设置有输入信号端子的那一侧上必须具有采样保持电路。原因在于，当输入信号的信号电平在A/D转换期间波动时，逐次逼近寄存器A/D转换器不能精确地进行A/D转换过程。
反之，本实施例的逐次逼近寄存器A/D转换器10在设置有输入信号端子的那一侧上不具有采样保持电路，因此无须对输入信号进行采样保持操作就能进行逐次逼近。由于不进行采样保持操作，因此当在比较期间输入信号出现变化时，存在着由该变化导致误差的可能。
然而，当逐次逼近寄存器A/D转换器10的工作速度比输入信号的变化速度足够高时(超过变化速度预定量以上的工作速度)，或者当输入信号保持恒定电压一直到A/D转换过程结束时，无须采样保持操作就能精确地进行A/D转换。在这种情况下，输入信号可以是来自长时间输出直流(DC)信号的DC电源的电压，或者可以是来自固体摄像器件的像素输出信号，所述固体摄像器件能够在从外部进行的控制下在任意时间内输出DC信号。
如上所述，与具有由电容C构成的采样保持电路的普通A/D转换器相比，不采用采样保持电路使得本实施例在如下方面更加有利，即，没有由电容C引起的kT/C噪声来使输入信号波动。另外，由于在采样保持电路中使用的电容C会占据较大的面积，因此，不采用采样保持电路使得逐次逼近寄存器A/D转换器10具有小的尺寸和简单的电路结构。
过采样操作
下面说明通过具有上述结构的本实施例的逐次逼近寄存器A/D转换器10进行的过采样操作。在进行M次过采样的假设下进行该说明。
首先说明普通逐次逼近寄存器A/D转换器。在普通逐次逼近型A/D转换器中，基准信号生成部13首先输出作为基准信号的电压，该电压的振幅是最大振幅(满度(full scale，FS))的一半。然后，基准信号生成部13输出电压FS/4或者3FS/4，所述电压FS/4或者3FS/4的振幅比第一电压的振幅高或者低该第一电压振幅的一半，即比第一电压的振幅高或者低(1/4)FS。随后，通过生成基准信号来进行逐次逼近，所述基准信号例如是：振幅比第二信号的振幅高或者低第二信号振幅的一半即比第二信号的振幅高或者低(1/8)FS的信号，和振幅比第三信号的振幅高或者低第三信号振幅一半即比第三信号的振幅高或者低(1/16)FS的信号。过采样操作就是执行多次A/D转换过程，该转换过程包括要进行N次的步骤。因此，获得了多个数字数据。
相比之下，如下所述对本实施例的逐次逼近寄存器A/D转换器10进行控制，从而在短时间内进行过采样操作。在第一次A/D转换过程中，对输入的模拟信号进行逐次逼近，从而获得N位数字值。此时进行的A/D转换过程是普通A/D转换过程，其包括上述的通过将步骤重复N次来进行A/D转换的逐次逼近。
然后，在第二次及后续A/D转换过程中进行过采样。在第一次A/D转换过程时输入的模拟信号的状态与第二次及后续A/D转换过程时输入的模拟信号的状态之间的相关程度较高的情况下(当模拟信号没有变化时)，高位侧的n位之间不会发生变化。从这点看，在第二次及后续A/D转换过程或者说在过采样过程中，A/D转换从位串的中间开始。
具体地，在第二次及后续的A/D转换过程中，不对通过第一次A/D转换过程获得的N位数字值的较高n位进行A/D转换或者说将它们固定为原来的样子，并且对从第(N-n)位开始的较低位进行A/D转换。也就是说，通过重复M次对从第(N-n)位开始的较低位进行的A/D转换来执行过采样操作。第一次A/D转换过程时输入的模拟信号的状态与第二次及后续过程时输入的模拟信号的状态之间的相关程度越高，则具有不变数字值的较高位的位数n变得越大，从而使第二次及后续A/D转换过程中的A/D转换从较低位开始。
如上所述，在第二次及后续的A/D转换过程或者说在过采样过程中，A/D转换从位串的中间开始，并且不需要处理从最高有效位到A/D转换开始时的位之前的那一位的部分。因此，能够相应地缩短处理时间。假设用T表示A/D转换的每个周期所缩短的处理时间。然后，整个过采样过程的处理时间能够实现T×M的缩短。也就是说，能够使进行M次过采样所需要的处理时间比不采用该控制方法所需要的处理时间短T×M的时间量。因此，能够实现A/D转换时间的缩短。
作为示例，图7是在返回值被设定为2位从而使得从端部返回第二位置的较低位的情况下的时序图。2位返回值表示第二次及后续A/D转换过程是通过返回至2LSB来进行的。对利用过采样获得的信号积分(求平均)，从而抑制在输入信号中所包含的诸如随机噪声等噪声分量，因而能够实现信噪比的提高。
下面作为示例讨论10位(N＝10)A/D转换。采用逐次逼近法的一个A/D转换过程通常在10个时钟(通过对步骤执行10次或者10个周期)内完成。当进行第一次A/D转换过程时，该过程花费的处理时间等于10个时钟，而第二次及后续A/D转换过程中的各个过程花费的处理时间仅约等于2个时钟。因此，当根据相关技术利用过采样通过进行4次求平均来执行A/D转换过程时，该过程花费40T的转换时间。相比之下，当根据本实施例进行A/D转换时，能够使转换时间减少至16T或者时间比为0.4。
在12位A/D转换的情况下，当根据相关技术进行A/D转换时，关于进行4次求平均的转换花费了48T的转换时间。相比之下，当根据本实施例进行该A/D转换时，能够使转换时间减少至18T或者时间比为0.375。在14位A/D转换的情况下，当根据相关技术进行A/D转换时，关于进行4次求平均的转换花费了56T的转换时间。相比之下，当根据本实施例进行该A/D转换时，能够使转换时间减少至20T或者时间比为0.357。
使得向较低位返回的返回值的大小通过施加到输入信号上的噪声电平和1 LSB的大小决定。假设随机噪声具有用σ_r表示标准偏差的正态分布。因此，优选地，返回值是等于或者大于6σ_r的LSB值。例如，当1 LSB＝σ_r时，返回值等于或者大于6 LSB是可以的。于是，等于3位(8 LSB)的返回就可以。
作为示例，图8示出了具有3位返回值的A/D转换器的工作波形。明显地，噪声电平σ取决于转换器所装配的半导体的性能。图8所示的判定阈值对应于通过基准信号生成部13生成的要用作在比较器11处的比较基准的基准信号。
在逐次逼近寄存器A/D转换器中，当输入信号位于用于逐次逼近的判定阈值(判定电平)附近时，诸如噪声等干扰的影响可能会导致比较器误判定。为了抑制这种比较器误判定，在本实施例的逐次逼近寄存器A/D转换器10中，对由电容阵列构成的基准信号生成器131引入冗余。
具体地，在出现了比较器误判定之后，在控制部14的控制下使判定阈值放宽预定值(例如，使阈值增大预定值)，从而将冗余引入基准信号生成器131。如上所述，通过将冗余引入基准信号生成器131能够提高转换器对比较器误判定的耐性。
图9A和图9B分别示出了当在电压FS/2附近出现输入信号的比较器误判定时，在没有冗余的结构(9A)中观察到的基准电压之间的转变和在有冗余的结构(9B)中观察到的基准电压之间的转变。例如，图示的示例使用64LSB的最大振幅或者说满度电压并且冗余度为12.7％。
当不采用冗余结构时(图9A)，使用具有FS/2、FS/4、FS/8等不同大小的判定阈值来进行用于A/D转换的比较。在这种情况下，当由于干扰等的影响而使得比较器对输入信号做出误判定时，在该比较器误判定之后进行的A/D转换将会提供错误的数据，并且信号将不能恢复。
当采用冗余结构时(图9B)，使用大小为FS/2、FS/4+Red1、(FS/4+Red1)/2+Red2等的判定阈值来进行用于A/D转换的比较。上述“Red1”和“Red2”表示用于使判定阈值增大的值(预定值)。如下所述，使用冗余结构比不使用冗余结构的情况(图9A)有利。即使比较器在干扰等的影响下在A/D转换的第一阶段或者中间阶段对信号进行了误判定，冗余结构也能使得该数据根据在后续的判定周期中由比较器提供的输出而恢复。
在上述实施例中，当较高n位在全部的第二次及后续A/D转换过程中是固定的情况下进行过采样。然而，该实施例仅表示优选示例，并且本发明不限于该实施例。具体地，可选的是，较高n位可以在第二次及后续A/D转换过程中的至少一个过程中是固定的。这样，能够用比不采用本实施例控制方法的情况下的转换时间短的转换时间来进行A/D转换。
上述实施例假设了比较器11在设置有输入信号端子的那一侧不具有采样保持电路。然而，其目的并不是将本发明限定为应用于与不具有采样保持电路的逐次逼近寄存器A/D转换器相同的逐次逼近寄存器A/D转换器。也就是说，本发明可以应用于具有采样保持电路的逐次逼近寄存器A/D转换器。然而，使用不具有采样保持电路的结构的优点在于，如上所述，将不会有由电容C引起的kT/C噪声来使输入信号波动，并且能够采用更简单的电路结构。
固体摄像器件
图10是示出了使用本发明的固体摄像器件，例如CMOS图像传感器的示例性结构的系统结构图。
如图10所示，本实施例的CMOS图像传感器50包括像素阵列部51和与像素阵列部51关联的周边电路，像素阵列部51由以矩阵形式呈二维布置并且各自包括光电转换元件的单位像素(下面可以简称为“像素”)60构成。
与像素阵列部51关联的周边电路例如包括垂直扫描电路52、列电路53、水平扫描电路54和输出电路55。例如，这些电路被集成在设有像素阵列部51的同一芯片(半导体基板)上。
像素阵列部51的矩阵状像素阵列配置有用于各列像素的垂直信号线511和用于各行像素的驱动控制线，例如，传输控制线512、复位控制线513和选择控制线514(见图11)。
垂直扫描电路52由移位寄存器、地址解码器等构成。垂直扫描电路52具有包括读出扫描系统和清除扫描系统的结构，尽管该结构没有具体地图示出来。读出扫描系统以行为单位依次选择并扫描单位像素，从而从单位像素中读取信号。
清除扫描系统进行清除扫描，从而在要由读出扫描系统进行读出扫描的那一行单位像素处把来自光电转换元件的不必要电荷清除(复位)，上述清除扫描比上述读出扫描提前与传感器的快门速度相当的时间量。如上所述，通过清除扫描系统来清除(复位)不必要的电荷，从而能够进行所谓的电子快门操作。电子快门操作是在使光电转换元件中存在的光电荷放电之后重新开始该光电转换元件的曝光(开始光电荷的累积)的操作。
通过读出扫描系统的读出操作读出的信号与在前面紧挨着的读出操作或者电子快门操作之后入射到器件上的光量对应。在前面紧挨着的读出操作的读出时刻或者前面紧挨着的电子快门操作的清除时刻与本次读出操作的读出时刻之间的期间是在单位像素中累积光电荷的时间(曝光时间)。
从被垂直扫描电路52选择性扫描的像素行的各个单位像素输出的信号通过各条垂直信号线511被供应到列电路53。列电路53是用于像素阵列部51的各个像素列的信号读出电路部，并且具有用于将从所选行的各个像素60输出的模拟信号转换为数字信号的A/D转换器。上述实施例的逐次逼近寄存器A/D转换器可以用作这样的A/D转换器。
除了具有A/D转换功能之外，列电路53还可以具有诸如相关双采样(Correlated Double Sampling，CDS)等各种信号处理功能。CDS过程是降噪过程，其用于降低诸如复位噪声和放大晶体管的阈值波动等像素特有的固定模式噪声。
尽管在本实施例中列电路53被设置为用于像素阵列部51的像素阵列的各个单位列，但可选地，每一个列电路53可以被设置为用于像素阵列的多个列，在该多个列之中，基于时分(time-division)来使用一个列电路53。
水平扫描电路54由移位寄存器、地址解码器等构成，并且水平扫描电路54依次输出水平选择脉冲φH1～φHn，从而依次选择为像素阵列部51的各个像素列设置的列电路53。作为由水平扫描电路54进行的选择扫描的结果，通过列电路53转换为数字形式的像素信号被依次读出到水平信号线56。
输出电路55对通过水平信号线56传输来的像素信号进行各种类型的信号处理。例如，在输出电路55处对信号进行诸如黑电平调整、列之间的差异校正、与颜色相关的处理等过程。可选地，输出电路55可以仅进行缓冲过程。
通过未图示的时序控制电路(时序发生器)，生成用作垂直扫描电路52、列电路53、水平扫描电路54和输出电路55的操作基准的时序信号和控制信号。
像素电路
图11是示出了单位像素60的电路结构示例的电路图。如图11所示，具有该示例性电路的单位像素60包括例如光电二极管61等光电转换元件以及例如传输晶体管62、复位晶体管63、放大晶体管64和选择晶体管65这四个晶体管。
在该示例中，将N沟道MOS晶体管用作四个晶体管62～65。传输晶体管62、复位晶体管63、放大晶体管64和选择晶体管65的上述组合以及这些晶体管的导电型仅仅是一个示例，本发明不限于这样的晶体管组合。
光电二极管61的阳极电极连接至负电源(例如，地)，并且将接收的光光电转换为电荷量与光量对应的光电荷(本例中为光电子)。光电二极管61的阴极通过传输晶体管62电连接至放大晶体管64的栅极电极。电连接至放大晶体管64的栅极电极的节点66被称作浮动扩散(floatingdiffusion，FD)部。
传输晶体管62连接在光电二极管61的阴极电极与FD部66之间。在高电平例如电平VDD下起激活作用的传输脉冲TRG(下面将这种脉冲称作“高激活”脉冲)通过传输控制线512被供应到传输晶体管62的栅极电极。结果，使传输晶体管62导通，从而把在光电二极管61中经过光电转换而获得的光电荷传输到FD部66。
复位晶体管63的漏极电极和源极电极分别连接至像素电源VDD和FD部66。高激活复位脉冲RST通过复位控制线513被供应到复位晶体管63的栅极电极。结果，在将信号电荷从光电二极管61传输到FD部66之前，使复位晶体管63导通，从而通过将FD部66中的电荷放电至像素电源VDD来使FD部66复位。
放大晶体管64的栅极电极和漏极电极分别连接至FD部66和像素电源VDD。在FD部66由复位晶体管63复位之后，放大晶体管64将存在于FD部66处的电位输出为复位信号(复位电平)Vreset。在信号电荷通过传输晶体管62被传输到FD部66之后，放大晶体管64再将存在于FD部66处的电位输出为光累积信号(信号电平)Vsig。
例如，选择晶体管65的漏极电极连接至放大晶体管64的源极电极，并且选择晶体管65的源极电极连接至垂直信号线511。高激活选择脉冲SEL通过选择控制线514被供应到选择晶体管65的栅极电极。结果，使选择晶体管65导通，从而使单位像素60处于被选择状态，并且选择晶体管65将从放大晶体管64输出的信号中继转送到垂直信号线511。
可以使用如下的可选电路结构，其中，选择晶体管65连接在像素电源VDD与放大晶体管64的漏极之间。
单位像素60不限于上述由四个晶体管形成的像素结构。例如，可以使放大晶体管64与选择晶体管65组合起来以提供包括三个晶体管的像素结构，并且本发明不特别局限于最终像素电路的结构。
在上述具有用作列电路53的A/D转换器的CMOS图像传感器50中，逐次逼近寄存器A/D转换器被用作上述A/D转换器，从而利用过采样对具有重叠关系的多个图像数据求平均来实现较高的信噪比。具体地，由于多个连续形成的图像的彼此相关性较高，因而像素信号中所包含的噪声分量能够通过对该多个图像的数据求平均而减小，因此能够实现高的信噪比。此外，采用上述本实施例的逐次逼近寄存器A/D转换器能够使得A/D转换的转换时间缩短，因此能够以更高的速度进行信号处理。
尽管上述实施例是本发明应用到具有设置在列电路53处的A/D转换器的CMOS图像传感器50中的示例，可选地，CMOS图像传感器也可以具有设置在输出电路55处的A/D转换器。可选地，CMOS图像传感器可以具有设置在用于装载该传感器的芯片的外部的A/D转换器。
尽管上述实施例是本发明应用到具有呈矩阵形式布置的单位像素的CMOS图像传感器中的示例，所述单位像素将与可见光的光量对应的信号电荷作为物理量进行检测，但本发明不限于应用在CMOS图像传感器中。也就是说，本发明可以应用于所有的具有A/D转换器的固体摄像器件中。
另外，本发明不限于对像素阵列部的像素以行为单位依次扫描从而从所选行的各个像素中读出信号的固体摄像器件。本发明还可以应用于X-Y地址型固体摄像器件，其中，以像素为单位任意选择像素，从而以像素为单位从所选像素中读出信号。
上述固体摄像器件可以被形成为单芯片，可选地，上述固体摄像器件可以被形成为模块形式，该模块具有通过将摄像部以及信号处理部或者光学系统集成为封装件而获得的摄像功能。
本发明不限于应用到固体摄像器件中，并且可以应用于摄像装置。这种情况下，摄像装置包括诸如数码相机和摄像机等相机系统和诸如手机等具有摄像功能的电子装置。装配在电子装置中的上述模块，即，相机模块可以称作“摄像装置”。
摄像装置
图12是示出了本发明实施例的摄像装置的结构示例的框图。如图12所示，本发明实施例的摄像装置100包括：包含透镜组101的光学系统、摄像元件102、用作相机信号处理电路的数字信号处理(digital signalprocessing，DSP)电路103、帧存储器104、显示装置105、记录装置106、操作系统107和电源系统108。DSP电路103、帧存储器104、显示装置105、记录装置106、操作系统107和电源系统108通过总线109相互连接。
透镜组101接收来自对象的入射光(图像光)，并且在摄像元件102的摄像面上形成该入射光的图像。摄像元件102以像素为单位将通过透镜组101成像在摄像面上的入射光的光量转换为电信号，并将该信号作为像素信号输出。具有上述实施例的逐次逼近寄存器A/D转换器的CMOS图像传感器被用作摄像元件102。
显示装置105是诸如液晶显示器或者有机电致发光(electro-luminescence，EL)显示器等平板型显示装置，并且显示由摄像元件102摄像的动态图片或者静态图像。记录装置106将由摄像元件102摄像的动态图像或者静态图像记录在诸如录像带或者数字式多用盘(digital versatile disk，DVD)等记录介质中。
操作系统107在使用者的操作下输出与摄像装置的各种功能相关的操作指令。电源系统108根据需要供应各种电平的电力，从而使DSP电路103、帧存储器104、显示装置105、记录装置106和操作系统107工作。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (9)

1.一种逐次逼近型A/D转换器，所述逐次逼近型A/D转换器包括：
生成基准信号的基准信号生成部；
比较器，所述比较器使输入至所述比较器中的模拟信号与所述基准信号相比较，并且将所述模拟信号转换为数字信号；以及
控制部，所述控制部控制所述基准信号，通过在所述比较器处对所述模拟信号执行多次A/D转换过程来进行过采样，使得所述模拟信号在第一次A/D转换过程中被A/D转换为N位数字值，并且在所述第一次A/D转换过程中得到的所述N位数字值的较高n位是固定的情况下，从第(N-n)位以下的较低位开始进行第二次及后续的A/D转换过程。
2.如权利要求1所述的逐次逼近型A/D转换器，其中，用于返回至所述较低位的返回值的大小由使所述模拟信号波动的噪声电平和1最低有效位的大小决定。
3.如权利要求1所述的逐次逼近型A/D转换器，其中，在所述比较器处的A/D转换速度比所述模拟信号的变化速度高预定值，或者所述模拟信号保持恒定电压直到各所述A/D转换过程结束。
4.如权利要求3所述的逐次逼近型A/D转换器，其中，所述比较器在不对所述模拟信号进行采样保持的情况下进行逐次逼近。
5.如权利要求1所述的逐次逼近型A/D转换器，其中，所述基准信号生成部包括电容阵列部和选择电路，在所述电容阵列部中，能提供一定分辨率的所需数量的单位电容以二维阵列形式布置着，各个所述单位电容与1最低有效位的大小对应，并且所述选择电路在每次进行A/D转换时随机选择所述单位电容。
6.如权利要求1所述的逐次逼近型A/D转换器，其中，所述控制部具有冗余结构，所述冗余结构提供高于预定值的判定阈值，从而即使在所述比较器处出现比较器误判定之后也能进行A/D转换。
7.一种逐次逼近型A/D转换器的控制方法，所述逼近型A/D转换器具有生成基准信号的基准信号生成部和比较器，所述比较器使输入至所述比较器中的模拟信号与所述基准信号相比较并且将所述模拟信号转换为N位数字信号，所述控制方法包括以下步骤：
控制所述基准信号，通过在所述比较器处对所述模拟信号执行多次A/D转换过程来进行过采样，使得所述模拟信号在第一次A/D转换过程中被A/D转换为N位数字值，并且在所述第一次A/D转换过程中得到的所述N位数字值的较高n位是固定的情况下，从第(N-n)位以下的较低位开始进行第二次及后续的A/D转换过程。
8.一种包括逐次逼近型A/D转换器的固体摄像器件，所述逐次逼近型A/D转换器将从包括光电转换元件的像素输出的模拟信号转换为数字信号，其中，所述逐次逼近型A/D转换器包括：
生成基准信号的基准信号生成部；
比较器，所述比较器使输入至所述比较器中的模拟信号与所述基准信号相比较，并且将所述模拟信号转换为N位数字信号；以及
控制部，所述控制部控制所述基准信号，通过在所述比较器处对所述模拟信号执行多次A/D转换过程来进行过采样，使得所述模拟信号在第一次A/D转换过程中被A/D转换为N位数字值，并且在所述第一次A/D转换过程中得到的所述N位数字值的较高n位是固定的情况下，从第(N-n)位以下的较低位开始进行第二次及后续的A/D转换过程。
9.一种摄像装置，所述摄像装置包括：
包括逐次逼近型A/D转换器的固体摄像器件，所述逐次逼近型A/D转换器将从包括光电转换元件的像素输出的模拟信号转换为数字信号；和
光学系统，所述光学系统将入射光的图像形成在所述固体摄像器件的摄像面上，
其中，所述逐次逼近型A/D转换器包括：
生成基准信号的基准信号生成部；
比较器，所述比较器使输入至所述比较器中的模拟信号与所述基准信号相比较，并且将所述模拟信号转换为N位数字信号；以及
控制部，所述控制部控制所述基准信号，通过在所述比较器处对所述模拟信号执行多次A/D转换过程来进行过采样，使得所述模拟信号在第一次A/D转换过程中被A/D转换为N位数字值，并且在所述第一次A/D转换过程中得到的所述N位数字值的较高n位是固定的情况下，从第(N-n)位以下的较低位开始进行第二次及后续的A/D转换过程。
CN2009101699046A 2008-09-08 2009-09-08 逐次逼近型a/d转换器及其控制方法、固体摄像器件和摄像装置 Expired - Fee Related CN101674086B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008229360A JP2010063055A (ja) 2008-09-08 2008-09-08 逐次比較型ａ／ｄ変換器、逐次比較型ａ／ｄ変換器の制御方法、固体撮像装置および撮像装置
JP2008-229360 2008-09-08
JP2008229360 2008-09-08

Publications (2)

Publication Number Publication Date
CN101674086A true CN101674086A (zh) 2010-03-17
CN101674086B CN101674086B (zh) 2013-02-06

Family

ID=41798793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101699046A Expired - Fee Related CN101674086B (zh) 2008-09-08 2009-09-08 逐次逼近型a/d转换器及其控制方法、固体摄像器件和摄像装置

Country Status (3)

Country Link
US (2) US8022856B2 (zh)
JP (1) JP2010063055A (zh)
CN (1) CN101674086B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595068A (zh) * 2012-03-15 2012-07-18 天津大学 数字域累加cmos-tdi图像传感器
CN102845055A (zh) * 2010-04-30 2012-12-26 索尼公司 列a/d转换器、列a/d转换方法、固态成像元件和相机系统
CN104735320A (zh) * 2010-06-29 2015-06-24 佳能株式会社 摄像设备及其控制方法
CN105519096A (zh) * 2014-07-14 2016-04-20 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN105828004A (zh) * 2015-01-27 2016-08-03 全视科技有限公司 用于实施扩展范围逐次逼近模/数转换器的方法及系统
CN107592114A (zh) * 2016-07-06 2018-01-16 精工爱普生株式会社 电路装置、物理量检测装置、电子设备和移动体
CN108123718A (zh) * 2016-11-29 2018-06-05 瑞萨电子株式会社 固态成像器件
CN108604901A (zh) * 2016-03-03 2018-09-28 三美电机株式会社 D/a转换器以及a/d转换器
CN111741159A (zh) * 2019-03-15 2020-10-02 昇佳电子股份有限公司 感测讯号的运算方法
CN111955003A (zh) * 2018-04-10 2020-11-17 索尼半导体解决方案公司 摄像元件和电子设备
CN114189637A (zh) * 2021-12-03 2022-03-15 二十一世纪（北京）微电子技术有限公司 一种图像传感器应用的a/d转换方法、装置和转换器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390497B2 (en) * 2010-05-18 2013-03-05 Linear Technology Corporation Method and circuit for encoding and transmitting numerical values from an analog-to-digital conversion process
CN102364946B (zh) * 2011-11-17 2014-09-10 瑞斯康达科技发展股份有限公司 一种判定信号是否有效的方法及装置
JP2015035637A (ja) * 2011-11-30 2015-02-19 パナソニック株式会社 固体撮像装置およびカメラ
JP5922997B2 (ja) * 2012-06-22 2016-05-24 キヤノン株式会社 固体撮像装置
US9369146B2 (en) 2012-12-31 2016-06-14 Silicon Laboratories Inc. Successive approximation register analog-to-digital converter with single-ended measurement
US8952839B2 (en) 2012-12-31 2015-02-10 Silicon Laboratories Inc. Successive approximation register analog-to-digital converter with multiple capacitive sampling circuits and method
US9148159B1 (en) * 2014-03-13 2015-09-29 Texas Instruments Incorporated Dual comparator-based error correction scheme for analog-to-digital converters
JP2015177374A (ja) 2014-03-14 2015-10-05 株式会社東芝 Ａｄ変換回路
JP6287433B2 (ja) * 2014-03-25 2018-03-07 セイコーエプソン株式会社 逐次比較型アナログ−デジタル変換器、物理量検出センサー、電子機器及び移動体並びに逐次比較型アナログ−デジタル変換方法
US9356555B2 (en) * 2014-09-15 2016-05-31 Samsung Electronics Co., Ltd Fine tuning control for a digitally controlled oscillator
KR101666078B1 (ko) * 2015-04-01 2016-10-25 한국과학기술원 이미지 유사성을 이용한 이미지 센싱 장치 및 방법
JP6736871B2 (ja) * 2015-12-03 2020-08-05 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP7039236B2 (ja) * 2017-09-29 2022-03-22 キヤノン株式会社 逐次比較型ａｄ変換器、撮像装置、撮像システム、移動体
US10516408B2 (en) * 2018-03-08 2019-12-24 Analog Devices Global Unlimited Company Analog to digital converter stage
US11996866B2 (en) 2022-03-21 2024-05-28 xMEMS Labs, Inc. Feedback control system achieving high performance via density modulation

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02176519A (ja) * 1988-12-28 1990-07-09 Mitsubishi Electric Corp アナログ信号測定器
JPH038074A (ja) 1989-04-18 1991-01-16 Fujitsu Ltd 登録文字パターンの管理方式
JPH04103729A (ja) 1990-08-23 1992-04-06 Nippon Steel Corp チタン・チタン合金の電子ビーム溶解方法
JPH04103729U (ja) * 1991-01-29 1992-09-07 東洋電機製造株式会社 デジタル高精度電圧検出回路
JPH0555919A (ja) * 1991-08-22 1993-03-05 Fujitsu Ltd アナログ・デイジタル変換方式
JPH05343998A (ja) 1992-06-10 1993-12-24 Mitsubishi Electric Corp 逐次変換型ａ／ｄ変換装置
GB2296398B (en) * 1994-12-22 1998-03-25 Motorola Inc Noise cancellation circuit and method
US5880691A (en) * 1995-11-07 1999-03-09 California Institute Of Technology Capacitively coupled successive approximation ultra low power analog-to-digital converter
US5929800A (en) * 1996-08-05 1999-07-27 California Institute Of Technology Charge integration successive approximation analog-to-digital converter for focal plane applications using a single amplifier
JP3805850B2 (ja) 1997-01-20 2006-08-09 日本テキサス・インスツルメンツ株式会社 Ａ／ｄコンバータ
JPH11154866A (ja) * 1997-11-19 1999-06-08 Nec Corp 逐次比較型ａｄ変換器
JP2000134098A (ja) * 1998-10-21 2000-05-12 Mitsubishi Electric Corp Ａｄ変換器
JP2002026731A (ja) * 2000-07-04 2002-01-25 Mitsubishi Electric Corp 逐次比較型ａ／ｄコンバータ
SE522569C2 (sv) * 2001-02-27 2004-02-17 Ericsson Telefon Ab L M Dynamisk elemetanpassning i a/d-omvandlare
DE10139488C1 (de) * 2001-08-10 2003-01-02 Infineon Technologies Ag Analog/Digital-Wandler
JP2006108893A (ja) * 2004-10-01 2006-04-20 Matsushita Electric Ind Co Ltd 逐次比較型ａｄ変換方法および逐次比較型ａｄ変換装置
US7405689B2 (en) * 2005-01-05 2008-07-29 Exar Corporation Predictive analog to digital converters and methods of using
DE102005030562B4 (de) * 2005-06-30 2012-04-26 Infineon Technologies Ag Sukzessiv approximierender Analog/Digital-Wandler
US7773020B2 (en) * 2007-02-15 2010-08-10 Analog Devices, Inc. Analog to digital converter

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102845055A (zh) * 2010-04-30 2012-12-26 索尼公司 列a/d转换器、列a/d转换方法、固态成像元件和相机系统
CN102845055B (zh) * 2010-04-30 2016-06-01 索尼公司 列a/d转换器、列a/d转换方法、固态成像元件和相机系统
CN104735320A (zh) * 2010-06-29 2015-06-24 佳能株式会社 摄像设备及其控制方法
CN102595068B (zh) * 2012-03-15 2013-05-22 天津大学 数字域累加cmos-tdi图像传感器
CN102595068A (zh) * 2012-03-15 2012-07-18 天津大学 数字域累加cmos-tdi图像传感器
CN105519096B (zh) * 2014-07-14 2021-02-19 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN105519096A (zh) * 2014-07-14 2016-04-20 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN105828004A (zh) * 2015-01-27 2016-08-03 全视科技有限公司 用于实施扩展范围逐次逼近模/数转换器的方法及系统
CN105828004B (zh) * 2015-01-27 2017-11-17 豪威科技股份有限公司 用于实施扩展范围逐次逼近模/数转换器的方法及系统
CN108604901B (zh) * 2016-03-03 2022-04-12 三美电机株式会社 D/a转换器以及a/d转换器
CN108604901A (zh) * 2016-03-03 2018-09-28 三美电机株式会社 D/a转换器以及a/d转换器
CN107592114A (zh) * 2016-07-06 2018-01-16 精工爱普生株式会社 电路装置、物理量检测装置、电子设备和移动体
CN107592114B (zh) * 2016-07-06 2023-11-07 精工爱普生株式会社 电路装置、物理量检测装置、电子设备和移动体
CN108123718A (zh) * 2016-11-29 2018-06-05 瑞萨电子株式会社 固态成像器件
CN108123718B (zh) * 2016-11-29 2023-06-06 瑞萨电子株式会社 固态成像器件
CN111955003A (zh) * 2018-04-10 2020-11-17 索尼半导体解决方案公司 摄像元件和电子设备
CN111955003B (zh) * 2018-04-10 2024-05-14 索尼半导体解决方案公司 摄像元件和电子设备
CN111741159A (zh) * 2019-03-15 2020-10-02 昇佳电子股份有限公司 感测讯号的运算方法
CN114189637A (zh) * 2021-12-03 2022-03-15 二十一世纪（北京）微电子技术有限公司 一种图像传感器应用的a/d转换方法、装置和转换器

Also Published As

Publication number Publication date
US8823574B2 (en) 2014-09-02
US20100060503A1 (en) 2010-03-11
CN101674086B (zh) 2013-02-06
US20110309963A1 (en) 2011-12-22
US8022856B2 (en) 2011-09-20
JP2010063055A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
CN101674086B (zh) 逐次逼近型a/d转换器及其控制方法、固体摄像器件和摄像装置
US8269872B2 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
KR101391505B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
JP4720310B2 (ja) 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置
CN102209212B (zh) 固态图像传感装置以及摄像装置
JP5375277B2 (ja) 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
US9106859B2 (en) Solid-state image pickup device with plurality of converters
JP4661891B2 (ja) Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP5500660B2 (ja) 固体撮像装置
JP5620652B2 (ja) 固体撮像装置および駆動方法
KR101936971B1 (ko) A/d 변환기, 고체 촬상 장치 및 구동 방법, 및 전자 기기
US20060284999A1 (en) Solid-state imaging device, analogue-digital converting method in solid-state imaging device and imaging apparatus
JP2004015208A (ja) 固体撮像装置及びその信号処理方法
JP2011035701A (ja) イメージセンサ用ａ／ｄ変換装置
JP4978795B2 (ja) 固体撮像装置、駆動制御方法、および撮像装置
JP2017060071A (ja) 半導体装置
US20190268557A1 (en) A/d converter
US7061413B2 (en) Analog to digital conversion with offset cancellation
JP5263268B2 (ja) 逐次比較型ａ／ｄ変換器および固体撮像装置
US20090046181A1 (en) Method and apparatus providing improved successive approximation analog-to-digital conversion for imagers
JP4478798B2 (ja) オフセット低減機能をもつ巡回型ａ／ｄ変換器、およびオフセット電圧を低減する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130206

Termination date: 20150908

EXPY Termination of patent right or utility model