CN108832932B - 一种sigma delta调制器及动态元件匹配方法 - Google Patents

一种sigma delta调制器及动态元件匹配方法 Download PDF

Info

Publication number
CN108832932B
CN108832932B CN201810521497.XA CN201810521497A CN108832932B CN 108832932 B CN108832932 B CN 108832932B CN 201810521497 A CN201810521497 A CN 201810521497A CN 108832932 B CN108832932 B CN 108832932B
Authority
CN
China
Prior art keywords
binary
output
pointer
circuit
old
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810521497.XA
Other languages
English (en)
Other versions
CN108832932A (zh
Inventor
王顺平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Nufront Mobile Multimedia Technology Co Ltd
Original Assignee
Beijing Nufront Mobile Multimedia Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Nufront Mobile Multimedia Technology Co Ltd filed Critical Beijing Nufront Mobile Multimedia Technology Co Ltd
Priority to CN201810521497.XA priority Critical patent/CN108832932B/zh
Publication of CN108832932A publication Critical patent/CN108832932A/zh
Application granted granted Critical
Publication of CN108832932B publication Critical patent/CN108832932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请公开了一种sigma delta调制器及动态元件匹配方法，包括：数字权重算法模块；数字权重算法模块包括开关阵列和动态元件匹配模块，动态元件匹配模块包括判断电路、选择电路和随机数生成电路；判断模块用于根据判断结果输出控制信号，控制选择电路选择指针偏移量，指针偏移量为随机数生成电路的输出值或数字权重算法模块的输入值；动态元件匹配电路连接开关阵列，开关阵列根据所述指针偏移量和数字权重算法模块的输入值，控制相应数量的单元电路。本发明实现简单，只需增加较少的数字电路即可实现通过采用随机数替代相邻两个周期输出相同时的指针数，能够更加有效的实现弱化音调效应，提升sigma delta调制器的性能。

Description

一种sigma delta调制器及动态元件匹配方法
技术领域
本发明涉及电路设计领域，尤其涉及一种sigma delta调制器及动态元件匹配方法。
背景技术
在以电流舵数模转换器(current steering DAC)为反馈的连续时间sigma delta调制器中，大多采用不归零(NRZ)的反馈波形信号，但由于多比特量化的反馈DAC存在失配，导致DAC的非线性，而该非线性误差会通过反馈进入到sigma delta调制器中，如图1所示。
然而这种非线性是无法通过sigma delta调制器本身噪声整形的，因此，现有技术中，大多采用动态元件匹配技术来对DAC的失配进行平均化，也就是DEM技术之一的DWA技术，从而提高整体sigma delta调制器的线性度，但是考虑到量化器的输出，即N位(一般是热码)数字码(十进制是0～2N-1)的码密度是随正态分布的，也就是说在2N-2-1和2N-2出现的码密度最高，而越靠近两边的码密度越低，在0和2N-1的码密度最低。考虑到比较常见的情况，比如sigma delta调制器输入是固定电压或者变化非常缓慢的电压信号，此时量化器的输出就会在两三个且还相邻的数字之间出现，这样每次选择的单位元件有一定规律，这就导致误差频谱成为一个非线性频谱，也即所谓的音调效应，如图2所示。
虽然在现有技术基础上能够提高弱化音调效应，然而如果出现多次量化器输出与上一周期输出值相同时，同样会出现音调效应。
发明内容
为了有效的弱化音调效应，本申请提供了一种sigma delta调制器及动态元件匹配方法。
本申请采用的技术方案是：一种sigma delta调制器，包括：数字权重算法模块；数字权重算法模块包括开关阵列和动态元件匹配模块，动态元件匹配模块包括判断电路、选择电路和随机数生成电路；
判断模块用于根据判断结果输出控制信号，控制选择电路选择指针偏移量，其中，指针偏移量具体为随机数生成电路的输出值或数字权重算法模块的输入值；
动态元件匹配电路连接开关阵列，开关阵列根据所述指针偏移量和数字权重算法模块的输入值，控制相应数量的单元电路。
所述动态元件匹配电路还包括热码转二进制转换器，用于将当前数字权重算法模块的输入热码D’转换为N-bit的二进制D。
热码转二进制转换器连接判断电路，判断电路判断转换得到的二进制D与上一周期得到的二进制D_old是否相同，判断电路的输出信号Y控制选择电路选择指针偏移量。
当D＝D_old时，输出控制信号Y的值为1，选择电路选择连接随机数生成电路的输出值M；
当D≠D_old时，输出控制信号Y的值为0，选择电路选择连接数字权重算法模块的输入值，即二进制D。
所述开关阵列根据所述指针偏移量和当前数字权重算法模块的输入值，控制相应数量的单元电路，具体为：
当指针偏移量为随机数生成电路的输出值M时，从上一周期的指针值PTR_old+M的位置开始，依次控制数量为热码D’的单元电路；
当指针偏移量为上一周期得到的二进制D_old时，从上一周期的指针值PTR_old+D的位置开始，依次控制数量为热码D’的单元电路。
所述动态元件匹配模块的具体电路连接关系为：
热码转二进制转换器连接第一D触发器的输入端，Nbit的二进制D的每一个bit位对应的与上一周期的N-bit的二进制D_old的每一个bit位分别连接N个同或门，N个同或门的输出端连接一个与门，经与门计算得到控制信号Y；
选择电路中二进制D与随机数生成电路的输出值M分别与对应的开关连接，控制信号Y控制选择电路的开关选择二进制D或随机数生成电路的输出值M；
选择电路的输出端与第二D触发器的输出端共同连接第三加法器，第三加法器的输出端连接开关阵列，数字权重算法模块的输入端也连接开关阵列。
随机数生成电路具体为：第一级D触发器输出与第三级D触发器输出相加后再累加1，循环输入到第一级D触发器的输入，依靠累加器的进位，使得每一拍时钟得到的数是随机数；第三级D触发器的输出便为随机数生成电路的输出。
所述sigma delta调制器还包括：第一数模转换器、环路滤波器、第二数模转换器和量化器；
输入信号x(t)与第一数模转换器的输出信号经第一加法器相加得到的信号经环路滤波器噪声整形后得到滤波信号；
滤波信号与第二数模转换器的输出信号经第二加法器相加得到的信号经量化器过采样量化后输出热码D’；
热码D’作为第二数模转换器的输入端；
热码D’经数字权重算法模块得到的信号作为第一数模转换器的输入端。
本发明提供一种应用于sigma delta调制器中的动态元件匹配方法，包括：
输入信号经环路滤波器和量化器后输出热码D’，将热码D’转换为二进制D得到二进制D；
当二进制D与上一周期输出的二进制D_old相同时，选择指针偏移量为随机数生成电路的输出值M；
当二进制D与上一周期输出的二进制D_old不相同时，选择指针偏移量为二进制D；
根据所述指针偏移量和所述热码D’，控制相应数量的单元电路。
所述根据所述指针偏移量和所述热码D’，控制相应数量的单元电路，具体为：
当指针偏移量为随机数生成电路的输出值M时，为从上一周期的指针值PTR_old+M的位置开始，依次控制数量为热码D’的单元电路；
当指针偏移量为上一周期得到的二进制D_old时，从上一周期的指针值PTR_old+D的位置开始，依次控制数量为热码D’的单元电路。
当移动后的指针PTR大于2N-1时，将指针PTR移动至PTR-2N的位置；
所述移动后的指针PTR具体为：PTR_old+M或PTR_old+D。
本发明取得的有益效果是：本发明实现简单，只需增加较少的数字电路即可实现通过采用随机数替代相邻两个周期输出相同时的指针数，能够更加有效的实现弱化音调效应，提升sigma delta调制器的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1是本发明背景技术提供的一种sigma delta调制器的结构示意图；
图2是本发明背景技术提供的另一种sigma delta调制器的结构示意图；
图3是本发明实施例提供的一种应用于sigma delta调制器中的动态元件匹配方法流程图；
图4是本发明实施例提供的整个sigma delta调制器电路设计图；
图5是本发明实施例提供的动态元件匹配模块中具体的电路连接关系图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例
本发明实施例一提供一种应用于sigma delta调制器中的动态元件匹配方法，如图3所示，包括：
步骤101：输入信号经环路滤波器和量化器后输出热码D’，将热码D’转换为二进制D；
本步骤之前还包括将指针PTR初始化。
步骤102：判断二进制D是否与上一周期输出的二进制D_old相同，如果是，则执行步骤103，否则执行步骤104；
步骤103：选择指针偏移量为随机数生成电路的输出值M，M为随机数生成电路输出的随机数，执行步骤105；
步骤104：选择指针偏移量为二进制D，执行步骤105；
当移动后的指针PTR大于2N-1时，将指针PTR移动至PTR-2N的位置；
所述移动后的指针PTR具体为：PTR_old+M或PTR_old+D。
步骤105：根据指针偏移量和热码D’，控制相应数量的单元电路；
当指针偏移量为随机数生成电路的输出值M时，为从上一周期的指针值PTR_old+M的位置开始，依次控制数量为热码D’的单元电路；
当指针偏移量为二进制D时，从上一周期的指针值PTR_old+D的位置开始，依次控制数量为热码D’的单元电路。
本发明在得到二进制D后，先判断是否与上一周期输出相同，如果出现相同的情况，则会出现音调效应，因此用随机数生成电路的输出值作为指针偏移量，即可弱化音调效应。
整个sigma delta调制器电路设计如图4所示，具体为：
输入信号x(t)与第一数模转换器经第一加法器相加得到的信号经环路滤波器噪声整形后得到滤波信号；
滤波信号与第二数模转换器经第二加法器相加得到的信号经量化器量化后输出热码D’；
热码D’作为第二数模转换器的输入端；
热码D’经数字权重算法(DWA)模块后得到的信号作为第一数模转换器的输入端。
数字权重算法模块的具体实现如下：
数字权重算法模块包括开关阵列和动态元件匹配电路，动态元件匹配电路用于输出指针偏移量，动态元件匹配电路的输出端连接开关阵列，数字权重算法模块的输入端连接开关阵列，开关阵列根据指针偏移量和当前数字权重算法模块的输入值，控制相应数量的单元电路；
动态元件匹配模块包括热码转二进制转换器、判断电路、选择电路、随机数生成电路、第三加法器以及D触发器；
量化器输出的热码D’经热码转二进制转换器后，得到N-bit的二进制D，热码转二进制转换器连接判断电路，判断电路用于判断转换得到的二进制D与上一周期得到的二进制D_old是否相同，判断电路输出控制信号Y(0或1)，控制信号Y用于控制选择电路选择指针偏移量：
当D＝D_old时，输出控制信号Y的值为1，选择电路选择连接随机数生成电路的输出值M；
当D≠D_old时，输出控制信号Y的值为0，选择电路选择连接数字权重算法模块的输入值，即二进制D；
选择电路的输出端与D触发器的输出端(D触发器的输出端输出上一周期的指针PTR_old)共同连接第三加法器，经第三加法器相加后得到当前指针PTR，对应的，下一周期的PTR_old为当前指针PTR；
输出的当前指针PTR作为开关阵列的输入，同时数字权重算法模块的输入热码也作为开关阵列的输入，开关阵列从当前指针PTR的位置开始，依次控制数量为数字权重算法模块的输入热码的电路单元。
动态元件匹配模块中，具体的电路连接关系如图5所示：
热码转二进制转换器连接第一D触发器的输入端，N-bit的二进制D的每一个bit位对应的与上一周期的N-bit的二进制D_old的每一个bit位分别连接N个同或门，N个同或门的输出端连接一个与门，经与门计算得到控制信号Y；
选择电路中二进制D与随机数生成电路的输出序列M分别与对应的开关连接，控制信号Y控制选择电路选择N-bit的二进制D或随机数生成电路的输出值M；
选择电路的输出端与第二D触发器的输出端共同连接第三加法器，第三加法器的输出端连接开关阵列。
其中，随机数生成电路具体为：第一级D触发器输出与第三级D触发器输出相加后再累加1，循环输入到第一级D触发器的输入，依靠累加器的进位，使得每一拍时钟得到的数是随机数；第三级D触发器的输出便为随机数生成电路的输出；
选择电路的输出端与D触发器的输出端(D触发器的输出端输出上一周期的指针PTR_old)共同连接第三加法器，经第三加法器相加后得到当前指针PTR。
根据所述公开的实施例，可以使得本领域技术人员能够实现或者使用本发明。对于本领域技术人员来说，这些实施例的各种修改是显而易见的，并且这里定义的总体原理也可以在不脱离本发明的范围和主旨的基础上应用于其他实施例。以上所述的实施例仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种sigma delta调制器，其特征在于，包括：数字权重算法模块；数字权重算法模块包括开关阵列和动态元件匹配模块，动态元件匹配模块包括判断电路、选择电路和随机数生成电路；
判断电路用于根据判断结果输出控制信号，控制选择电路选择指针偏移量，其中，指针偏移量具体为随机数生成电路的输出值或数字权重算法模块的输入值；
动态元件匹配模块连接开关阵列，开关阵列根据所述指针偏移量和数字权重算法模块的输入值，控制相应数量的单元电路。
2.如权利要求1所述的sigma delta调制器，其特征在于，所述动态元件匹配模块还包括热码转二进制转换器，用于将当前数字权重算法模块的输入热码D’转换为N-bit的二进制D。
3.如权利要求2所述的sigma delta调制器，其特征在于，热码转二进制转换器连接判断电路，判断电路判断转换得到的二进制D与上一周期得到的二进制D_old是否相同，判断电路的输出信号Y控制选择电路选择指针偏移量。
4.如权利要求3所述的sigma delta调制器，其特征在于，
当D＝D_old时，输出控制信号Y的值为1，选择电路选择连接随机数生成电路的输出值M；
当D≠D_old时，输出控制信号Y的值为0，选择电路选择连接数字权重算法模块的输入值，即二进制D。
5.如权利要求4所述的sigma delta调制器，其特征在于，所述开关阵列根据所述指针偏移量和当前数字权重算法模块的输入值，控制相应数量的单元电路，具体为：
当指针偏移量为随机数生成电路的输出值M时，从上一周期的指针值PTR_old+M的位置开始，依次控制数量为热码D’的单元电路；
当指针偏移量为上一周期得到的二进制D_old时，从上一周期的指针值PTR_old+D的位置开始，依次控制数量为热码D’的单元电路。
6.如权利要求3所述的sigma delta调制器，其特征在于，所述动态元件匹配模块的具体电路连接关系为：
热码转二进制转换器连接第一D触发器的输入端，N-bit的二进制D的每一个bit位对应的与上一周期的N-bit的二进制D_old的每一个bit位分别连接N个同或门，N个同或门的输出端连接一个与门，经与门计算得到控制信号Y；
选择电路中二进制D与随机数生成电路的输出值M分别与对应的开关连接，控制信号Y控制选择电路的开关选择二进制D或随机数生成电路的输出值M；
选择电路的输出端与第二D触发器的输出端共同连接第三加法器，第三加法器的输出端连接开关阵列，数字权重算法模块的输入端也连接开关阵列。
7.如权利要求1-6中任意一项所述的sigma delta调制器，其特征在于，随机数生成电路具体为：第一级D触发器输出与第三级D触发器输出相加后再累加1，循环输入到第一级D触发器的输入，依靠累加器的进位，使得每一拍时钟得到的数是随机数；第三级D触发器的输出便为随机数生成电路的输出。
8.如权利要求1所述的sigma delta调制器，其特征在于，还包括：第一数模转换器、环路滤波器、第二数模转换器和量化器；
输入信号x(t)与第一数模转换器的输出信号经第一加法器相加得到的信号经环路滤波器噪声整形后得到滤波信号；
滤波信号与第二数模转换器的输出信号经第二加法器相加得到的信号经量化器过采样量化后输出热码D’；
热码D’作为第二数模转换器的输入端；
热码D’经数字权重算法模块得到的信号作为第一数模转换器的输入端。
9.一种应用于sigma delta调制器中的动态元件匹配方法，其特征在于，包括：
输入信号经环路滤波器和量化器后输出热码D’，将热码D’转换为二进制D得到二进制D；
当二进制D与上一周期输出的二进制D_old相同时，选择指针偏移量为随机数生成电路的输出值M；
当二进制D与上一周期输出的二进制D_old不相同时，选择指针偏移量为二进制D；
根据所述指针偏移量和所述热码D’，控制相应数量的单元电路。
10.如权利要求9所述的动态元件匹配方法，其特征在于，所述根据所述指针偏移量和所述热码D’，控制相应数量的单元电路，具体为：
当指针偏移量为随机数生成电路的输出值M时，为从上一周期的指针值PTR_old+M的位置开始，依次控制数量为热码D’的单元电路；
当指针偏移量为上一周期得到的二进制D_old时，从上一周期的指针值PTR_old+D的位置开始，依次控制数量为热码D’的单元电路。
11.如权利要求10所述的动态元件匹配方法，其特征在于，当移动后的指针PTR大于2N-1时，将指针PTR移动至PTR-2N的位置；
所述移动后的指针PTR具体为：PTR_old+M或PTR_old+D。
CN201810521497.XA 2018-05-28 2018-05-28 一种sigma delta调制器及动态元件匹配方法 Active CN108832932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810521497.XA CN108832932B (zh) 2018-05-28 2018-05-28 一种sigma delta调制器及动态元件匹配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810521497.XA CN108832932B (zh) 2018-05-28 2018-05-28 一种sigma delta调制器及动态元件匹配方法

Publications (2)

Publication Number Publication Date
CN108832932A CN108832932A (zh) 2018-11-16
CN108832932B true CN108832932B (zh) 2023-09-22

Family

ID=64146149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810521497.XA Active CN108832932B (zh) 2018-05-28 2018-05-28 一种sigma delta调制器及动态元件匹配方法

Country Status (1)

Country Link
CN (1) CN108832932B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190855B (zh) * 2019-05-09 2023-05-12 东南大学 一种σδ调制器的动态元件匹配系统及方法
CN112349316A (zh) * 2019-08-06 2021-02-09 北京知存科技有限公司 用于存储单元阵列的读出单元以及包括其的存算一体芯片
CN114070321A (zh) * 2020-08-04 2022-02-18 北京新岸线移动多媒体技术有限公司 一种Sigma Delta调制器及动态元件匹配方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567692A (zh) * 2009-03-30 2009-10-28 东南大学 一种并行的高速动态元件匹配方法
CN102292916A (zh) * 2008-12-12 2011-12-21 美国亚德诺半导体公司 面积高效的动态元件匹配系统和方法
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
CN104753532A (zh) * 2015-04-09 2015-07-01 西安电子科技大学 一种高信噪失真比的数字模拟转换器
CN105322968A (zh) * 2015-09-18 2016-02-10 东南大学 一种应用于σδ模数转换器调制器的动态元件匹配方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061989B2 (en) * 2004-05-28 2006-06-13 Texas Instruments Incorporated Fully digital transmitter including a digital band-pass sigma-delta modulator
US7720455B2 (en) * 2006-06-30 2010-05-18 St-Ericsson Sa Sidetone generation for a wireless system that uses time domain isolation
KR100911427B1 (ko) * 2007-11-08 2009-08-11 한국전자통신연구원 동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292916A (zh) * 2008-12-12 2011-12-21 美国亚德诺半导体公司 面积高效的动态元件匹配系统和方法
CN101567692A (zh) * 2009-03-30 2009-10-28 东南大学 一种并行的高速动态元件匹配方法
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
CN104753532A (zh) * 2015-04-09 2015-07-01 西安电子科技大学 一种高信噪失真比的数字模拟转换器
CN105322968A (zh) * 2015-09-18 2016-02-10 东南大学 一种应用于σδ模数转换器调制器的动态元件匹配方法

Also Published As

Publication number Publication date
CN108832932A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
Galton Why dynamic-element-matching DACs work
CN108832932B (zh) 一种sigma delta调制器及动态元件匹配方法
JP4195040B2 (ja) 制御装置、および、シグマデルタ型アナログ／デジタルコンバータにおける量子化器のリファレンスの割り当てをスクランブルするための方法
US6980144B1 (en) Method for reducing DAC resolution in multi-bit sigma delta analog-to digital converter (ADC)
US20100245142A1 (en) Tri-level dynamic element matcher allowing reduced reference loading and dac element reduction
JP2002504277A (ja) 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器
KR100911427B1 (ko) 동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기
US7982648B2 (en) Dynamic element matching digital/analog conversion system and sigma-delta modulator using the same
JP4836736B2 (ja) デジタル・アナログ変換回路
CN106899304B (zh) 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法
US20210159906A1 (en) Analog to digital converter
US20090296858A1 (en) Dem system, delta-sigma a/d converter, and receiver
US7304593B2 (en) Linearization circuit with digital element matching for digital-to-analog converters
US20090174585A1 (en) System and method for converting analog values into digital form
Lee et al. Digital calibration of capacitor mismatch in sigma-delta modulators
Venerus et al. Simplified logic for tree-structure segmented DEM encoders
CN107171671B (zh) 一种两级多位量化器及模数转换器
KR20010100826A (ko) 선택 회로, ｄ/ａ 변환기 및 ａ/ｄ 변환기
CN109639276B (zh) 具有drrz校正功能的双倍时间交织电流舵型dac
CN109672446B (zh) 一种分段伪数据加权平均dem电路
CN110190855B (zh) 一种σδ调制器的动态元件匹配系统及方法
JP5129298B2 (ja) ＤＷＡ（Ｄａｔａ−Ｗｅｉｇｈｔｅｄ−Ａｖｅｒａｇｉｎｇ）回路、それを用いたデルタシグマ変調器
Hsieh et al. A first-order tree-structured DAC with reduced signal-band noise
KR102353342B1 (ko) 수동 회로 기반의 대역통과 sar adc 및 이를 이용한 아날로그 신호의 디지털 변환 방법
JP2001077692A (ja) Ｄ／ａ変換回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant