JP2012522432A

JP2012522432A - スプール減衰デバイス、システム、および方法

Info

Publication number: JP2012522432A
Application number: JP2012502266A
Authority: JP
Inventors: アパリン、ブラディミア; キム、ナムソ; マセ、レナート・ケー．
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2009-03-27
Filing date: 2010-03-25
Publication date: 2012-09-20
Anticipated expiration: 2030-03-25
Also published as: WO2010111542A1; CN102365826A; CN102365826B; JP2015065685A; JP5908568B2; JP5654560B2; EP2412099A1; US7965134B2; US20100244927A1; TW201110579A

Abstract

本発明の例示的な実施例は、信号フィルタリングを開示する。例示的な実施例では、フィルタデバイスは、入力および出力との間で操作可能に接続され、望まれるコンポーネントおよび少なくとも１つの望まれない周波数コンポーネントを備える入力信号を受信するように構成された減算器を備え得る。フィルタデバイスは、減算器から入力信号および出力信号の少なくとも１つを受信し、減算器に少なくとも１つの望まれないコンポーネントを備えるフィードバック信号を伝達するように構成されたフィードバックループをさらに含み得る。フィードバック信号の望まれないコンポーネント各々は、入力信号に関連する望まれないコンポーネントに対応する。更に、減算器は、入力信号からフィードバック信号を減算し、出力信号を伝達する。
【選択図】図３
【図面】

Description

関連出願

米国特許法１１９条に基づく優先権の主張
本特許出願は、本出願の譲受人に譲渡され、参照により本明細書に明確に組み込まれる、「High-Q active bandpass filter and spur attenuator」と題される、２００９年３月２７日に出願された米国仮出願番号６１／１６４,２６９号の優先権を主張する。

本発明は、一般に、通信に関し、より詳細には、通信システムの信号を処理するための技術に関する。

通信システムでは、送信機は、無線周波数（ＲＦ）キャリア信号上へデータを変調し、送信のためにより適したＲＦ変調信号を生成する。その後、送信機は、受信機にワイヤレスチャンネルを介してＲＦ変調信号を送信する。受信機は、送信信号を受信し、受信信号をフィルタに掛け、増幅し、ＲＦからベースバンドに増幅信号を周波数ダウンコンバートし、サンプルを取得するためにベースバンド信号をデジタル化する。その後、受信機は、送信機によって送信されたデータを復元するためにサンプルを処理する。

受信機および送信機は、典型的に、「スプリアス応答（spurious response）」あるいは「スプリアス（spurious）」としばしば称される、様々な望まれない信号を生成する。例えば、スプリアスは、基準発振器のハーモニクス、ベースバンド信号をデジタル化するために使用されるサンプリングクロックのハーモニクス、デジタル回路に使用されるクロックのハーモニクス、ＲＦコンポーネントの混合生成物、などであり得る。これらのスプールは、受信ジャミング信号と相互ミキシング（reciprocal mixing）を通じて受信機感度を下げる、または送信機放射マスクを下げ得る。

したがって、受信機および送信機のスプール減衰に関係するシステム、方法、およびデバイスのための技術における要求がある。

図１は、従来のフィルタリングシステムのブロック図である。図２は、支配的な周波数応答を有する信号の周波数スペクトルおよび複数の望まれない周波数応答を示すダイアグラムである。図３は、開示された例示的な実施例の態様に従う、フィルタデバイスのブロック図である。図４は、図３のフィルタデバイスからの信号出力の周波数スペクトルを示し、支配的な周波数応答および望まれない周波数応答を含むダイアグラムである。図５は、開示された例示的な実施例の態様に従うフィルタデバイスを備える通信システムのブロック図である。図６は、開示された例示的な実施例の態様に従う信号をフィルタに掛ける方法を示すフローチャートである。図７は、開示された例示的な実施例の態様に従う信号をフィルタに掛ける別の方法を示すフローチャートである。図８は、開示された例示的な実施例の態様に従う別のフィルタデバイスのブロック図である。図９は、開示された例示的な実施例の態様に従う別のフィルタデバイスのブロック図である。図１０は、開示された例示的な実施例の態様に従うさらに別のフィルタデバイスのブロック図である。

一般的な方法に従う図面で示された様々な特徴は、縮尺通りに描かれていない。従って、様々な特徴の次元は、明瞭さのために任意に拡張される、または縮小され得る。さらに、図面のうちのいくつかは、明瞭さのために単純化され得る。したがって、図面は、与えられた装置（例えばデバイス）か方法のコンポーネントのすべてを描くとは限られない。さらに、同様の参照番号は、明細書および図面にわたる同様の機能を示すために使用され得る。

「例示的」という単語は、「例、事例または例証として役に立つ」ことを意味するために使用される。本明細書で「例示的」と記載されたいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であると解釈すべきではない。

添付された図面に関連して下記の詳細な説明は、例示的な実施形態の説明として意図され、本開示の態様が実施することができるただ一つの実施形態を表わすようには意図されていない。用語「例示的」は、「例、事例または例証として役に立つ」実施手段の全体にわたって使用され、必ずしも他の実施形態よりも好ましいまたは有利であると解釈すべきではない。詳細な説明は、例示的な実施形態の完全な理解を提供するための特定の詳細を含む。例示的な実施形態は、これらの特定の詳細なしで実施されることが当業者にとって明白だろう。いくつかの事例では、周知の構造およびデバイスは、本明細書に示された例示的な実施形態の新規性を不明瞭にしないようにするためにブロック図形式で示される。

開示の様々な例示的な実施形態が後述される。本明細書の教示が種々様々な形式および本明細書に開示される任意の特定の構造、機能、またはその両方が単に表されることが明白であるべきである。本明細書の教示に基づいて、本明細書で開示される例示的な態様は、他の態様とは独立にインプリメントできること、およびこれらの態様のうちの２つ以上を様々な方法で組み合わせることができることを、当業者なら諒解されたい。たとえば、本明細書に記載の例示的な態様をいくつ使用しても、装置をインプリメントし、または方法を実施することができる。さらに、本明細書に記載の例示的な態様のうちの１つまたは複数に加えて、あるいはそれら以外の他の構造、機能、または構造および機能を使用して、そのような装置をインプリメントし、またはそのような方法をインプリメントすることができる。

本明細書に記述されたスプール減衰技術は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、直交周波数分割多重（ＯＦＤＭ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システムなどのような様々なワイヤレス通信方式に使用され得る。ＣＤＭＡシステムは、ｃｄｍａ２０００、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）などのような１つまたは複数の無線アクセス技術をインプリメントし得る。ｃｄｍａ２０００は、ＩＳ−９５、ＩＳ−２０００およびＩＳ−８５６規格をカバーする。ＴＤＭＡシステムは、ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅＣｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））をインプリメントし得る。ＧＳＭおよびＷ−ＣＤＭＡは、「３ｒｄＧｅｎｅｒａｔｉｏｎＰａｒｔｎｅｒｓｈｉｐＰｒｏｊｅｃｔ」（３ＧＰＰ）という名称の組織からの文書に記載されている。ｃｄｍａ２０００は、「３ｒｄＧｅｎｅｒａｔｉｏｎＰａｒｔｎｅｒｓｈｉｐＰｒｏｊｅｃｔ２」（３ＧＰＰ２）という名称の組織からの文書に記載されている。３ＧＰＰおよび３ＧＰＰ２の文書は、公に利用可能である。ＯＦＤＭＡシステムは、ＯＦＤＭを利用する。ＯＦＤＭベースのシステムは、周波数ドメインの変調シンボルを送信する一方で、ＳＣ−ＦＤＭＡシステムは、時間ドメインの変調シンボルを送信する。一般に、本明細書に記述された方法は、抑制されるべきスプールが望まれる信号周波数帯域幅の一部だけを占める任意の通信システムに使用され得る。本技術は、例えば、ＣＤＭＡ、ＯＦＤＭベースのシステムのような、広帯域通信システムに特に適用可能である。

スプール減衰技術は、ワイヤレス通信システムのワイヤレスデバイスにも基地局にも使用され得る。基地局は、一般に、ワイヤレスデバイスと通信し、基地局（ＢＴＳ）、ノードＢ、アクセスポイントあるいは他のある用語で呼ばれ得る。ワイヤレスデバイスは、固定式または移動式であり、移動局、ユーザ設備、端末、加入者ユニットあるいは他のある用語で呼ばれ得る。ワイヤレスデバイスは、携帯電話、携帯情報端末（ＰＤＡ）、ワイヤレスモデムカードなどであり得る。明瞭さのために、以下の説明のほとんどは、ＣＤＭＡシステムのワイヤレスデバイスのためのものである。それは、ｃｄｍａ２０００あるいはＷ−ＣＤＭＡをインプリメントし得る。

従来の通信システムおよび従来の通信システムからの信号出力の周波数スペクトルは、図１および図２に関連して最初に議論されることになる。その後、１つまたは複数の例示的な実施形態によるフィルタデバイスが図３に関連して記述されることになる。その後、図２−図４に関連して、フィルタデバイスによって生成された出力信号の周波数スペクトルが議論されることになる。その後、フィルタデバイスの考えられたオペレーションが図３に関連して記述されることになる。更に、図５に関連して、フィルタデバイスを含む通信システムが記述され、信号をフィルタに掛ける方法が、図６および７に関連して記述されることになる。その後、追加のフィルタデバイス、他の例示的な実施形態に従って、図８−図１０に関連して議論されることになる。

図１は、受信機１０２および送信機１８２を含む従来の通信システム１００のブロック図を例証。図１で例証されるように、受信すること１０２は、デュプレクサ１０９を介してアンテナ１１０と接続し、低雑音増幅器（ＬＮＡ）１０４、ミキサ１０６、およびベースバンドフィルタ１０８を含む。送信機１８２は、デュプレクサ１０９を介してアンテナ１１０と接続し、利得可変増幅器（ＶＧＡ）１９４、ミキサ１９６、ベースバンドフィルタ１９８、および電力増幅器１９９を含む。受信機１０２内では、低雑音増幅器１０４は、アンテナ１１０からＲＦ信号を受信し、ミキサ１０６に増幅されたＲＦ信号を供給する。ミキサ１０６は、ＬＯ生成器１１２から送信された局部発振器信号１１４と増幅されたＲＦ信号を周波数ダウンコンバートし、その後、ベースバンドフィルタ１０８にダウンコンバート信号を供給する。ベースバンドフィルタ１０８は、ベースバンド信号をフィルタに掛けて、アナログ／デジタル変換器（図示せず）に出力ベースバンド信号を供給する。送信機１８２内で、可変利得増幅器（ＶＧＡ）１９４は、可変利得でアナログ信号を増幅し、ミキサ１９６周波数は、ＬＯ生成器１１２からの信号１８６でベースバンドからＲＦに増幅信号をアップコンバートする。バンドパスフィルタ１９８は、デジタル／アナログ変換および周波数アップコンバージョンによって引き起こされたイメージを除去するようにアップコンバートされた信号をフィルタに掛ける。電力増幅器１９９は、アップコンバートされた信号を増幅し、必要電力レベルを有する出力ＲＦ信号を提供する。

当業者よって理解されるように、スプールは、様々な手段によって通信システム内の内部に生成され得る。例えば、図１に関連して、ＬＯ生成器１１２は、受信機１０２内の周波数ダウンコンバージョンのための１つまたは複数のＬＯ信号または送信機１８２内の周波数アップコンバーションのための１つまたは複数のＬＯ信号を生成し得る。ＬＯ信号は、興味のある周波数帯にあるスプールを生成するために、そのＬＯ信号とともにおよび／または通信システム１００内の他のクロックで混合するまたは外部から受信した望まれない信号と混合し得る。スプールは、さらに外部の干渉ソースから到来し、アンテナ１１０からの受信ＲＦ信号で発生し得る。内部で生成されたスプールは、典型的に決定論的な周波数におけるトーンである一方、外部スプールは、ランダムな周波数における狭帯域信号であり得る。どんな場合も、スプールは、これらのスプールによって影響を受けた各ＣＤＭＡチャネルの受信機をデセンス（desense）する。

図２は、ＬＯ生成器１１２（図１を参照）のような局部発振器によって生成された信号の周波数スペクトル２００を描写する。スペクトル２００は、望まれるコンポーネント２０２、および複数の望まれないコンポーネント（「スプリアス応答」あるいは「スプール」）２０４、２０６、２０７および２０８を含む。示されるように、望まれるコンポーネント２０２は、１．９ＧＨｚに位置し、およそ１．０ｄＢの大きさを有する。望まれないコンポーネント２０４および２０６は、１．８８ＧＨｚおよび１．９２ＧＨｚにそれぞれ位置し、各々およそ４６ｄＢの大きさを有する。さらに、望まれないコンポーネント２０７は、１．９４ＧＨｚに位置しおよそ−９７ｄＢの大きさを有し、望まれないコンポーネント２０８は、２．０ＧＨｚに位置し、およそ−８７ｄＢの大きさを有する。以上で言及されるように、スプリアス応答で蝕まれた望まれる信号は、プアなシステム性能に帰着し得る。これらの望ましくないスプールを減ずる従来の試みは、典型的に大きなシリコン領域を占める、高いＱの受動フィルタを利用することを含む。

図３は、開示された例示的な実施例の態様に従う、フィルタデバイス３００のブロック図を示す。フィルタデバイス３００は、入力信号３０２およびフィードバック信号３１６各々を受信するように構成された減算器３０６を含む。例えば、単に、入力信号３０２は、局部発振器から送信された信号を備え得る。以下でより十分に記述されるように、減算器３０６は、さらに、入力信号３０２からフィードバック信号３１６を減算することによって出力信号３０４を生成するように構成され得る。入力信号３０２は、望まれるコンポーネント（つまり支配的コンポーネント）および少なくとも１つの望まれないコンポーネント（つまりスプール）を有する信号を備え得ることに注意されたい。「望まれるコンポーネント」は、「望まれる応答」、「支配的応答」あるいは「支配的コンポーネント」として本明細書で称され得る。さらに、「望まれないコンポーネント」は、「望まれない応答」、「スプール」あるいは「スプリアス応答」として本明細書で称され得る。例えば、単に且つ限定の目的ではなく、入力信号３０２は、振幅変調信号を備え得る。

フィルタデバイス３００は、第１の乗算器３０８、フィルタ３１０、バッファ３１２および第２の乗算器３１４を備えるフィードバックループ３１８をさらに含む。例えば、単に、第１の乗算器３０８および第２の乗算器３１４は、各々ミキサを含み得る。以上で言及されるように、フィードバックループ３１８は、減算器３０６にフィードバック信号３１６を伝達するように構成され得る。第１の乗算器３０８は、入力信号３０２および出力信号３０４を受信するように構成され、フィルタに伝達される、信号３２０を生成するために入力信号３０２に出力信号３０４を乗算するように構成される。図３で示されるように、第１の乗算器３０８は、入力信号３０２および出力信号３０４を乗算するように構成されるが、以下で説明される他の例示的な実施形態によると、第１の乗算器３０８は、出力信号３０４を受信しその後、合成信号を生成するために出力信号３０４にそれ自身を乗算するように構成され得る。

以上で言及されるように、入力信号３０２は、望まれるコンポーネントおよび１つまたは複数の望まれないコンポーネントを含み得る。更に、出力信号３０４は、望まれるコンポーネントをさらに含み得る。したがって、入力信号３０２に出力信号３０４を乗算することによって、第１の乗算器３０８は、入力信号３０２の望まれるコンポーネントに対応する望まれるコンポーネントを有する信号３２０を生成し得る。ここで、信号３２０の望まれるコンポーネントは、入力信号３０２の望まれるコンポーネントと比較して周波数ダウンコンバートされ得る。

信号３２０は、さらに１つまたは複数の望まれないコンポーネントを含み得る。ここで、信号３２０の望まれないコンポーネント各々は、入力信号３０２について関連する望まれないコンポーネントに対応し得る。さらに、信号３２０の望まれないコンポーネント各々は、入力信号３０２について関連する望まれないコンポーネントと比較して周波数ダウンコンバートされ得る。より具体的には、第１の乗算器３０８は、入力信号３０２のコンポーネントに本質的に類似するコンポーネントを有する。ここで、信号３２０の望まれるコンポーネントは、ＤＣ（つまりゼロ（０）Ｈｚ）にダウンコンバートされ、１つまたは複数の望まれないコンポーネントは、非ＤＣ周波数（つまり、ＤＣからの負の周波数または正の周波数のいずれか）にダウンコンバートされる。限定しない例として、入力信号３０２は、およそ１．９ＧＨｚで望まれるコンポーネントを含み、その後、信号３２０は、ＤＣ（つまり０Ｈｚ）で望まれるコンポーネントを有し得る。更に、入力信号３０２は、１．８８ＧＨｚで第１の望まれないコンポーネントおよび１．９２ＧＨｚで第２の望まれないコンポーネントを含む場合、信号３２０は、非ＤＣ周波数（つまりおよそ−２０ＭＨｚ）で第１の望まれないコンポーネントおよび別の非ＤＣ周波数（つまりおよそ２０ＭＨｚ）で第２の望まれないコンポーネントを有し得る。更に、１つの例示的な実施例によれば、第１の乗算器３０８は、当業者により既知なように、少なくとも部分的に周波数変調ノイズをキャンセルするように構成された周波数変調（ＦＭ）検出器を備え得ることに注意されたい。

フィルタ３１０は、信号３２０を受信し、ＤＣコンポーネント（つまり望まれるコンポーネント）を除去するように構成され、信号３２２として非ＤＣコンポーネント（つまり１つまたは複数の望まれない周波数コンポーネント）をパスするように構成され得る。１つの例示的な実施例によれば、フィルタ３１０は、ハイパスフィルタを含み得る。更に、別の例示的な実施例に従って、以下でより十分に説明されるように、フィルタ３１０は、バンドパスフィルタを含み得る。どんな場合も、フィルタ３１０のカットオフ周波数は、ＤＣコンポーネント（つまり望まれるコンポーネント）を除去し、非ＤＣコンポーネント（つまり望まれないコンポーネント）を保存する（つまり送信する）ために適切に選択されるべきである。さらに、フィルタ３１０と第２の乗算器の間に使用可能に接続される、バッファ３１２は、信号３２２を受信し、信号３２２を増幅し、増幅信号３２４を出力するように構成され得る。バッファ３１２は、フィードバックループ３１８内の別個のエレメントとして示されるが、バッファ機能は、第１の乗算器３０８、フィルタ３１０、第２の乗算器３１４あるいはその任意の組み合わせ内に埋め込まれ得る。

第２の乗算器３１４は、入力信号３０２および増幅信号３２４を受信し、減算器３０６に伝達され得る、フィードバック信号３１６を生成するために入力信号３０２に増幅信号３２４を乗算するように構成され得る。特に、第２の乗算器３１４は、１つまたは複数の望まれないコンポーネントを有するフィードバック信号３１６を生成するために入力信号３０２に増幅信号３２４を乗算するように構成され得る。ここで、信号３１６の望まれないコンポーネント各々は、増幅信号３２４について関連する望まれないコンポーネントに対応し、望まれないコンポーネントと比較してアップコンバートされ得る。したがって、フィードバック信号３１６の望まれないコンポーネント各々は、入力信号３０２について関連する望まれないコンポーネントに対応し得る。その結果、フィードバック信号３１６の１つまたは複数の望まれないコンポーネントは、実質的に入力信号３０２の１つまたは複数の望まれないコンポーネントと一致し得る。例えば、単に、入力信号３０２がおよそ−４６ｄＢの大きさを有する１．８８ＧＨｚにおける第１の望まれないコンポーネント、およびおよそ−４６ｄＢの大きさを有する１．９２ＧＨｚにおける第２望まれないコンポーネントを含む場合、その後フィードバック信号３１６は、およそ−４６ｄＢの大きさを有するおよそ１．８８ＧＨｚにおける第１の望まれないコンポーネント、およびおよそ−４６ｄＢの大きさを有するおよそ１．９２ＧＨｚにおける第２の望まれないコンポーネントを有し得る。図３で示されるように、第２の乗算器３１４は、入力信号３０２に信号３２４を乗算するように構成されているが、以下で述べられる他の例示的実施形態に従って、第２の乗算器３１４は、入力信号３０２を受信し、その後、合成信号を生成するために入力信号３０２に信号３２４を乗算する。

フィードバック信号３１６の受信に際して、減算器３０６は、入力信号３０２（望まれない応答およびフィードバック信号３１６の１つまたは複数の望まれない応答に関連する１つまたは複数の望まれない応答を有する信号）からフィードバック信号３１６（つまり１つまたは複数の望まれない応答を有する信号）を減算し、その後、出力信号３０４を伝達するように構成され得る。従って、出力信号３０４は、入力信号３０２の望まれるコンポーネントを含み、入力信号３０２からのフィードバック信号３１６を減算した結果として少なくとも１つの減じられた望まれないコンポーネントをさらに含むことになる。

位相遅延は、フィードバック信号３１６と入力信号３０２との間に存在し、さらにこの位相遅延は、入力信号３０２の周波数を変更するために変更し得る。その上、支配的な信号からさらに離れたスプリアス応答（「離れたスプリアス応答（distant spurious response）」）は、支配的な信号により近い（つまり周波数においてより近い）スプリアス応答より大きな位相遅延を示し得る。従って、スプリアス応答が入力信号３０２から位相が１８０度ずれることになる場合、減算器３０６は、スプリアス応答を入力信号３０２に望ましくなく加えてしまい、スプリアス応答は、減衰の代わりに増幅されることになる。したがって、離れたスプリアス応答のためのローパスフィルタとして機能し、加えてＤＣを排斥するハイパスフィルタとして機能するフィルタ３１０を形成することが望まれ得る。別の方法で述べられた、フィルタ３１０は、バンドパスフィルタを含み得る。

図４は、入力信号３０２の受信上のフィルタデバイス３００によって生成された出力信号３０４の周波数スペクトル４００である。入力信号３０２は、図２で示された周波数スペクトル２００の信号を備えること注意されたい。従って、入力信号３０２は、１．９ＧＨｚに位置し、およそ１．０ｄＢの大きさを有する望まれる応答（つまり信号２０２；図２を参照）を含み得る。更に、入力信号３０２は、１．８８ＧＨｚに位置し、およそ−４６ｄＢの大きさを有する望まれない応答（つまり信号２０４；図２を参照）、１．９２ＧＨｚに位置し、およそ−４６ｄＢの大きさを有する望まれない応答２０６（つまり信号２０６；図２を参照）、１．９４ＧＨｚに位置し、およそ−９７ｄＢの大きさを有する望まれない応答２０７、および２．０ＧＨｚに位置し、およそ−８７ｄＢの大きさを有する望まれない応答２０８（つまり信号２０８；図２を参照）を含む。

図２および図４に関連して、１．８８ＧＨｚに位置した望まれない応答は、およそ−４６ｄＢ（つまり信号２０４；図２を参照）からおよそ−５７ｄＢ（信号４０４；図４を参照）にまで減じられている。更に、１．９２ＧＨｚに位置した望まれない応答は、およそ−４６ｄＢ（つまり信号２０６；図２を参照）からおよそ−５５ｄＢ（信号４０６；図４を参照）まで減じられている。さらに、およそ１．０ｄＢ（つまり信号２０２；図２を参照）からおよそ０．５ｄＢ（信号４０２；図４を参照）まで１．９ＧＨｚに位置した望まれる応答が減じられていることに注意されたい。従って、フィルタデバイス３００は、スプール減衰を提供する一方で望まれる応答のごく一部のみを除去するので、より高い感度および改善された性能がフィルタデバイス３００を含む通信システムについて達成され得る。減衰されたスプールからのエネルギ（つまり信号４０４および４０６）が拡散され、結果、周波数に位置された、信号４０４および４０６よりも弱いさらなるスプールが支配的な信号（つまり信号４０２）からさらに除去されるということに注意されたい。

図３を再び参照して、フィルタデバイス３００の考えられたオペレーションが次に説明されることになる。最初に、支配的な応答および少なくとも１つのスプリアス応答を有する入力信号３０２は、第１の乗算器３０８および減算器３０６で受信され得る。減算器３０６は、出力信号３０４を生成するために入力信号３０２からフィードバック信号３１６を減算し得る。入力信号３０２の受信上の時間内の第１の事例では、出力信号３０４は、入力信号３０２に実質的に等しいことに注意されたい。出力信号３０４および入力信号３０２の受信に際して、第１の乗算器３０８は、信号３２０を生成するために出力信号３０４に入力信号３０２を乗算し得る。以上で説明されるように、信号３２０は、入力信号３０２に実質的に類似する信号を含む。ここで、支配的な応答および信号３２０の各スプリアス応答は、入力信号３０２と比較して周波数ダウンコンバートされる。

その後、信号３２０は、信号３２０の支配的な信号をフィルタに掛け、信号３２２として信号３２０の各スプリアス応答を送信する、フィルタ３１０に送信され得る。続いて、信号３２２は、バッファ３１２によって増幅され、信号３２４として第２の乗算器３１４に伝達され得る。信号３２４の受信の後、第２の乗算器３１４は、フィードバック信号３１６を生成するために信号３２４に入力信号３０２を乗算し得る。以上で説明されるように、フィードバック信号３１６は、信号３２４に実質的に類似する信号を含む。ここで、フィードバック信号３１６のスプリアス応答各々は、周波数アップコンバートされるので、フィードバック信号３１６のスプリアス応答各々は、入力信号３０２の関連するスプリアス応答に実質的に類似する。その後、フィードバック信号３１６は、出力信号３０４を生成するために入力信号からフィードバック信号を減算する、減算器３０６に伝達される。

図８は、例示的な実施例に従う、別のフィルタデバイス３００´のブロック図である。フィルタデバイス３００´は、フィルタデバイス３００のエレメントを含むが、入力信号３０２および出力信号３０４を受信するように構成される代わりに、第１の乗算器３０８は、出力信号３０４´を受信し、その後信号３２０´を生成するために出力信号３０４´それ自身で乗算するように構成される。信号３２０´は、入力信号３０２に実質的に類似する信号を含む。ここで、支配的な応答および信号３２０´のスプリアス応答各々は、入力信号３０２と比較して周波数ダウンコンバートされる。次に、信号３２０´は、フィルタ３１０に送信され得る。フィルタ３１０は、信号３２０´の支配的な応答をフィルタに掛け、信号３２２´として信号３２０´のスプリアス応答各々を送信する。その後、信号３２２´は、バッファ３１２によって増幅され、信号３２４´として第２の乗算器３１４に伝達される。信号３２４´の受信に際して、第２の乗算器３１４は、フィードバック信号３１６´を生成するために信号３２４´に入力信号３０２を乗算し得る。フィードバック信号３１６´は、信号３２４´に実質的に類似する信号を含む。ここで、フィードバック信号３１６´のスプリアス応答各々は、周波数アップコンバートされるので、フィードバック信号３１６´のスプリアス応答各々は、入力信号３０２に関連するスプリアス応答に実質的に類似し得る。その後、フィードバック信号３１６´は、減算器３０６に伝達される。減算器３０６は、出力信号３０４´を生成するために入力信号３０２からフィードバック信号３１６´を減算する。

図９は、例示的な実施例に従う、別のフィルタデバイス３００´´のブロック図である。フィルタデバイス３００´´は、フィルタデバイス３００´のエレメントを含むが、入力信号３０２を受信するように構成される代わりに、第２の乗算器３１４は、出力信号３０４を受信した後、フィードバック信号３１６´´を生成するために出力信号３０４を信号３２４´に乗算するように構成される。フィードバック信号３１６´´は、信号３２４´に実質的に類似する信号を含む。ここで、フィードバック信号３１６´´のスプリアス応答各々は、周波数アップコンバートされるので、フィードバック信号３１６´´のスプリアス応答各々は、入力信号３０２について関連するスプリアス応答に実質的に類似し得る。その後、フィードバック信号３１６´´は、減算器３０６に伝達される。減算器３０６は、出力信号３０４´´を生成するために入力信号３０２からフィードバック信号３１６´´を減算する。

図１０は、例示的な実施例に従う、さらに別のフィルタデバイス３００´´のブロック図である。フィルタデバイス３００´´は、フィルタデバイス３００のエレメントを含むが、入力信号３０２を受信するように構成される代わりに、第２の乗算器３１４は、出力信号３０４´´´を受信した後、フィードバック信号´´´を生成するために出力信号３０４´´´に信号３２４を乗算するように構成される。フィードバック信号３１６´´´は、信号３２４に実質的に類似する信号を含む。ここで、フィードバック信号３１６´´´のスプリアス応答各々は、周波数アップコンバートされるので、フィードバック信号３１６´´´のスプリアス応答各々は、入力信号３０２について関連するスプリアス応答に実質的に類似し得る。その後、フィードバック信号３１６´´´は、出力信号３０４´´´を生成するために入力信号３０２からフィードバック信号３１６´´´を減算し、減算器３０６に伝達される。

図５は、１つまたは複数の例示的な実施形態に従う、通信システム５００のブロック図を示す。受信パスにおいては、アンテナ５１０は、１つまたは複数の基地局（図示せず）から１つまたは複数のＲＦ変調信号を受信し、他の送信機から干渉信号をさらに受信し得る。アンテナ５１０は、デュプレクサ１１２に受信ＲＦ信号を供給するように構成される。デュプレクサ５１２は、望まれるフォワードリンク（またはダウンリンク）周波数帯域のための受信ＲＦ信号をフィルタに掛け、受信機５２０に入力ＲＦ信号を供給するように構成される。望まれる周波数帯域は、セルラ周波数帯域、ＰＣＳ周波数帯域または他のある周波数帯域かもしれない。

一般に、受信機は、スーパーヘテロダインアーキテクチャまたはダイレクトトゥベースバンド（direct to baseband）アーキテクチャをインプリメントし得る。スーパーヘテロダインアーキテクチャでは、入力ＲＦ信号は、複数のステージで周波数ダウンコンバートされる（例えば、あるステージにおいて、ＲＦから中間周波数（ＩＦ）にダウンコンバートされた後、別のステージにおいてＩＦからベースバンドに周波数ダウンコンバートされる）。ダイレクトトゥベースバンドでは、入力ＲＦ信号は、あるステージにおいてＲＦから直接的にベースバンドに周波数ダウンコンバートされる。スーバーヘテロダインアーキテクチャおよびダイレクトトゥベースバンドアーキテクチャは、異なる回路ブロックで使用される、および／または異なる回路要求を有し得る。例示的な実施形態は、限定的ではないが、以下の説明は、ダイレクトトゥベースバンドアーキテクチャを対象としている。

受信機５２０内では、低雑音増幅器（ＬＮＡ）５２２は、入力ＲＦ信号を受信し固定又は可変利得で増幅し、増幅されたＲＦ信号を提供する。局部発振器（ＬＯ）発生器５３４は、局部発振信号を生成し、フィルタデバイス３００／３００´／３００´´／３００´´´へ送信し得る。それは、以上で説明するように、スプール減衰を提供し、ミキサ５２４に出力信号５５１を送信し得る。ミキサ５２４は、フィルタデバイス３００／３００´／３００´´／３００´´´からの出力信号５５１で増幅されたＲＦ信号を周波数ダウンコンバートし、ダウンコンバート信号を提供する。局部発振信号５５０の周波数は、望まれるＣＤＭＡチャネルのためのＲＦ変調信号がベースバンドまたは近接ベースバンドにダウンコンバートされるように選択され得る。その後、利得可変増幅器（ＶＧＡ）５２６は、可変利得でダウンコンバート信号を増幅し、望まれる大きさを有する入力ベースバンド信号を提供し得る。加えて、受信機５２０は、ベースバンドフィルタ５２８のような１つまたは複数の追加のフィルタを含み得る。

送信器５８２内では、可変利得増幅器（ＶＧＡ）５９４は、可変利得でアナログ信号を増幅するように構成され得る。局部発振生成器５３４は、局部発振信号５５０を生成し、フィルタデバイス３００／３００´／３００´´／３００´´´へ送信し得る。それは、以上で説明されるように、スプール減衰を提供し、ベースバンドからＲＦへ増幅信号を周波数アップコンバートする、ミキサ５９６に出力信号５９１を送信し得る。バンドパスフィルタ５９８は、デジタル／アナログ変換および周波数アップコンバージョンに起因するイメージを除去するようにアップコンバートされた信号をフィルタに掛ける。電力増幅器５９９は、アップコンバートされた信号を増幅し、必要電力レベルを有する出力ＲＦ信号を提供する。

通信システム５００は、示されたように、単一のフィルタデバイス３００／３００´／３００´´／３００´´´を含むが、開示された例示的な実施例は、そのようには限定されず、複数のフィルタデバイス３００／３００´／３００´´／３００´´´を含む通信システムは、発明の範囲内である。例えば単に、通信システムは、局部発振器５３４と受信機５２０との間で接続される第１のフィルタデバイス３００／３００´／３００´´／３００´´´、および局部発振器５３４と送信機５８２との間で接続される第２のフィルタデバイス３００／３００´／３００´´／３００´´´を含み得る。更に、簡潔さのために図５に示されなかったが、ＬＯ生成器５３４からの信号、低雑音増幅器（ＬＮＡ）５２２、電力増幅器５９９、ミキサ５２４、ミキサ５９４、ＶＧＡ５２６、ＶＧＡ５９４、フィルタデバイス３００、フィルタ５９８およびフィルタ５２８は、複合信号を備える。各複合信号については、同相（Ｉ）コンポーネントおよび直交（Ｑ）コンポーネントを有する。図５は、受信機および送信機のための特定の設計を示す。一般に、各パスのための信号処理は、増幅器、フィルタ、ミキサなどの１つまたは複数のステージによって実行され得る。受信機および送信機は、図５に示されていない、異なるおよび／または追加の回路ブロックを含み得る。

図６は、１つまたは複数の例示的な実施形態に従う、信号をフィルタに掛ける方法６００を示すフローチャートである。方法６００は、減算器へ望まれるコンポーネントおよび少なくとも１つの望まれないコンポーネントを備える入力信号を送信することを含み得る（数表示６０２によって描写される）。方法６００は、少なくとも１つの望まれないコンポーネントを備えるフィードバック信号を生成するように構成されたフィードバックループを通して減算器の入力信号および出力信号を送信することをさらに含む。ここで、入力信号の望まれないコンポーネント各々は、フィードバック信号について関連する望まれない応答に対応する（数表示６０４によって描写される）。加えて、方法６００は、出力信号を生成するために入力信号からフィードバック信号を減算することを含み得る（数表示６０６によって描写される）。

図７は、１つまたは複数の例示的な実施形態による、信号をフィルタに掛ける別の方法７００を示すフローチャートである。方法７００は、望まれるコンポーネントおよび少なくとも１つの望まれないコンポーネントを有する入力信号を受信することを含み得る（数表示７０２によって描写される）。更に、方法７００は、出力信号を生成するために受信入力信号からの少なくとも１つの望まれないコンポーネントを含むフィードバック信号を減算することを含み得る。ここで、フィードバック信号の望まれないコンポーネント各々は、入力信号について関連する望まれないコンポーネントに対応する（数表示７０４に描写される）。

情報および信号は、様々な異なる技術および技法のいずれを使用しても表され得ることを、当業者なら諒解されよう。例えば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組み合わせによって表され得る。

さらに、本明細書で開示した例に関連して説明した様々な例示的な論理ブロック、モジュール、回路、方法およびアルゴリズムは、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとしてインプリメントされ得ることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に説明するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、方法、およびアルゴリズムについて、概してそれらの機能に関して上記で説明した。そのような機能をハードウェアとしてインプリメントするか、ソフトウェアとしてインプリメントするかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法でインプリメントすることができるが、そのようなインプリメンテーションの決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。

本明細書で開示した例に関連して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェアコンポーネント、あるいは本明細書で説明する機能を実行するように設計されたそれらの任意の組み合わせを用いてインプリメントまたは実行され得る。汎用プロセッサはマイクロプロセッサとすることができるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンとすることができる。プロセッサは、コンピューティングデバイスの組み合わせ、たとえば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成としてインプリメントされ得る。

開示した例示の実施形態の前述の説明は、当業者が本発明を実施または使用できるようにするために与えたものである。これらの例の様々な変更形態は、当業者には容易に明らかになるものであり、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の例に適用され得る。したがって、本発明は、本明細書で示した例に限定されるものではなく、本明細書で開示した原理および新規の特徴に合致する最も広い範囲が与えられるべきである。

Claims

入力および出力との間に操作可能に接続され、望まれるコンポーネントと少なくとも１つの望まれないコンポーネントとを備える入力信号を受信する減算器と、
少なくとも１つの前記入力信号および前記減算器からの出力信号を受信し、前記減算器に少なくとも１つの望まれないコンポーネントを備えるフィードバック信号を伝達するフィードバックループと、ここで、前記フィードバック信号の望まれないコンポーネント各々は、前記入力信号について関連する望まれないコンポーネントに対応する、
前記入力信号から前記フィードバック信号を減算し、前記出力信号を伝達する前記減算器と、
を備える、フィルタデバイス。
前記フィードバックループは、第１の乗算器および第２の乗算器との間に操作可能に接続されるフィルタを備える、
請求項１に記載のフィルタデバイス。
前記フィルタは、ハイパスフィルタおよびバンドパスフィルタのうちの１つを備える、
請求項２に記載のフィルタデバイス。
前記第１の乗算器は、前記入力信号および前記出力信号に操作可能に接続され、前記入力信号に前記出力信号を乗算するように構成される、
請求項２に記載のフィルタデバイス。
前記第１の乗算器は、前記出力とフィルタの間に操作可能に接続され、ＤＣに周波数ダウンコンバートされた望まれるコンポーネントを有し、前記入力信号の前記望まれるコンポーネントに対応する第１の信号を生成するように構成される、ここで、前記第１の信号は、少なくとも１つの望まれないコンポーネントをさらに含み、前記第１の信号の望まれないコンポーネント各々は、非ＤＣ周波数に周波数ダウンコンバートされ、前記入力信号について関連する望まれないコンポーネントに対応する、
請求項２に記載のフィルタデバイス。
前記第１の乗算器は、前記第１の信号を生成するために前記入力信号に前記出力信号を乗算するように構成される、
請求項５に記載のフィルタデバイス。
前記フィルタは、前記第１の信号を受信し、前記第１の信号の前記望まれるコンポーネントをフィルタに掛けて取り除き、第２の信号として前記第１の信号の前記少なくとも１つの望まれないコンポーネントをパスするように構成される、
請求項６に記載のフィルタデバイス。
前記フィードバックループは、前記第１の乗算器と前記減算器との間に操作可能に接続されるバッファとを備え、第３の信号を生成するために前記第２の信号を増幅するように構成される、
請求項７に記載のフィルタデバイス。
前記第２の乗算器は、前記フィルタと前記減算器との間に操作可能に接続され、前記第３の信号に前記入力信号を乗算するように構成される、
請求項８に記載のフィルタデバイス。
前記第２の乗算器は、少なくとも１つの望まれないコンポーネントを有するフィードバック信号を生成するように構成され、前記フィードバック信号の望まれないコンポーネント各々は、前記入力信号について関連する望まれない応答に実質的に類似するように周波数アップコンバートされる、
請求項８に記載のフィルタデバイス。
前記第１の乗算器は、周波数変調検出器を備える、
請求項２に記載のフィルタデバイス。
減算器へ望まれるコンポーネントおよび少なくとも１つの望まれないコンポーネントを備える入力信号を送信することと、
少なくとも１つの望まれないコンポーネントを備えるフィードバック信号を生成するように構成されたフィードバックループを通して前記減算器の出力信号と少なくとも１つの前記入力信号を送信することと、ここで、前記入力信号の望まれないコンポーネント各々は、前記フィードバック信号に関連する望まれないコンポーネントに対応する、
出力信号を生成するために前記入力信号から前記フィードバック信号を減算することと、
を備える信号をフィルタに掛ける方法。
前記入力信号から前記フィードバック信号を減算する前に減算器に前記フィードバック信号を伝達することをさらに備える、
請求項１２に記載の信号をフィルタに掛ける方法。
フィードバックループを通して出力信号および前記入力信号を送信することは、ＤＣにダウンコンバートされた望まれるコンポーネントおよび前記入力信号の前記望まれるコンポーネントに対応する第１の信号を生成することを備え、前記第１の信号は、１つまたは複数の望まれるコンポーネントをさらに有し、前記第１の信号の望まれないコンポーネント各々は、非ＤＣ周波数にダウンコンバートされ、前記入力信号について関連する望まれないコンポーネントに対応する、
請求項１２に記載の方法。
前記第１の信号の前記望まれる信号をフィルタで取り除き、第２の信号として前記第１の信号の望まれないコンポーネント各々をパスすることをさらに備える、
請求項１４に記載の方法。
第３の信号を生成するために前記第２の信号をバッファすることをさらに備える、
請求項１５に記載の方法。
１つまたは複数の望まれないコンポーネントを有するフィードバック信号を生成することをさらに備え、前記フィードバック信号の望まれないコンポーネント各々は、前記入力信号について関連する望まれないコンポーネントに対応する、
請求項１６に記載の方法。
フィルタに掛けることを容易にするデバイスであって、前記デバイスは、
減算器に望まれるコンポーネントおよび少なくとも１つの望まれないコンポーネントを備える入力信号を送信するための手段と、
少なくとも１つの望まれないコンポーネントを備えるフィードバック信号を生成するように構成されたフィードバックループを通して前記減算器の出力信号および少なくとも１つの前記入力信号を送信するための手段と、ここで、前記入力信号の望まれないコンポーネント各々は、前記フィードバック信号について関連する望まれないコンポーネントに対応する、
出力信号を生成するために前記入力信号から前記フィードバック信号を減算するための手段と、
を備える、デバイス。
望まれるコンポーネントおよび少なくとも１つの望まれないコンポーネントを有する入力信号を受信することと、
出力信号を生成するために前記受信入力信号から少なくとも１つの望まれないコンポーネントを含むフィードバック信号を減算することと、
を備え、前記フィードバック信号の望まれないコンポーネント各々は、前記入力信号について関連する望まれないコンポーネントに対応する、
信号をフィルタに掛ける方法。
入力信号を受信することは、減算器で入力信号を受信することを備える、
請求項１９に記載の方法。
減算することは、ＤＣにダウンコンバートされた望まれるコンポーネントを有し前記入力信号の前記望まれるコンポーネントに対応する第１の信号を生成することを備え、前記第１の信号は、１つまたは複数の望まれないコンポーネントを含み、前記第１の信号の望まれない信号各々は、非ＤＣ周波数にダウンコンバートされ、前記入力信号について関連する望まれないコンポーネントに対応する、
請求項１９に記載の方法。
前記第１の信号の前記望まれるコンポーネントをフィルタに掛けることと、第２の信号として前記第１の信号の前記少なくとも１つの望まれないコンポーネントを送信することと、
をさらに備える、請求項２１に記載の方法。
第３の信号を生成するために前記第２の信号を増幅することを備える、
請求項２２に記載の方法。
１つまたは複数の望まれないコンポーネントを有するフィードバック信号を生成することをさらに備え、前記フィードバック信号の望まれないコンポーネント各々は、前記入力信号について関連する望まれないコンポーネントに対応する、
請求項２３に記載の方法。
フィルタに掛けることを容易にするデバイスであって、前記デバイスは、
望まれるコンポーネントおよび少なくとも１つの望まれないコンポーネントを有する入力信号を受信するための手段と、
出力信号を生成するために前記受信入力信号から少なくとも１つの望まれないコンポーネントを含むフィードバック信号を減算するための手段と、
を備え、前記フィードバック信号の望まれないコンポーネント各々は、前記入力信号について関連する望まれないコンポーネントに対応する、
デバイス。
アンテナと、
前記アンテナに接続された少なくとも１つの送信機および受信機と、
少なくとも１つの前記送信機および前記受信機に操作可能に接続され、局部発信器から信号を受信するように構成された少なくとも１つのフィルタデバイスと、
を備え、フィルタデバイス各々は、
入力信号を受信し出力信号を伝達するように構成された減算器と、ここで、前記入力信号は、支配的な応答および少なくとも１つのスプリアス応答を備える、
前記減算器に操作可能に接続され、少なくとも１つの前記入力信号および前記出力信号を受信し、前記入力信号の前記少なくとも１つのスプリアス応答に対応する少なくとも１つのスプリアス応答を有するフィードバック信号を生成し、前記減算器に前記フィードバック信号を伝達するように構成された、フィードバックループと、
を備え、前記減算器は、前記入力信号から前記フィードバック信号を減算することによって出力信号を生成するように構成される、
システム。