JPS63252014A - 位相同期方式 - Google Patents

位相同期方式

Info

Publication number
JPS63252014A
JPS63252014A JP62084852A JP8485287A JPS63252014A JP S63252014 A JPS63252014 A JP S63252014A JP 62084852 A JP62084852 A JP 62084852A JP 8485287 A JP8485287 A JP 8485287A JP S63252014 A JPS63252014 A JP S63252014A
Authority
JP
Japan
Prior art keywords
phase
received signal
signal
values
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62084852A
Other languages
English (en)
Inventor
Takuo Muratani
村谷 拓郎
Hideo Kobayashi
英雄 小林
Toshinari Kimura
木村 年成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP62084852A priority Critical patent/JPS63252014A/ja
Priority to GB8828497A priority patent/GB2228393B/en
Priority to PCT/JP1988/000352 priority patent/WO1988008230A1/ja
Publication of JPS63252014A publication Critical patent/JPS63252014A/ja
Priority to US07/296,897 priority patent/US4862104A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は、入力信号の周波数及び位相に追随する位相同
期方式に関する。
(従来の技術とその問題点) 従来から、PLL(フェーズロックループ)方式による
位相同期回路は、位相変調波を復調する際に必要な基準
信号を作成するための搬送波再生回路や、またある電波
を追跡する際の周波数トラッキング回路などに広く利用
されている。このPLL方式による位相同期回路の周波
数及び位相引き込み特性は、ループ利得、ループフィル
タの特性及び位相比較器の特性によって定まる等価雑音
帯域幅(ループ帯域幅)に依存する。このループ帯域幅
を広く取ると引き込みは速くなり、狭くすると遅くなる
。しかし、ループ帯域幅が広いと定常時の出力位相ジッ
タが大きく狭いと小さい。
一般に、位相同期回路としては、速い引き込み特性を有
すること及び定常時の位相ジッタが小さいことが要求さ
れるが、これら2つの要求は、上述のように背反する問
題である。
この問題を解決する従来技術の例が、TDMA通信方式
の搬送波再生回路の一部に用いられている。ここで、T
DMA信号は複数の互いに非同期のバースト信号からな
るため、この信号を復調するには、各バーストに対して
基準信号を作成しながら復調動作を行わなければならず
、このための搬送波再生回路としては極めて短時間のう
ちに同期を確立し得るものでなければならない。
また、TDMA信号は、伝送速度が一般に高いので、定
常状態での位相ジッタは極めて小さいものが要求される
。この要求を満たすため、搬送波再生回路は、引き込み
時にはループ利得を上げループ帯域を広くして引き込み
を速くし、定常時にはループ利得を下げループ帯域を狭
くして位相ジッタを減少するように制御されている。
図1は上述の従来技術の構成例を示すものであり、図1
 (a)において、101は信号入力端子、102は位
相比較器、103はVCO(電圧制御発振器)、104
は増幅器、105はループフィルタ、106はタイミン
グ信号入力端子、107は出力端子である。
また、図1 (b)は位相比較器102の位相比較特性
を示すものであり、横軸に入力信号とV C0103の
出力信号との位相差θをとり、縦軸に出力電圧をとって
いる。
図1の従来例は次のうように動作する。位相比較器10
2は入力信号とV C0103の出力信号との位相の差
分を電圧として出力する。この電圧は、増幅器104.
ループフィルタ105を通り、VCO103に加わり、
V C0103の発振信号の周波数と位相とを入力信号
の周波数と位相とに近づけるように制御する。ここで、
増幅器104は、前述のように、引き込み時か定常時か
によってループ帯域幅を変更するためにループ利得を調
整するものであり、別途検出され端子106に供給され
るタイミング信号によってその増幅度が制御される。
本方式による欠点としては、ループ帯域を変更するため
、いつ引き込みを開始するか、また、いつ定常状態にな
ったかのタイミング情報を必要とするということである
。このことは、タイミングを検出し、またタイミング情
報を作成するための回路を必要とし、装置の複雑化を招
いていた。
一方、このPLL方式による位相同期回路には、ハング
アップ現象と呼ばれる位相引き込み特性の劣化現象もあ
り、短時間で位相同期を確立しなければならないところ
に適用することは困難であった。
ハングアップ現象とは、図1(b)の位相比較特性から
解るように、入力信号101と端子107に出力するV
 C0103の出力信号との間の位相差がπであるとき
、位相比較器102の出力は零となり、VCO103の
発振位相は変化せず位相差がπのまま安定してしまい同
期が確立できない状態をいう。
また、位相差が正確にπでなくとも極めてπに近い時は
、ハングアップ現象とみなせる現象が起こり、位相比較
器102の出力が零に近い値となり、同期確立に長い時
間を必要とするという欠点があった。
このハングアップ現象を救済し、同期引き込み特性を改
善する方法がrTDMA信号の同期復調に用いる搬送波
再生回路の検討」と題する文献(儒学会誌論文誌vol
、 54−B、 Na41971 、  P160〜1
67)に記載されている。本手法はキックオフ方式と呼
ばれ、同期開始時点において位相差を測定し、位相差が
πに近いときには、ハングアンプ領域(π近傍)から安
定領域(0近傍)へ強制的にπだけ移相させる方式であ
る。この方式には、前述したループ利得を引き込み時と
定常時で変化させる方式と同様に、同期開始時点を知ら
ないと動作できないという欠点がある。また、入力信号
に雑音が含まれる場合には、ハングアップ現象が生じて
いるのにこれを検出できなかったり、ハングアップ現象
ではないのにハングアップ現象と判定してしまったり、
いわゆる不検出や誤検出の問題があり、ハングアップ現
象を完全に取り除くまでに至っていない。
(発明の目的) 本発明は、上述した従来の位相同期方式の欠点を解決す
るためになされたもので、ハングアップ現象が起こらず
、かつTDMA信号で見られるような複数の互いに非同
期でしかも大きな周波数偏差が存在するバースト信号に
対しても極めて短時間のうちに同期確立が可能な位相同
期方式を提供することを目的とする。
(発明の構成と特徴) 本発明の特徴は、ハングアップ現象の原因となる位相比
較器を用いないで、直接受信信号を直交関係にある2つ
の参照信号で検波し得られたベースバンド信号をディジ
タル演算し、受信信号と参照信号との周波数差9位相差
を最適化手法を用いて推定し、これらを用いて位相同期
を行うことである。
また、高速でしかも高安定の同期を確立するために、ル
ープ内にメモリーを有し、このメモリーを利用すること
により、引き込み時か定常時かを判断し、引き込み時に
は、高速の位相同期を可能とし、定常時には位相ジッタ
の小さい高安定な位相同期を可能としている。
本発明によると、ハングアップ現象がなく、大きな周波
数偏差のあるTDMA信号に対しても高速にしかも高安
定に引き込みが可能となり、また本発明は、ディジタル
演算処理により実現されていることから、アナログ回路
の場合と異なりその特性を容易に設定変更することが可
能であり、伝送路状態を考慮してシステムとして位相同
期に要求される最適精度を設定することが容易である。
(実施例) 以下、図面を用いて本発明の実施例について詳細に説明
する。
図2は本発明の第1の実施例で、フィードバックタイプ
の場合について示す図である。1は人力信号端子、2.
3は乗算器、4.5は低域通過フィルタ(L P F)
、6.7はアナログ/ディジタル変換器(A/D)、8
はディジタル演算器、9はπ/2移相器、10は可変移
相器、11はVCO(電圧制御発振器)、12は再生信
号出力端子を示す。ここで、1の入力信号に変調が施さ
れている場合には、変調成分が除去された後の信号が入
力されるものとする。受信信号S (t)は無変調信号
とする七一般に次式で表わされる。
S (t) −JHA cos  θ(t) +n (
t)  −−−−−−−−−−−(1)式(1)で、A
は受信信号の振幅レベルを示し、θ(t)。
n (t)はそれぞれ受信信号の位相成分、雑音成分を
示し、それぞれ次式によって表わされる。
θ(し)=ω。t +Δω(+θ  −・−−−−・−
・−・−・・−・−一−−・・(2)但し、ω。は受信
信号の基準となる角周波数を示し、Δωは基準信号から
の角周波数偏移量、θは初期位相とする。
n (t) = a n 、 (t)cosθ(1)+
 a n z(t)sinθ(t) ・−−−−−−−
−=−(3)但し、n 1(t)、  n z(t)は
互いに直交関係にある平均値0のガウス雑音成分である
。図2の回路では、雑音を含む受信信号S (t)から
、精度よくθ(1)を推定し、受信信号に同期した信号
を再生することを目的としている。
以下、本回路の基本となる動作について説明し、その後
TDMA信号などのような非同期のバースト信号に対す
る場合について説明する。受信信号s (t)は乗算器
2,3により直交関係にある91.101の信号とそれ
ぞれ乗算される。101 、91の信号はそれぞれ次式
によって表わされる。
e + (t) = a cosθ+(t)   −−
−−−−−−−−−−−−−−−−−−−(4)ez(
t)=v’N5inθ、(t)    −−−−−−−
−−−−−−−−−−−=−−−15)但し、θ1(t
)は、VC○11の発振角周波数ω。°〔=ω。+Ω。
〕及び移相器10で制御される位相偏移量T0よりなり
次式で表わされる。
θ、 (1)−ω。t+ε。t−+−70・−−−一−
−・−・・・−一−−−−−・−・(6)但し、Ω。及
びT、はディジタル演算器8で推定された周波数差及び
位相差を示すが、以下の説明では、これら2つの値は初
期状態すなわち零から始まるものとする。
乗算器2.3の出力信号21.31はそれぞれLPF4
,5を通り高周波成分が除去されLPF5゜4の出力信
号51.41にはそれぞれ次式に示す信号が得られる。
)’ 1(t) = 77 (t)cos ξ(t) 
  −−−−−−=−−−−−−−−−−−−−17)
yz(t)=η(t)s i n ξ(1)   ・−
・−・・−・−・・−・・−・・−・・−(8)但し、 ξ(t)=θ(1)−θ1(t)−ψ(t)−・−−一
−・−・0■式(7)、 (8)で表される信号は、タ
イミング周期TでサンプリングされA/D変換器6.7
により、ディジタル信号化される。第1番目のサンプル
におけるA/D変換器7,6の出力信号71.61はそ
れぞれ次式で表わされる。
XI=77! CO5ξi   −−−−−−−−−−
−−−−−−−−−−−−02)Y、=η6 sin 
ξ、  −・・−・・−・−・−−−一−・・・−・−
・−・−側但し、 ξ1 =θ(t、)−θI(tz)−ψ(tりti  
−tz−t  =’r ディジタル演算器8では、X、、Y、を用いて以下に示
すような演算を行いθ(1)を推定する。
まず、入力されるサンプル点ごとのx、、y。
を用いて、弐Q4)、(1つに示される演算を行い、η
1゜ξ、を求める。
弐0ωで示されるξ、は−π≦ξ、≦πの範囲の上値で
しか求めることができない。
従って、以下に示す操作により、各サンプル点における
正味の角回転両A、を求める。
ここで、A、とξ盈との間には次式に示す関係が成立す
る。
A五(mod2tt)=ξ、−−−−−−−−−−−−
−−−a’n式07)の関係を用いることにより弐〇2
)、 03)は次式となる。
Xム=ηムcosA!    ・・−曲・曲回−・・・
−曲・・・0■Y 6 = ηi s i n A 、
−−−−−−−−−−−−−・−−−・−−−−−−−
−09)次に弐〇8)、θ田を用いることにより、Δω
とθを推定する手法について示す。
ここで、推定するΔωとθを適宜的にそれぞれε1゜′
i″、と置く。
ε、とf+を用いて式(1B)、 G9)を次式のよう
に変形する。
Xal=77i cos(At  Glt+  ’Fl
 )・・−(2eYet=77 ム5in(At  G
+  t=  ?l) −−−[211次に、t、から
tN−1までのNサンプルに対して以下の操作を考える
式as、+21の関係から明らかなようにYaNが最大
値を取る場合、あるいは?。8が最小値を取る場合が、
Δω及びθをΩ1及び′7″1で最も正しく推定したこ
とになる。
従って、Δω及びθを推定する問題は、7.14が最大
となる時(あるいは7.Mが最小となる時)のε1及び
f +を求めることに帰着する。
¥、が最大となるためのε、及びT、は、最適化手法の
1つであ、る偏分法を用いることにより以下のように求
めることができる。
まず、式(2)をΩ1及びT、の関数として偏微分する
一心+Lm  ’2r+)・−・・・・・・(社)−ε
+1m  ?υ−・・・・−・凶 ここで、マ、が最大となるためのε1及び7′1 は、
式(社)、c!9がOとなる時の解である。
一方、60勺ε1.θfb 71であれば、次式の関係
が成立する。
sin(Am  iQ+tm  it) zAll−ε
1LII T+    −−−−−−−−−−−−−−
・−凶式(至)の関係を用いて、式(社)、(251の
連立方程式を解くことにより、Ω、及び′i′1は以下
のように求めることができる。
Σ ηkA、Σ ηktk−Σ ηktkΣ ηkjk
Ak11116に一0k−6に−0 式(2)、@において、t、は式(ハ)、Ql)に示し
たように便宜的に考えた時間である。従って、ここで番
よtk=kTと考える。
上述の関係を弐翰、@に代入すると、G+ 、 ?’t
はそれぞれ次式のように求まる。
式叱0荀に相当する演算は、図2に示すディジタル演算
器8で行なわれる。ディジタル演算器8の一構成例を図
3に示す。
図3で、71.61にはサンプル点ごとのXt、Yiが
入力される。13は位相演算器、14は正味の周回転量
演算器、15は受信信号の振幅レベル演算器、16は乗
算器、17は加算器、18はε、′i″の推定器、20
はデータサンプル数カウンタであり、81.82には推
定器18で推定されたT、εが出力される。
図3のディジタル演算器8の動作は、位相演算器13で
は式0ω、周回転量演算器14では式0ω、振幅レベル
演算器15では代置、乗算器16.加算器17では式(
至)、0叫の各エレメントに相当する演算を行う部分で
あり、推定器18では加算器17の出力で得られる各エ
レメントの値を用いて式(至)、(横に対応するε、T
を演算する。ここで出力端子82.81に得られたεと
Tは、図2のVCOII及び移相器IOを制御する。
但し、VCOIIは電圧値で周波数を制御することから
、図2のディジタル演算器8の出力εは、VCOIIの
基準信号ω。からεだけ偏移した周波数を出力するため
の電圧値に変換されこの電圧値が出力端子82を介して
VCOIIに入力されるものとする。また移相器11は
、例えば位相差に応じた遅延線回路で実現することがで
き、ディジタル演算器8の出力端子81への出力Tに応
じて可変移相器10を構成する遅延線の遅延量を変更す
る。
これらの操作により、端子12に受信信号1と位相同期
した信号が出力される。
以上、フィードバックタイプの場合の位相同期回路につ
いて説明した。次に本発明の第2の実施例について説明
する。図4にフィードホワードタイプの実施例を示す 第1の実施例では、ディジタル演算器8で推定した周波
数差822位相差81をVCOIl、移相器10にそれ
ぞれ帰還し参照信号そのものの周波数と位相を制御し、
受信信号と位相同期させるフィードバックタイプの位相
同期回路であった。これに対し、図4に示すフィードホ
ワードタイプでは、固定発振器19の出力をそのまま参
照信号波としており、参照信号波としては常に一定の周
波数値を持つ。ディジタル演算器8での処理は、第1の
実施例で説明した場合と同様であり、ディジタル演算器
8の出力81.82には、受信信号と固定発振器出力信
号との間の位相差1周波数差の推定値がそれぞれ出力さ
れる0図4の可変移相器IQ、  VCOIIは、出力
端子81.82にそれぞれ出力される位相差。
周波数差によって制御され、出力端子12に再生信号が
得られる。
以上述べた操作が本発明の基本となるものである。次に
本位相同期回路を複数の非同期の信号がバースト状に受
信されるTDMA通信に適用する場合あるいは、受信信
号が伝送路状態により時間的に変動するような場合に対
して本位相同期回路を適用する場合について説明する。
図5にディジタル演算器8で推定された角周波数偏移N
(Ω、)の時間的変化の1例について示す。
図5を用いて、図2に示された本発明の位相同期回路の
動作について説明する。
時間t0からLH−1までのNサンプルを用いて周波数
差Ω、及び位相差7′1を推定する。この時、推定され
たΩ1とtoからLH−1までのvCO出力出力周波数
色の差分E、を求め、Elとある決められたスレッシッ
ールド値E、と比較する。この時例えばE、がE、より
大きい場合には、受信信号の変動が大きいと判断し、(
TDMA信号では引き込み時に相当する)t、lからは
、(2)式に示されるようにVCOIIの発振周波数を
(ω。十Ω、)とし、移相器10の位相を71とする。
次に、tNからL2□1までのNサンプルに対して、上
述と同様にεt + Ttを推定し、Ω1とε2の差分
E!を求めE、と比較する。
図5の例では、E2もE、より大きな値となり、VCo
llの発振周波数をt2.4から(ω。十ε2)に変更
した場合について示す。図4では更にtzNからt3N
−1までのNサンプルを用いて推定されたΩ。
とε2の差分E、は、E3より小さい場合について示し
である。この場合には、受信信号の状態が安定している
ことが類推できる。(TDMA信号では定常状態) この場合には、t2NからのVCOIIの発振周波数は
(ω。十92)のままにしておき、引き続きtffNか
らのNサンプルを取り込み、tzNからの2Nサンプル
を用いΔωとθを推定する。このようにΔωとθの推定
に使用するサンプル数を増加させることは、PLL方式
で言うと、ループ帯域を狭めることに相当し、位相ジッ
タの小さい位相同期が可能となる。
但し、2Nサンプルを取り込む期間において、受信信号
の急激な変動を検出するために図5に示すように、t 
!N+1からt3NまでのNサンプルを用いてε11+
 1r3+も推定しておく、同様に、tiN+□からt
。4.まで、t!Mlからも、8.tまでのように、連
続したNサンプルのデータを用いてΩ、2.ε1゜と順
次推定操作を、上述した2Nサンプルを用いた推定操作
と並行して行っていく。
ここで、連続したNサンプルを用いて順次推定されたε
31+ 島、t・・・とε2との差分E、、、E、2・
・・をそれぞれ求めておきそれぞれをE3と比較する。
図5では、t3Nからt4N−1までのNサンプルの間
で求まるEji E3z、・・・E3+N−1がすべて
E、より小さい場合について示す。t4,4時において
、ここでtzNからt4ト、までの2Nサンプルを用い
て推定されたIQ4 、 ’t< 1” V C011
及び移相器10ヲ制御する。
もし、t4Nから系が安定している場合には、上述した
ような操作により2Nサンプルごとに位相同期を行って
いく。
ここで例えば、2Nサンプルごとの制御に入った状態で
、受信信号が急激に変動した場合(TDMA信号ではバ
ースト信号が変化した場合に対応する)には、図5の例
に示すように、t a)Inx時において、Nサンプル
を用いて推定されたε4□と94との差分E4!がE、
より大きくなることで検出することが可能である。この
場合には、14N+ffiの時点で、VCOIIと移相
器10をt 3N+1からt 4N+2までのNサンプ
ルにより推定されたε4□と′F4□で制御し、受信信
号の急激な変動に対しても位相同期が可能となる。
以上述べたように、本位相同期回路では、引き込み時か
定常時かを判断することが可能であり、引き込み時には
、Δωとθの推定に使用するサンプル数を小さく取るこ
とにより高速の引き込みを可能とし、定常時においては
、使用するサンプル数を多く取り、高品質の位相同期を
可能とする。
一方、Δωとθの推定に使用する単位となるサンプル数
(上述の実施例ではNとしている)、定常時に使用する
サンプル数(上述の例では2Nとしている)及び周波数
差のスレッショールドW E sは、伝送路状態、シス
テム全体から見て位相同期回路に要求される精度等から
決定されるものである。これらのパラメータは、周波数
差2位相差の推定がディジタル演算で求められているこ
とから、容易に変更することができる。
(発明の効果) 以上詳細に説明したように、本発明による位相同期方式
によれば、受信信号と再生信号との周波数偏差量及び位
相誤差量を直接最適化手法を用いて推定しており、周波
数偏差2位相誤差が大きい場合に対しても正確に求める
ことが可能である。
また、最適化手法を用いた周波数偏差及び位相誤差の推
定に際して、使用するサンプルデータ数は、受信信号の
状態(例えばTDMA信号の引き込み時あるいは定常時
)に応じて任意の数に取ることが可能である。これによ
り、引き込み時には少ないデータサンプル数を用いて高
速で位相同期を確立することができ、定常状態時には、
データサンプル数を多く取り、高品質の位相同期を確立
することが可能となる。ここで、引き込み時、定常状態
時の判定は、ループ内で過去において推定された周波数
偏差量9位相誤差量の履歴を記憶しておくことにより可
能となる。
更に、推定のために使用するデータサンプル数等のパラ
メータは、外部から伝送路状態に応じて容易に変更可能
であり、最適な位相同期方式を提供することが可能であ
る。
【図面の簡単な説明】
図1(a)は従来のPLL方式による位相同期回路を示
すブロック図、図1(b)は従来の位相同期回路の位相
比較特性を示す特性図、図2は本発明のフィードバック
タイプの位相同期回路例を示すブロック図、図3は本発
明に用いるディジタル演算器の実施例を示すブロック図
、図4は本発明のフィードホワードタイプの位相同期回
路例を示すブロック図、図5は複数の非同期の信号がバ
ースト的に受信されるようなTDMA通信に本位相同期
回路を適用した場合に推定される周波数偏移量の時間的
変化を示す図である。 1・・・入力信号端子、 2.3・・・乗算器、4.5
・・・低域通過フィルタ、 6.7・・・アナログ/デ
ィジタル変換器、 8・・・ディジタル演算器、 9・
・・π/2移相器、 10・・・可変移相器、11・・
・電圧制御発振器、 12・・・再生信号出力端子、1
3・・・位相演算器、 14・・・角回転量演算器、1
5・・・振幅レベル演算器、 16・・・乗算器、17
・・・加算器、 18・・・推定器、 19・・・固定
発振器、20・・・サンプル数カウンタ。

Claims (4)

    【特許請求の範囲】
  1. (1)受信信号を電圧制御発振器及び移相器で制御され
    た第1の参照信号と該第1の参照信号と直交関係にある
    第2の参照信号とで位相検波し、得られた2つのベース
    バンド出力信号をある周期でサンプリングし、更にA/
    D変換し、ディジタル値とし、これら直交関係にあるデ
    ィジタル値から、サンプリング点ごとの位相、振幅値を
    求め、ある一定時間内に得られる複数の位相データと振
    幅値データを用いて前記受信信号と前記第1、第2の参
    照信号との周波数差及び位相差を最適化手法を用いて推
    定し、該周波数差及び該位相差の推定された値で前記電
    圧制御発振器及び前記移相器を制御し、前記受信信号と
    位相同期した再生信号を作成するように構成されたこと
    を特徴とする位相同期回路。
  2. (2)前記の推定の際に過去に推定した周波数差。 位相差の履歴を記憶する回路を有し、これら記憶された
    値と、順次推定される値と比較し、これら2つの値の比
    較結果を元に受信信号状態を類推し、これら類推結果を
    元に、周波数差、位相差を推定するために使用するデー
    タサンプル数を可変とすることにより、受信信号状態に
    応じて最適な位相同期が実現できるように構成されたこ
    とを特徴とする特許請求の範囲第1項に記載の位相同期
    回路。
  3. (3)受信信号を固定発振器よりの第1の参照信号と該
    第1の参照信号と直交関係にある第2の参照信号とで位
    相検波し、得られた2つのベースバンド出力信号をある
    周期でサンプリングし、更にA/D変換し、ディジタル
    値とし、これら直交関係にあるディジタル値からサンプ
    リング点ごとの位相、振幅値を求め、ある一定時間内に
    得られる複数の位相データと振幅データを用いて前記受
    信信号と前記第1、第2の参照信号との周波数差及び位
    相差を最適化手法を用いて推定し、これら推定された値
    で、前記電圧制御発振器及び前記移相器を制御し、前記
    受信信号と移相同期した再生信号を生成するように構成
    されたことを特徴とする位相同期回路。
  4. (4)前記の推定の際に過去に推定した周波数差、位相
    差の履歴を記憶する回路を有し、これら記憶された値と
    、順次推定される値と比較し、これら2つの値の比較結
    果を元に受信信号状態を類推し、これら類推結果を元に
    、周波数差、位相差を推定するために使用するデータサ
    ンプル数を可変とすることにより、受信信号状態に応じ
    て最適な位相同期が実現できるように構成されたことを
    特徴とする特許請求の範囲第3項に記載の位相同期回路
JP62084852A 1987-04-08 1987-04-08 位相同期方式 Pending JPS63252014A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62084852A JPS63252014A (ja) 1987-04-08 1987-04-08 位相同期方式
GB8828497A GB2228393B (en) 1987-04-08 1988-04-07 Phase synchronizing system
PCT/JP1988/000352 WO1988008230A1 (en) 1987-04-08 1988-04-07 Phase synchronizing system
US07/296,897 US4862104A (en) 1987-04-08 1989-01-12 Phase synchronization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62084852A JPS63252014A (ja) 1987-04-08 1987-04-08 位相同期方式

Publications (1)

Publication Number Publication Date
JPS63252014A true JPS63252014A (ja) 1988-10-19

Family

ID=13842327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62084852A Pending JPS63252014A (ja) 1987-04-08 1987-04-08 位相同期方式

Country Status (4)

Country Link
US (1) US4862104A (ja)
JP (1) JPS63252014A (ja)
GB (1) GB2228393B (ja)
WO (1) WO1988008230A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0296665A (ja) * 1988-10-03 1990-04-09 Nec Corp 周波数・位相推定装置
JPH04111653A (ja) * 1990-08-31 1992-04-13 Fukushima Nippon Denki Kk 搬送波再生装置
WO1997040585A1 (fr) * 1996-04-19 1997-10-30 Matsushita Electric Industrial Co., Ltd. Recepteur de signaux a haute frequence
JP2009225156A (ja) * 2008-03-17 2009-10-01 Pioneer Electronic Corp 周波数生成装置、周波数生成方法、信号処理装置及び信号処理方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2606238B1 (fr) * 1986-10-31 1988-12-09 Trt Telecom Radio Electr Boucle a verrouillage de phase entierement numerique
US5133064A (en) 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US4959844A (en) * 1989-10-24 1990-09-25 Amp Incorporated Clock recovery circuit for digital demodulator
US5170135A (en) * 1990-07-24 1992-12-08 Nec Corporation Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time
US5216554A (en) * 1991-07-01 1993-06-01 International Business Machines Corporation Digital phase error estimator
JP3137370B2 (ja) * 1991-08-07 2001-02-19 株式会社東芝 デジタルpll回路
US5353311A (en) * 1992-01-09 1994-10-04 Nec Corporation Radio transmitter
US5341110A (en) * 1993-07-14 1994-08-23 Watkins-Johnson Company Low phase noise reference oscillator
US6334219B1 (en) 1994-09-26 2001-12-25 Adc Telecommunications Inc. Channel selection for a hybrid fiber coax network
US5444420A (en) * 1994-09-29 1995-08-22 Harris Corporation Numerically controlled phase lock loop synthesizer/modulator and method
US7280564B1 (en) 1995-02-06 2007-10-09 Adc Telecommunications, Inc. Synchronization techniques in multipoint-to-point communication using orthgonal frequency division multiplexing
USRE42236E1 (en) 1995-02-06 2011-03-22 Adc Telecommunications, Inc. Multiuse subcarriers in multipoint-to-point communication using orthogonal frequency division multiplexing
US6952138B2 (en) * 2001-09-12 2005-10-04 Telefonaktiebolaget Lm Ericsson (Publ) Generation of a phase locked loop output signal having reduced spurious spectral components

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127735A (en) * 1976-04-19 1977-10-26 Nec Corp Irregular control phase synchronous unit
JPS5937757A (ja) * 1982-08-26 1984-03-01 Nec Corp 位相変調復調器
JPS59148459A (ja) * 1983-02-14 1984-08-25 Nippon Telegr & Teleph Corp <Ntt> 多値振幅変調用搬送波再生回路
JPS6048648A (ja) * 1983-08-29 1985-03-16 Nippon Telegr & Teleph Corp <Ntt> 搬送波再生回路
JPS60150326A (ja) * 1984-01-18 1985-08-08 Nec Corp 位相同期ル−プ回路
JPS6145661A (ja) * 1984-08-09 1986-03-05 Nec Corp 位相復調器
JPS6214557A (ja) * 1985-07-12 1987-01-23 Nec Home Electronics Ltd 4相psk復調装置
JPS6235741A (ja) * 1985-08-08 1987-02-16 Nec Corp 搬送波再生回路
JPS6281813A (ja) * 1985-10-04 1987-04-15 Toshiba Corp 移相回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676636A (en) * 1979-11-29 1981-06-24 Sony Corp Variable oscillation circuit
FR2537363B1 (fr) * 1982-12-02 1988-09-02 Nippon Telegraph & Telephone Dispositif de retablissement de signal d'horloge pour un systeme de telecommunication par satellite a acces multiple par repartition dans le temps
JPS60226217A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 位相同期装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127735A (en) * 1976-04-19 1977-10-26 Nec Corp Irregular control phase synchronous unit
JPS5937757A (ja) * 1982-08-26 1984-03-01 Nec Corp 位相変調復調器
JPS59148459A (ja) * 1983-02-14 1984-08-25 Nippon Telegr & Teleph Corp <Ntt> 多値振幅変調用搬送波再生回路
JPS6048648A (ja) * 1983-08-29 1985-03-16 Nippon Telegr & Teleph Corp <Ntt> 搬送波再生回路
JPS60150326A (ja) * 1984-01-18 1985-08-08 Nec Corp 位相同期ル−プ回路
JPS6145661A (ja) * 1984-08-09 1986-03-05 Nec Corp 位相復調器
JPS6214557A (ja) * 1985-07-12 1987-01-23 Nec Home Electronics Ltd 4相psk復調装置
JPS6235741A (ja) * 1985-08-08 1987-02-16 Nec Corp 搬送波再生回路
JPS6281813A (ja) * 1985-10-04 1987-04-15 Toshiba Corp 移相回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0296665A (ja) * 1988-10-03 1990-04-09 Nec Corp 周波数・位相推定装置
JPH04111653A (ja) * 1990-08-31 1992-04-13 Fukushima Nippon Denki Kk 搬送波再生装置
WO1997040585A1 (fr) * 1996-04-19 1997-10-30 Matsushita Electric Industrial Co., Ltd. Recepteur de signaux a haute frequence
US6115432A (en) * 1996-04-19 2000-09-05 Matsushita Electric Industrial Co., Ltd. High-frequency signal receiving apparatus
JP2009225156A (ja) * 2008-03-17 2009-10-01 Pioneer Electronic Corp 周波数生成装置、周波数生成方法、信号処理装置及び信号処理方法

Also Published As

Publication number Publication date
GB2228393A (en) 1990-08-22
GB2228393B (en) 1991-08-07
US4862104A (en) 1989-08-29
WO1988008230A1 (en) 1988-10-20

Similar Documents

Publication Publication Date Title
JPS63252014A (ja) 位相同期方式
US5619154A (en) Numerical voltage controlled oscillator
JP2877198B2 (ja) ディジタルpll回路及びその起動方法
CA2180905C (en) Digital demodulator
JPS60203045A (ja) 位相同期検波復調器
JPS6331987B2 (ja)
US6809585B2 (en) Frequency modulation system and method
JP3006382B2 (ja) 周波数オフセット補正装置
JP3537738B2 (ja) クロック再生回路
JP3413359B2 (ja) Qpsk復調装置
JP2570126B2 (ja) 復調装置
JPH06237277A (ja) Psk搬送波信号再生装置
JP3185725B2 (ja) 搬送波再生回路
JPS6331985B2 (ja)
JPS6173459A (ja) Dpsk信号の遅延検波回路装置
JPH09162943A (ja) 受信装置
JPS6330049A (ja) Msk復調回路
JPS6331986B2 (ja)
JPS5870664A (ja) Msk復調回路
JPH0358215B2 (ja)
JPH0131822B2 (ja)
JP2003018228A (ja) シンボル同期回路
JPH0568063A (ja) 周波数変動補正装置
JPH0720144B2 (ja) クロック同期方式
JPH09238172A (ja) 直交復調器