JPS6331986B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 この発明は、デイジタル信号処理によるデータ
復調装置等において、受信アナログ信号をＡ／Ｄ
変換回路でデイジタル信号化する際のサンプリン
グ位相を受信アナログ信号に同期させるためのサ
ンプリング位相同期回路に関する。

発明の技術的背景とその問題点 近年、音声帯域の電話回線を用いたデータ伝送
モデム等に見られるように、ナイキストのロール
オフ特性を満たすべく波形伝送を行ない、これに
受信側でボーレイト（シンボル伝送速度）で自動
等化等のデイジタル信号処理演算を施す場合が多
く見られるようになつている。このようにロール
オフ・スペクトラムの重なりを許す場合、受信ア
ナログ信号をＡ／Ｄ変換回路でデイジタル信号化
する際、受信アナログ信号に同期した正しい位相
でサンプリングを行なわないと、その後のデイジ
タル信号処理演算が安定に行なわれないことが指
摘されている。このため、Ａ／Ｄ変換回路でのサ
ンプリング位相を受信アナログ信号に同期させ
る、サンプリング位相同期回路と呼ばれるものが
必要となる。

このようなサンプリング位相同期回路は、Ａ／
Ｄ変換回路を通して得られたデイジタル信号か
ら、サンプリング位相誤差を検出し、それに基き
サンプリング位相を制御する構成を採る。第１図
は従来一般に用いられている、ボーレイトの２倍
の速度で信号処理を行なう形式のサンプリング位
相同期回路におけるサンプリング位相誤差検出特
性を示したもので、サンプリング位相誤差Δに
対する位相誤差信号の変化を表わしている。

この第１図の特性において、Δ＝−π／２〜３／２ π間の位相角2πはボーレイト区間Ｔに対応し、
π／２がサンプリング位相の安定点となる。しかし
ながら、このような特性では位相同期の初期にお
いて、位相安定点から最悪Ｔ／２（位相角換算で
π）近くサンプリング位相がずれていた場合に
は、サンプリング位相をπだけシフトする必要が
あるため、位相同期の初期引込みに長時間を要す
るという問題があつた。

発明の目的 この発明の目的は、位相同期の引込み時間を短
縮できるサンプリング位相同期回路を提供するこ
とである。

発明の概要 この発明は、サンプリング位相誤差検出回路
を、サンプリング位相の安定位相点を受信アナロ
グ信号のボーレイト区間の位相角2π間に複数個
形成する位相誤差信号を生成するように構成した
ことを特徴としている。

発明の効果 この発明によれば、ボーレイト区間の位相角
2π間に存在するサンプリング位相の安定位相点
の数をＮとして、サンプリング位相の引込み時間
を従来の１／Ｎに短縮できる。

発明の実施例 第２図はこの発明の一実施例に係るサンプリン
グ位相同期回路の概略構成を示したもので、入力
端子１１には例えばデータ伝送モデムの受信部で
得られたベースバンド帯域の受信アナログ信号１
２が与えられる。この受信アナログ信号１２は
Ａ／Ｄ変換回路１３でサンプリングパルス１４に
よりサンプリングされ、ベースバンド帯域のデイ
ジタル信号１５に変換されて、サンプリング位相
誤差検出回路１６に入力される。この検出回路１
６はデイジタル信号１５からＡ／Ｄ変換回路１３
でのサンプリング位相誤差を検出し、位相誤差信
号１７を出力する。この位相誤差信号１７はルー
プフイルタ１８を介して発振回路１９に制御入力
として与えられる。発振回路１９からは前記サン
プリングパルス１４が出力されるとともに、サン
プリング位相誤差検出回路１６へ基準信号が与え
られる。

サンプリング位相誤差検出回路１６は受信アナ
ログ信号１２のボーレイト周波数_Bの1/2に通過
域が設定された狭帯域デイジタルフイルタ２０
と、乗算器２１と、通過域がボーレイト周波数_B
に設定された狭帯域デイジタルフイルタ２２と、
２つの位相比較回路２３，２４および乗算器２５
によつて構成されている。ここで、位相比較回路
２３，２４および乗算器２５は広義の位相比較器
を構成し、この位相比較器とループフイルタ１８
および発振回路１９はデイジタルPLLを構成し
ている。そして、フイルタ２２よりの出力に、発
振回路１９からのボーレイト周波数_Bの基準信号
が上記デイジタルPLLによつて位相同期したと
き、発振回路１９内に含まれる可変分周回路が受
信アナログ信号１２に位相同期した状態となり、
サンプリングパルス１４は受信アナログ信号１２
に位相同期する。

次に、この実施例の動作を第３図、第４図を用
いて説明する。今、サンプリング位相誤差検出回
路１６に第３図ａに示すようなボーレイト周波数
_B＝１／Ｔの波形のサンプル値３１からなるデイ
ジタル信号１５が入力されたとすると、通過域が
_B／２である狭帯域デイジタルフイルタ２０の出
力は S₁＝Acosπ_Bｔ（Ａ＝±１） …(1) となり、乗算器２１から S² ₁＝A²cos²π_Bｔ＝A²（１＋cos2π_Bｔ）／２…(2) なる信号が得られる。この信号S² ₁はさらに通過域
が_Bである狭帯域デイジタルフイルタ２２を通過
して、第３図ｂに示す S₂＝A′cos2π_Bｔ …(3) なる波形のサンプル値３２となり、位相比較回路
２３，２４に入力される。一方、発振回路１９か
らは基準信号として第３図ｃ，ｄに示す S₃＝A″sin（2π_Bｔ＋Δ） …(4) S₄＝A″cos（2π_Bｔ＋Δ） …(5) なる波形のサンプル値３３，３４が位相比較回路
２３，２４に与えられる。従つて、位相比較回路
２３，２４からは、第４図に点線および一点鎖線
で示す S₅＝BsinΔ …(6) S₆＝BcosΔ …(7) なる信号が出力される。そして、これらの信号
S₈，S₆が乗算器２５で乗ぜられて、第４図に実線
で示す S₇＝S₅・S₆＝B²sinΔ／２ …(8) なる信号が位相誤差信号１７として得られる。こ
の位相誤差信号１７（S₇）は、第４図S₇のサンプ
リング位相誤差検出特性に示されるように、Δ
＝０、Δ＝πの点P₁、P₂で零となる。従つて、
デイジタルPLLの作用によりサンプリングパル
ス１４の位相、つまりサンプリング位相はP₁、
P₂に相当する２つの安定位相点を有する。すな
わち、位相誤差信号１７（S₇）はループフイルタ
１８で雑音成分を除去された後、発振回路１９に
制御入力として加わり、その出力位相を制御す
る。その際、S₇が正のときは出力位相を遅らせ、
負のときは出力位相を進めるように制御すれば、
位相負帰還がかかる結果、ループはΔ＝０また
はΔ＝πの付近で安定状態となる。

ここで、従来のサンプリング位相同期回路で
は、第２図における位相比較回路２３，２４がな
く、第１図に示したように(6)式のS₆に相当する位
相誤差信号によつてサンプリング位相を制御して
いた。従つて、初期のサンプリング位相がΔ≦
πの状態にあるとき、安定位相点Δ＝π／２に
達するまで発振回路をボーレイトＴより速い繰返
しで動作させ、最大π（Ｔ／２）だけシフトする
必要があつた。

これに対し、この実施例によればΔ≦πのと
きはΔ＝πの点P₂でサンプリング位相が安定化
される。また、サンプリング位相の安定位相点は
Δ＝０、Δ＝πであるP₁、P₂の２つ存在するた
め、最大位相シフト量は従来のπに対しπ／２と
なり、位相引込み時間は半分に短縮される。ま
た、信号S₆の極性からサンプリング位相が２つの
位相安定点P₁、P₂のどちらに引込まれているか
を判定することもできるので、どのサンプル値が
最適サンプル値であるかを容易に識別可能であ
る。

第５図はこの発明の他の実施例を示したもの
で、５０はサンプリング位相誤差検出回路、５２
はサンプリング位相誤差信号５１の雑音成分抑圧
回路、５３は基準クロツク５４を分周してサンプ
リングパルス１４を作成する可変分周回路であ
る。

サンプリング位相誤差検出回路５０は、デイジ
タルフイルタ６０と、このデイジタルフイルタ６
０の出力に非線形演算処理を施す演算回路７０と
から構成される。デイジタルフイルタ６０は、例
えば90゜位相分割狭帯域フイルタであり、その具
体的な構成例を第６図に示す。

第６図において、６１，６５，６６，６７，６
８は係数乗算器、６２は加（減）算器で構成され
る合成回路６３，６４は１サンプル遅延のための
ワード・メモリ、６９は減算器である。６１〜６
６は２次の巡回形デイジタルフイルタを構成して
おり、その伝達関数Ｆ（Ｚ）はｂ，ｃ，ｄを係数
パラメータとして Ｆ（Ｚ）＝ｂ／１＋cZ^-1＋dZ^-2 …(9) で与えられ、係数パラメータの設計によつて通過
域が任意に設定され得るものである。例えばこの
２次巡回形デイジタルフイルタを受信信号４２の
ボーレイトの２倍の速度で動作させれば、ｃ＝
０、ｄ≦１とすることにより_B／２（_B：ボーレ
イト周波数）を通過域とする狭帯域フイルタが実
現される。

(9)式を用いて第６図の２つの出力x₁，x₂を求め
ると、 x₁＝Z^-1・Ｆ …(10) またx₂は係数乗算器６７，６８の係数値を1/2
とすると、 x₂＝１／２（Z²−１）・Ｆ（Ｚ） ＝１／２Z^-1・Ｆ（Ｚ）・（Z^-1−Ｚ） ＝x₁・Z^-1−Ｚ／Ｚ …(11) となる。(11)式にＺ＝e^j〓（但し、ｊ＝√−１、θは
サンプリング周波数で規格化された位相角）を代
入して、x₁，x₂の周波数特性の違いをみると、 x₂／x₁＝−jsinθ …(12) である。ここで、前記の２次巡回形デイジタルフ
イルタは通過域が_B／２、すなわちθ＝±π／２
に集中しているから、このようなフイルタの出力
に対して(12)式の特性は90゜位相シフトフイルタ特
性（ヒルベルト変換特性）の良い近似になつてい
ることがわかる。従つて、第６図の構成は90゜位
相分割狭帯域フイルタを実現しており、出力x₂は
x₁に対して直交相関係にある。なお、係数値1/2
の係数乗算器６７，６８は単なるビツトシフトに
よつて実現できるから、このための特別なハード
ウエアは不要である。

一般に、90゜位相分割フイルタは入力に対し並
列に、例えば伝達関数が_N 〓^j=1 （a_ij−Z^-1）／（１−
a_ijZ^-1）（但し、ｉ＝１、２、ｊ＝１、２、…Ｎ、
Z^-1は１サンプル遅延のためのＺ変換演算子）で
与えられる位相補正用の全通過フイルタを設置
し、これらの各フイルタの出力を互いに90゜位相
が異なるようパラメータa_ijを設計できることが知
られている。従つて、第５図のデイジタルフイル
タ６０として用いられる90゜位相分割狭帯域フイ
ルタは、例えば_B／２を通過域とする狭帯域フイ
ルタに、上記全通過フイルタを並列に設けること
によつても実現できる。

一方、第５図の演算回路７０は90゜位相分割狭
帯域フイルタであるデイジタルフイルタ６０から
与えられる直交２信号x₁，x₂に非線形演算処理を
施すものであり、具体的には例えば第７図に示す
ように３つの乗算器７１〜７３，７５と、減算器
７４からなる。

次に、この実施例の動作を第８図、第９図を用
いて説明する。今、第５図のサンプリング位相誤
差検出回路５０に第８図ａに示すようなボーレイ
トＴ＝１／_B当り２つのサンプル値８１，８２か
らなるデイジタル信号１５が入力されたとする
と、90゜位相分割狭帯域フイルタであるデイジタ
ルフイルタ６０の出力に、 x₁＝Acosπ_Bｔ（Ａ＝±１） …（13） なる同相信号と、 x₂＝Asinπ_Bｔ（Ａ＝±１） …（14） なる直交相信号とからなる直交２信号が得られ
る。これら直交２信号x₁，x₂は演算回路７０に入
力され、乗算器７１で x₃＝x₁・x₂＝A²／２sin2π_Bｔ …（15） の乗算が行なわれ、第８図ｂの波形のサンプル値
８３，８４が得られる。また、乗算器７２，７３
および減算器７４により、 x₄＝x₁ ²−x₂ ²＝A²cos2π_Bｔ …（16） が演算され、第８図ｃの波形のサンプル値８５，
８６が得られる。さらに、乗算器７５により x₅＝x₃・x₄＝A⁴／４sin4π_Bｔ …（17） の乗算が行なわれることによつて、第８図ｄに示
す波形のサンプル値８７，８８からなる位相誤差
信号５１が得られる。この位相誤差５１（x₅）の
サンプル値８７，８８は、第８図ａのサンプル値
８１，８２の最適サンプリング点からの位相ず
れ、すなわちサンプリング位相誤差をΔとする
と、第９図ａの曲線９１上に示されるような、
sin2Δに比例した一定値となる。従つて、この
位相誤差信号５１を低域通過デイジタルフイルタ
等で構成される雑音抑圧回路５２を介して可変分
周回路５３に制御入力として与えて、その分周比
を制御すれば、先の実施例と同様にサンプリング
位相を受信アナログ信号１２に同期させることが
できる。

この場合、第９図ａのサンプル値８７，８８の
位相はそれぞれ−π、０に引込まれるから、第８
図ａのサンプル値８１の位相は最悪位相0.5T、
1.5T、2.5T、…で、またサンプル値８２の位相
は最適位相Ｔ、2T、3T、…でサンプルされるこ
とになる。これらのサンプル値８１，８２のどち
らが最適位相のサンプル値であるかは、減算器７
４の出力、すなわち第８図ｃのサンプル値８５，
８６の極性から判別することができる。例えば第
８図ｃの例では、正のサンプル値８６が最適位相
となる。

また、演算量の低減のために、演算回路７０の
演算をボーレイトＴ当り１回に間引くこともでき
る。すなわち、位相誤差信号５１として第８図ｄ
のサンプル値８７を済用すると、これに対応する
第８図ａのサンプル値８１は最悪位相に引込まれ
るが、その場合減算器７４から第８図ｃのサンプ
ル値８５が出力され、これは位相引込み状態では
負となる。一方、位相誤差信号５１として第８図
ｄのサンプル値８８を採用すると、これに対応す
る第８図ａのサンプル値８２は最適位相となり、
またこれに対応する第８図ｃのサンプル値は正と
なる。このようにデイジタルフイルタ６０からボ
ーレイトＴ当り２回ずつ出力されるサンプル値の
うちどちらを演算回路７０で採用しても、サンプ
リング位相の安定位相点を2π間に２個形成する
ことができ、かつサンプル値８１，８２のうちど
ちらが最適位相かを指定することができる。

なお、第７図における乗算器７５は減算器７４
の出力x₄の極性によつて乗算器７１の出力x₃の極
性を切換えて出力する極性切換回路あるいはx₃，
x₄の極性ビツトのみを入力とする排他的論理和
（EX−OR）回路で置換えることも可能である。
乗算器７５の代りに極性切換回路、EX−OR回
路を用いた場合の位相誤差検出特性はそれぞれ第
９図ｂ，ｃの９２，９３のようになり、第９図ａ
の９１と同様、2π間に２個の安定位相点を形成
するものとなる。乗算器７５の代りにEX−OR
回路を用いる場合、第７図の乗算器７１もEX−
OR回路に置換えることが可能である。

この発明はその他種々変形して実施が可能であ
り、例えば第５図のデイジタルフイルタ６０とし
て90゜位相分割狭帯域フイルタの形態を直接採る
ことなく、サンプリング位相誤差検出回路５０に
先の実施例と同様の機能を持たしめることが可能
であることは、デイジタル信号処理技術の特質か
ら明らかである。第１０図はサンプリング位相誤
差検出回路５０の他の構成例を示したもので、デ
イジタルフイルタ６０は第６図に示した90゜位相
分割狭帯域デイジタルフイルタの構成要素の一部
をなす２次巡回型デイジタルフイルタのみによつ
て構成されている。すなわち、１０１，１０５，
１０６は係数乗算器、１０２は合成回路、１０
３，１０４はワードメモリである。一方、演算回
路７０はワードメモリ１０７，１０８と、乗算器
１０９，１１０，１１３，１１５と、減算器１１
１と、線形重み加算を行なう合成回路１１２，１
１４とからなつている。

前述したように、信号x₃は直交２信号x₁，x₂の
乗算によつて得ることができるから、、(11)式より x₃＝x₁・x₂＝１／２F²（Ｚ）Z^-1（Z^-2−１） ＝１／２｛H₁（Ｚ）−H₂（Ｚ）｝ …（18） ここで、 H₁（Ｚ）＝Z^-1F（Ｚ）・Z^-2F（Ｚ） …（19） H₂（Ｚ）＝Ｆ（Ｚ）・Z^-1・Ｆ（Ｚ） …（20） で与えられる。（19）、（20）式中のＦ（Ｚ）、Z^-1F
（Ｚ）、Z^-2F（Ｚ）はそれぞれ第１０図中のx₂₁，
x₁，x₂₂に対応するから、これらを乗算器１０９，
１１０で互いに乗算し、その結果を減算器１１１
で減算することにより、（15）式に示した信号x₃
が得られる。また、（16）式から x₄＝x₁ ²−x₂ ²＝〔Z^-1F（Ｚ）〕² −〔１／２（Z^-2−１）Ｆ（Ｚ）〕² ＝H₃（Ｚ）・H₄（Ｚ） …（21） ここで、 H₃（Ｚ）＝１／２・Ｆ（Ｚ）＋Z^-1F（Ｚ） ＋１／２・Z^-2F（Ｚ） …（22） H₄（Ｚ）＝１／２・Ｆ（Ｚ）＋Z^-1F（Ｚ） −１／２・Z^-2F（Ｚ） …（23） で与えられる。従つて、合成回路１１２，１１４
を用いて（22）、（23）式の演算を行ない、その結
果を（17）式のように乗算器１１３で乗じれば、
信号x₄が得られる。そして、減算器１１１から得
られる信号x₃と、乗算器１１３から得られる信号
x₄とを乗算器１１５で乗じることによつて、位相
誤差信号x₅が得られることになる。なお、第１０
図の乗算器１１５は第７図の乗算器７５と同様、
極性切換回路やEX−OR回路等に置換えること
も可能である。

第１１図はこの発明をPM、直交AM、AM−
PM等の変調方式の直交変調信号に適用した場合
のサンプリング位相誤差検出回路の構成例を示し
ている。端子１２１，１２２には受信アナログ信
号をＡ／Ｄ変換回路を通して得た直交デイジタル
信号が入力され、これらはそれぞれ第６図、第７
図あるいは第１０図に示したと同様の構成のデイ
ジタルフイルタ１２３，１２４および演算回路１
２５，１２６を介して、（15）、（16）式に示した
信号x₃，x₄の互いに直交した成分となつて出力さ
れ、これがさらに加算器１２７，１２８でx₃どう
し、x₄どうしそれぞれ加算され、さらにこれらの
加算結果が乗算器７５で乗ぜられることによつ
て、位相誤差信号x₅が得られる。

このように、直交変調信号に対しては、端子１
２１，１２２に入力される直交デイジタル信号の
いずれか一方にのみ情報が乗つている場合がある
ため、直交デイジタル信号の両方を用いて位相誤
差信号を得るように、サンプリング位相誤差検出
回路を構成すればよい。

以上の説明では、ボーレイト区間の位相角2π
間にサンプリング位相の安定位相点を２個形成し
たが、一般に sin2nθ＝１／２sin nθ・cos nθ …（24） cos2nθ＝cos²nθ−sin²nθ …（25） なる関係を用いれば、2π間に2n個の安定位相点
を形成することが可能であり、さらにボーレイト
区間内のサンプリング点を多くした場合、それら
のうちのどのサンプリング値が最適位相であるか
を指定することもできる。

また、実施例では受信アナログ信号をベースバ
ンド帯域でサンプリングしたが、パスバンド帯域
でサンプリングした後、復調回路を通してベース
バンド帯域のデイジタル信号を得て、サンプリン
グ位相誤差検出回路に入力してもよい。さらにパ
スバンド帯域の信号に直接この発明のサンプリン
グ位相同期回路を適用することも勿論可能であ
る。

【図面の簡単な説明】

第１図は従来のサンプリング位相同期回路にお
けるサンプリング位相誤差検出特性を示す図、第
２図はこの発明の一実施例に係るサンプリング位
相同期回路の構成図、第３図は同実施例の動作を
説明するためのタイムチヤート、第４図は同じく
サンプリング位相誤差検出特性を示す図、第５図
はこの発明の他の実施例に係るサンプリング位相
同期回路の概略構成図、第６図は同実施例におけ
るデイジタルフイルタの具体的構成例を示す図、
第７図は同じく演算回路の具体的構成例を示す
図、第８図は同実施例の動作を説明するためのタ
イムチヤート、第９図ａ〜ｃは同じくサンプリン
グ位相誤差検出特性を示す図、第１０図は第５図
の実施例におけるデイジタルフイルタおよび演算
回路の他の構成例を示す図、第１１図はこの発明
のさらに別の実施例におけるサンプリング位相誤
差検出回路の構成図である。 １１……受信アナログ信号入力端子、１３……
Ａ／Ｄ変換回路、１６……サンプリング位相誤差
検出回路、１８……低域通過デイジタルフイル
タ、１９……発振回路、２０，２２……狭帯域デ
イジタルフイルタ、２１……乗算器、２３，２４
……位相比較回路、５０……サンプリング位相誤
差検出回路、５２……雑音抑圧回路、６０，１２
３，１２４……デイジタルフイルタ、７０，１２
５，１２６……演算回路。

Claims (1)

1. 【特許請求の範囲】 １ 受信アナログ信号をＡ／Ｄ変換回路を通して
   得られたデイジタル信号から、前記Ａ／Ｄ変換回
   路におけるサンプリング位相の誤差を示す位相誤
   差信号を生成するサンプリング位相誤差検出回路
   を有し、上記位相誤差信号に基き前記サンプリン
   グ位相を前記受信アナログ信号に同期するように
   制御するサンプリング位相同期回路において、前
   記サンプリング位相誤差検出回路は前記サンプリ
   ング位相の安定位相点を前記受信アナログ信号の
   ボーレイト区間の位相角2π間に複数個形成する
   位相誤差信号を生成することを特徴とするサンプ
   リング位相同期回路。 ２ サンプリング位相誤差検出回路は、実質的に
   前記デイジタル信号を直交２信号に変換し、この
   直交２信号に非線形演算処理を施すことにより、
   位相誤差信号を形成するものであることを特徴と
   する特許請求の範囲第１項記載のサンプリング位
   相同期回路。