JPS5890855A - サンプリング位相同期回路 - Google Patents

サンプリング位相同期回路

Info

Publication number
JPS5890855A
JPS5890855A JP56189549A JP18954981A JPS5890855A JP S5890855 A JPS5890855 A JP S5890855A JP 56189549 A JP56189549 A JP 56189549A JP 18954981 A JP18954981 A JP 18954981A JP S5890855 A JPS5890855 A JP S5890855A
Authority
JP
Japan
Prior art keywords
phase
circuit
signal
phase error
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56189549A
Other languages
English (en)
Other versions
JPS6331986B2 (ja
Inventor
Hideo Suzuki
秀夫 鈴木
Shunsuke Yoda
誉田 俊輔
Meiki Yahata
矢幡 明樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56189549A priority Critical patent/JPS5890855A/ja
Publication of JPS5890855A publication Critical patent/JPS5890855A/ja
Publication of JPS6331986B2 publication Critical patent/JPS6331986B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明は、ディジタル信号処理によるデータ復調装置
等において、受信アナログ信号をA/D変換回路でディ
ジタル信号化する際のフンプリング位相を受信アナログ
信号に同期させるためのナンデリンダ位相同期回路に関
する。
発明の技術的背景とその問題点 近年、音声帯域の電話回線を用いたr−!伝送モデム等
に見られるように、ナイキストのロールオフ%性1惰た
すべ(波形伝送を行ない、これに受*aでが−レイト(
シンがル伝送速度)て自動等化等のディジタル信号処理
演算を施す場合が多く見られるようになっている。この
ようにロールオフ・スペクトラムの重な夛を許す場合、
受信アナログ信号をA/D変換回路でディジタル信号化
する際、受信アナログ信号に同期した正しい位相てサン
プリングを行なわないと、その彼のディジタル信号処理
演算が安定に行なわれないことが指摘されている。この
ため、ム/Dt#回路でのサンプリング位相を受信アナ
ログ信号に同期させる、サンプリング位相同期回路と呼
ばれるものが必要となる。
このようなサンプリング位相同期回路は、A/D変換回
路を通して得られたディジタル信号から、サンプリング
位相誤差を検出し、それに基きナノ1.9フフ位相を制
御する構成を採る・第1図は従来一般に用いられている
、−一レイトの2倍の速度で信号処理を行なう形式のサ
ンプリング位相同期回路におけるフンプリング位相誤差
検出特性を示したもので、Tンプリング位相誤差ノψに
対する位相誤差信号の変化を表わしている。
この第1図の特性において、Δ91 ssg −”−〜
−!−π2 間の位相角2には一−レイト区間TK対応し、iがサン
プリング位相の安定点となるoしかしながら、このよう
な特性では位相同期の初期に算でK)近くフン!りンダ
位相がずれていた場合には、サンプリング位相t−πだ
けシフトする必要があるため、位相同期の初期引込みに
長時間を要するという問題がありた〇 発明の目的 この発明の目的は、位相同期の引込み時間を蝮縮できる
サンプリング位相同期回路を提供することである0 発明の#を畳 この発明は、フンプリング位相誤差検出回路を、サンプ
リング位相の安だ位相点を受信アナログ信号のが−レイ
ト区間の位相角2π間に豪数個形成する位相誤差信号を
生成するように構成したことを特徴としている@ 発明の効果 この発明によれば、−−レイト区間の位相角2π間に存
在する。サンプリング位相の安定位相点の数をNとして
、フンプリング位相の引込み時間を従来の17NK短縮
できる〇 発明の実施例 鯖2図はこの発明の一実施例に係るサンプリング位相同
期回路の概略構成を示した亀ので、入力端子11には例
えばデータ伝送モデムの受信部で得られ九ベースバンド
帯竣の受信アナログ信号12が与えられる・この受信ア
ナログ信号12Fi1/r)K換回路IJでサンゾリン
グツ9ルス14によシサンプリングされ、ベースバンド
帯竣のディジタル信号15に変換されて一ナンデリング
位相誤差検出回路16に入力される0この検出回路1#
はディジタル信号15からム/D変換回路IJでのサン
プリング位相誤差を検出し、位相誤差信号17を出力す
る。この位相誤差信号11はループフィルタ18を介し
て発振回路1gに制御入力として与えられる。
発振(ロ)路19からは前記サンプリングパルス14が
出力されるとともに、サンプリング位相−差検出回路1
6へ基準壷号が萼えられるOtサンプンダ位相誤差検出
回路16は受信アナログ信号12のが−レイト周波数/
mr)1/2に通過域が設定されえ狭帯埴ディジタルフ
イルメz0と、乗算器21と、通過域がが−レイト周波
数1mに設定された狭帯域ディジタルフィルタ22と、
2つの位相比較回路21.24および乗算器25によっ
て構成されている。ここで、位相比較回路23.14お
よび乗算器25は広義の位相比較器を構成し、この位相
比較器とループフィルタ18および発振回路19はディ
ジタルPLLを構成している。そして、フィルタ22よ
シの出力に、発振回路19からのが−レイト周波数!、
の基準信号が上記ディジタルPLLによって位相同期し
たとき、発振回路19内に含まれる可変分周回路が受信
アナログ信号12に位相同期し良状態となシ、サンプリ
ング・ヤルス14は受信アナログ信号12に位相同期す
る。
次に、この実施例の動作を第3図、銅4図を用いて説明
する・今、フンプリング位相誤差検出回路IIIに第3
図(1)に示すようなl−レイト周波数fm −t/’
rの波形のナンデル値31からなるデ(ジタル信号、1
5が入力されたとすると、通過域が7m / 2である
狭帯域ディジタルフィルタ20の出力は S =ム鴎π/It(A’=±l)   ・・・(1)
となシ、乗算器21から 8? =A” am2K /s t =A2(1+w2π/mt)/2  ・・・(2)なる
信号が得られる。この信号S?はさらに通過域がflで
ある狭帯域ディジタルフィルタ22を通過して、第31
伽)に示す 82=A’(2)2πfm t         ・・
・(3)なる波形のサンプル値S2となり、位相比較回
路22、.74に入力される。一方、発振回路1gから
は基準信号として第3図(@) 、 (d) K示す8
=A”m(2K fm  t  十 Δ ψ )   
    ・・・(4)S=A”(2)(2Kfm を十
Δψ)   ・・・(5)なる波形のサンプル値s2.
34が位相比較回路2 s * z 4に与えられるO
従って、位相比較回路33.24からは、第4図に点線
および一点鎖線で示す 8s= B daΔψ          ・(6)S
、:]3房Δψ             ・・・(7
)なる信号が出力される。そして、これらの信号Ss、
S、が乗算器25で乗ぜられて、第4図に東線で示す 87にs5−56 =B 1dlΔ?/2         ・・・(8)
なる信号が位相誤差信号17として得られる。
この位相誤差信号1y(8,)は、第4図87のサンプ
リング位相誤差検出特性に示されるように、Δψ=0.
Δψ=πの点P1*Pzで零となる・従って、ディジタ
ルPLLの作用によシプンf jJ ンl”t4ルス1
4の位相、っマシプンプリンダ位相はP、# P2に和
尚する2つの安ず位相点を有する◎すなわち、位相誤差
係号J r (S、)はループフィルタ18で雑音成分
を除去された後、発振回路19に制御入力として加わシ
゛、その出力位相を制御する0その際、8.が正のとき
は出力位相を遅らせ、負のときは出力位相を進めるよう
に制御すれば、位相負帰還がかかる結果、゛ループはノ
ψ=0ま九はIf=πの付近で安定状態となる@ ここで、従来のすンプリンダ位相同期回路では、第2図
における位相比較回路73.34がなく、第1図に示し
たように(6)式O84に和尚する位相誤差信号によっ
てサンプリング位相を制御していた。従って、初期のサ
ンプリング位相がノψ≦πの状態にあるとき、安定位相
点ノψ二π/2に達する壕で発振回路を?−レイトTよ
)速い繰返しで動作させ、最大π(T/2)だけシフト
する必要があった0 これに対し、との冥施例によればノブ≦πのトキハノf
−πの点P2でサンプリング位相が安定化される・ま・
た、サンプリング位相の安定位相点はlデ寓0,19m
π−であるP、 、 P2の2つ存在するため、最大位
相シフト量は従来のKに対しπ/2となシル位相引込み
時間は半分に短縮される0ま九、信号84の極性からサ
ンプリング位相が2つの位相安定点P1*P2のどちら
に引込まれているかを判定することもできるので、どの
サンプル値が葦適すンデル餉であるかを容謳に識別可能
である。
第5図はこの発明の他の5J!施例を示した鴨ので、s
Oはサンプリング位相誤差検出回路、52はサンプリン
グ位相誤差信号51の雑音成分抑圧回路、53社基準ク
ロック54を分周してサンプリングパルス14を作成す
る可質分崗回路である・ サンプリング位相誤差検出回路50は、ディジタルフィ
ルタ60と、このディジタルフィルタ60の出力に非線
形演算処理を施す演算回路10とから構成される◎ディ
ジタルフィルタ60は、例えば900位相分割狭帯塚フ
ィルタであ)、その具体的な構成例を第6図に示す0第
6図において、61a65.66.61゜68は係数乗
算器、62は加(減)算器で構成される合成回路#J、
t4はl−Fンプル遅延のためのワードのメモリ、69
は減算益である061〜6Cは2次の巡回形ディジタル
フィルタを構成してお夛、その伝達関数F (Z)はb
lcldを係数ノダラメータとして で与えられ、係数/fラメータの設計によって通過蛾が
任意に設定され得石ものである◇例えばこの2次巡回形
ディジメルフィルタを受信信号42のが一レイトの2倍
の速度で動1作させれば、6 xx Q 、 d≦1と
することによシfm/2 (/藤:が一レイト周波数)
を通過域とする狭帯域フィルタが実現される■ (9)式を用いて第6図の2つの出力X、p Xzを求
めると、 !−2−″1・F           ・・・(ト)
t 九X、 I/i係数乗算器1r、6ao保数値を1
/2とすると、 =1 z″″1  ・ F (Z)  −(z−’−z
)となる、 (11式に2−・jl(但し、j;−下。
#はナンデリング周波数で規格化された位相角)を代入
して、X、* Xzの周波数特性の違いをみると、 1 / x 1 =−J glaθ         
 ・・・傭である・ここで、前記の2次巡回形ディジタ
ルフィルタは通過着が/m/2、すなわち0=±t/2
に集中しているから、このようなフィルタの出力に対し
て(2)式の特性は90°位相シフトフィルタ特性(ヒ
ルベルト質換特性)の良い近似になっていることがわか
る・従って、第6図の構成は90’位相分割狭帯域フィ
ルタを実状しておシ、出力X、はX、に対して直交相関
停にある。なお1係数値1/2の理数乗算器61.68
は単なるビットシフトによって実現できるから、この丸
めの特別なハードウェアは不要である。
一般に、900位相分割フイルメは入力に対しく1−a
BZ   )   Cm  し、  鳳 = 1 、2
 、  j−1= 2.。
・・・N、 Z−はl’Fンデル遅延のための2変換演
算子)で与えられる位相補正用の全通過フィルタを膜量
し、これらの各フィルタの出力を互いに900位相が異
なるようノ臂うメータa目を設計できることが知られて
いる。従って、第5図のディジタルフィルタ#0として
用いられる90’位相分割狭帯斌フィルタは、例えば/
i/2を通過域とする狭帯域フィルタに、1紀全通過フ
ィルタを並列KGけることによりても実現できる〇−万
1第5囚の演算回路10は90’位相分割狭11HIR
フィルタでToゐディジタルフィルタ#Oから与えられ
る直交2信号X1g Xzに非線形演算処理を施すもの
であシ、具体的には例えば第7図に示すように3つの乗
算器11〜rs、rsと、減算器74からなる。
次に、この実施例の動作を第り図#第9図を用いて説明
する・+、第5図のプン!リング位相誤差検出回路50
に第8図(a)に示すような一−レイトT=1//m尚
夛2つのサンプル@III。
82からなるディジタル信号15が入力されたとすると
、90°位相分割狭帯埴フィルタであるディジタルフィ
ルタ#0の出力に、 x、=Acmπ/xi(A=±1 )      −6
9なる同相信号と、 22wx A―π/at(A−±1)      ・C
1◆なる直交相信号とからなる直交2信号が得られる0
これら直交2信号XI * Xzは演算回路reに入力
され、乗算器11で X j” X 1”12 A2             ++t 、。
−ym2πf■t の乗算が行なわれ、第86伽)の波形のサングル値8J
、#4が得られる。また、乗算器rz。
13および減算器74によシ、 2 !  ” X  −!2 1 =ム(2)2w:f謬t        ・・・α峠が
演算され、第8図(c)の波形のサンゾル餉85゜86
が得られる・さらに、乗算器15によシ5    s 
   4 4 m 7gk14πf1        ・・・aiの乗
算が行なわれることによって、mS図(d)に示す波形
の!ンデル値s’r、ttgからなる位相誤差信号51
が得られる。この位相1差51(x5)の971ル@I
 F 、 J Jli、第8図(a)の!ンデル値sx
、zzの最適フンプリンダ点からの位相ずれ、すなわち
ナンゾリング位相誤差をΔψとすると、第9図6)の曲
@91上に示されるような、幽2Δψに比例した一定値
となる〇従って、この位相誤差信号51を低域通過ディ
ジタルフィルタ郷で構成される維音抑圧回路52を介し
て可変分周回路5Sに制御入力として与えて、その分局
比を制御すれば、先の実施例と同様にサンプリング位相
を受信アナログ信号12に同期させることができる〇 この場合、第9図(a)のテンプル値87.##の位相
はそれぞれ−π、0に引込まれるから、第81伽)のサ
ンプル値810位相は最悪位相0.5T。
1.5?、2.5 T 、””e、1 ftt 7fk
@ Ji J (D位相は最適位相T、27.3T、・
・・でテンプルされることになる・これらのテンプル@
at。
82のどちらが最適位相のサンプル値であるかは、減算
器14の出力、すなわち第8図(C)のフンデル値as
、msの極性から判別することができる。例えば第8 
@(*)の例では、正のサンプル値86が最適位相とな
る。
また、演算量の低減のために、演舞回路i。
の演算をl−レイ)T轟、41回に間引くこともできる
◎すなわち、位相誤差信号51として蒙8図(d)の!
ンデル値81を採用すると、これに対応する第8図(a
)のサンプル値81FiiIk悪位相に引込まれるが、
その場合減算器74から#8図(e)のサンプル値85
が出力され、これは位相引込み状態では負となる〇一方
、位相誤差信号51として第8図(d)のサンプル値8
8を採用すると、これに対応する第8図(a)のサンプ
ル値82は最適位相となシ、またこれに対応する蒙8図
(e)のフンデル値は正となる。このようにディジタル
フィルタ60からが一しイトT当92回ずつ出力される
サンプル値のうちのどちらを演算回路10で採用しても
、サンプリング位相の安定位相点を2π間に2個形成す
ることができ、かつデンプル値a1.azのうちどちら
が最適位相かを指定することができる〇 なお、第7図における乗X器15は減算器74の出力x
4の極性によりて乗算器11の出力!3の極性を切換え
て出方する極性切換回路あるいはX5・x4の極性ビッ
トのみを入力とする排他的論理和(EX −OR)回路
で置換えることも可能である。乗算器750代シに極性
切換回路。
EX−OR回路を用いた場合の位相製差検出特性はそれ
ぞれ第91伽) 、 (@)の92.91のようになシ
%第911(a)の91と同様、2π間に2個の安定位
相点を形成するものとなる0乗算器150代プにEX−
OR@路を用いる場合、館7図の乗算器11もEX−O
R回路に置換えることが可能である0 この発明はその他種々変形して実施が可能であシ、例え
ば11g5図のディジタルフィルタCOとして90°位
相分割狭帯域フィルタの形mt−直接採ることなく、ナ
ン!リング位相誤差検出回路50に先の冥施例と同様の
機能を持たしめることが可能であることは、ディジタル
信号処理技術の特質から明らかである。11g1O図は
サン19フフ位相誤差検出回路50の他の構成例を示し
たもので、ディジタルフィルタ6oは第6図に示した9
0’位相分割狭帯域ディジタルフィルタの構成要素の一
部をなす2次巡回型ディゾタルフィルタのみによって構
成されている。すなわち、1o1.10!i*106は
係数乗jI器。
102は合成回路、103.104はワードメモリであ
る。一方、演算回路7oはワードメモリ101.108
と、乗算器109.1101113.115と、減算器
111と、線形重み加算を行なう合成回路112.11
4とからなっている。
前述したように、信号x5Fi直交2信号X1+x2の
乗算によって得ることができるから、aC式よシ xs =1.’X2 =杏F2g) Z−’ (Z−’
−1)=閂(H,り)−H2C))  ・・嘲ここで、 H,Cin = Z−F(2)−Z  F(2)   
      −(IIu、g)= Fg) −z−’ 
−pg)         −el)で与えられ今。α
唾、(至)式中のF12) 、 Z−’F■)。
Z−2FcZ)t−jそれぞれ蒙101/中の”21 
e ”11 ”22に対応するから、これらを乗算器1
09.110で互いに乗算し、その結果を減算器111
で減算することによ)、(ロ)式に示した信号X、が得
られる。また、(ロ)式から 2 X  ”” X   H2 1 = (z−’vcz、)〕2− (−!−<z−2−1
) F(Zl )2=H,(Z)・H41’)    
      、、、(2□)ここで、 H,g)=−−感)+z−’陶十’・z−2FC2:)
    ・(22)2 H4(Z)q−m)+Z−’座)−4−Z−2FCi?
)   −(23)で与えられる。従りて、合成回路J
JJ、JJ4を用いて(22) 、 (ZJ)式の演算
を行ない、その結果を(17)式のように乗算器11B
で乗じれに、信号x4が得られる0そして、減算器11
1から得られる信号X、と、乗算器11Bから得られる
信号x4とを乗算器115で乗じることによって、位相
誤差信号x5が得られることになる。なお、第101に
の乗算9115は第7図の乗算器75と同様、極性切換
回路やlX−0R回路等に置換えることも可能である。
第11図はこの発明をPMj直交AM。
AM−PM等の変調方式の直交変調信号に適用した場合
のサンプリング位相誤差検出回路の構成例を示している
。端子121.122には受信アナログ信号をa/D変
換回路を通して得た直交ディジタル信号が入力され、こ
れらはそれぞれ第6図、第7図あるいは第10図に示し
たと同様の構成のディジタルフィルタ123,124お
よび演算回路125,126を介して)α→。
61式に示し九信号X5 a H4の互いに直交し九成
分となって出力され、これがさらに加算器127゜12
8でX、どうし、H4どうしそれぞれ加算され、さらに
これらの加算結果が乗算器15で乗ぜられることによっ
て、位相誤差信号X5が得られる・ このように、直交変調信号に対しては、端子JJJ、J
JJに入力される直交ディジタル信号のいずれか一方に
のみ情報が乗っている場合があるため、直、交ディジタ
ル信号の両方を用いて位相誤差信号を得るように、すン
プリング位相誤差検出(ロ)路を構成すればよい。
以上の説明では、−一レイト区間の位相角2π間にテン
プリング位相の安定位相点を2個形成したが、一般に 一21B#−1Mkno”al)θ’     −(2
4)am2 rr e =oas rrθ−−1θ  
   −(25)なる関係を用いれば、2π間に2!1
個の安?位相点を形成することが可能であり、さらにボ
ーレイト区間内のサンデリング点を多くした場合、それ
らのうちのどのフンプリング値が最適位相であるかをル
定することもできる・ また、実施例では受信アナログ信号をベースバンド帯域
でフンプリングしたが、ノfスノマンド帯域でサンプリ
ングし死後、復調回i21を通してヘ−スパント帯域の
ディジタル信号を得て、サンプリング位相誤差検出回路
に入力してもよいOさらにパスバンド帯域の信号に直接
この発明のテンプリング位相同期回路を適用することも
勿論可能である0
【図面の簡単な説明】
第1図は従来のサンプリンダC位相同期回Q”t」r。 ム1 におけるサンプリング位相誤差検出特性を示す図、11
g2図はこの発明の同実施例に係るサンシリンダ位相同
期回路の構成図、tlK3図は同実施例の動作を説明す
るためのタイムチャート、第4図は同じくVンプリング
位相誤差検出特性を示す図、纂5図はこの発明の他の!
l!施例に併るサンシリンダ位相同期回路の概略構成図
、早6図は同実施例におけるディジタルフィルタの具体
的構成例を示す図、第7図は同じく演算回路の具体的構
成例を示す図、wJB図は同実施例の動作を説明するた
めのタイムチャート、第9図(a)〜(e) t′i同
じくサンプリング位相誤差検出特性を示す図、第1θ図
はw、5図の実施例におけるディジタルフィルタおよび
演算回路の他の構成例を示す図゛、第11図はこの発明
のさらに別の実施例におけるフンデリング位相−差検出
回路の構成図である◎ 11・・・受信アナログ信号入力端子、13・・・ム/
Df換回路、1#・・・サンプリング位相誤差検出回路
、18・・・低域通過ディジタルフィルタ、19・・・
発振回路、x o e Z !・・・狭帯域ディノタル
フィルタ、21・・・乗算器、23.24・・・位相比
111回路、50・・・サンプリング位相誤差検出回路
、52・・・雑音抑圧回路、60 、113,124−
r4シタルア 4 kl 、70 、125.726 
”’演算回路e 出動人代理人 弁理士 鈴 江 武 彦第1図 第2図 ・16 4 j14図 第5図 @ 6 図 第7図 第ε図 第9図 第10図 「 = 第11図

Claims (2)

    【特許請求の範囲】
  1. (1)受信アナログ信号をA/D変換回路を通して得ら
    れ九f4ジタル信号から、前記A/D変換回路における
    !ンデリンダ位相の誤差を示す位相誤差信号を生成する
    フンプリング位相誤差検出回路を有し、上記位相誤差信
    号に基き前記テンプ9フフ位相を前記受信アナログ信号
    に同期すゐように一制御するフンプリング位相同期回路
    において、前記フンプリング位相誤差検出回路は前記テ
    ンプ9フフ位相の安定位相点を前記受信アナログ信号の
    m−レイト区間の位相角2に間に複数個形成する位相誤
    差信号を生成することを特徴とす、11テン!リング位
    相同期(ロ)路0
  2. (2)サンプリング位相誤差検出回路は、実質的に前記
    ディジタル信号を直交2信号に変換し、このぼ交2信号
    に非線形演算処理を施すことによ〕、位相誤差信号を形
    成するものであることを特徴とする特許請求の範H第1
    項記載のフンプリング位相同期回路。
JP56189549A 1981-11-26 1981-11-26 サンプリング位相同期回路 Granted JPS5890855A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56189549A JPS5890855A (ja) 1981-11-26 1981-11-26 サンプリング位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56189549A JPS5890855A (ja) 1981-11-26 1981-11-26 サンプリング位相同期回路

Publications (2)

Publication Number Publication Date
JPS5890855A true JPS5890855A (ja) 1983-05-30
JPS6331986B2 JPS6331986B2 (ja) 1988-06-28

Family

ID=16243172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56189549A Granted JPS5890855A (ja) 1981-11-26 1981-11-26 サンプリング位相同期回路

Country Status (1)

Country Link
JP (1) JPS5890855A (ja)

Also Published As

Publication number Publication date
JPS6331986B2 (ja) 1988-06-28

Similar Documents

Publication Publication Date Title
CN102170414B (zh) 一种gfsk解调及定时同步联合方法
JPH0621982A (ja) Gmsk信号復調方法及びその装置
JP3858160B2 (ja) ディジタル復調器におけるタイミング補間器
US20070253512A1 (en) Method for acquiring timing and carrier synchronization of offset-QPSK modulated signals
JPH10200594A (ja) ディジタル復調器におけるシンボルタイミング復元回路
JPH0774793A (ja) データ受信方法とその装置
RU2431919C1 (ru) Корреляционный приемник шумоподобных сигналов
US10680794B2 (en) Sample rate conversion by Gaussian blur
JPS6326131A (ja) 乗算装置
US3908896A (en) Digital resolver filter and receiver using same
Gudovskiy et al. A novel nondata-aided synchronization algorithm for MSK-type-modulated signals
JPH05183592A (ja) 周波数変換回路、位相比較回路、およびこれらを備えた遅延検波復調装置
WO2001026316A1 (fr) Demodulateur utilise pour traiter un signal numerique
JPS5890855A (ja) サンプリング位相同期回路
JP2001136215A (ja) Fdma信号のディジタルコヒーレント包絡線復調システムおよびその方法
JPS5890856A (ja) サンプリング位相同期回路
JPH0779363B2 (ja) 遅延検波回路
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US6914945B2 (en) Clock recovery circuit
JPS5890854A (ja) サンプリング位相同期回路
US8023607B2 (en) Frequency synchronization method and apparatus
RU2696976C1 (ru) Способ фазовой синхронизации спутникового сигнала с ГММС-модуляцией
JP2705542B2 (ja) 周波数誤差検出装置
JPS6111494B2 (ja)
JP2528744B2 (ja) 遅延検波回路