JPS6326131A - 乗算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、サンプリングされたデータ信号に正弦波信
号を乗算する装置に関する。

〈発明の背景〉 信号処理装置においては、ある信号に正弦波信号を乗算
することが望ましい場合が屡々ある。この１つの例は、
振幅変調された搬送波に搬送波周波数に相当する基準信
号を掛は合わせて変調信号を回復させる同期復調処理で
ある。この処理をパルス符号変調された（ＰＣＭ）信号
に施すには、これまでは、アナログ基準信号を発生し、
次にこのアナログ基準信号をＰＣＭ形式に変換し、そし
てＰＣＭ振幅変調された搬送波にこのＰＣＭ基準信号を
掛は合わすことが必要であった。この装置は少なくとも
アナログ−デジタル変換器、：ＰＣＭ乗算器とを必要と
するが、この両者は何れも比較的複雑な回路である。

アナログのサンプリングされたデータ信号に乗算を行な
うことは困難であシ、その理由は一般消費製品用の理想
的な線形アナログ乗算器が実際上市販されていないから
である。このような理由によって、アナログ信号に対す
る正弦波信号の乗算は、方形波の交番半周期に応じてア
ナログ信号の極性を変える切換装置を使用して近似的に
行われている。この技術は同期復調用としては大体許容
できるが、被乗算信号がその方形波周波数の奇数高調波
に相当する雑音成分を含んでいる場合には、復調された
信号中に不都合な信号成分が導入されるおそれがある。

ミノル・オギタ氏の米国特許第４，４０４，４３０号の
明細書にはアナログ切換型乗算器の改良型装置が開示さ
れている。この米国特許の装置には、被乗算信号が供給
される入力と、連続して減衰させられた信号が得られる
複数の出力タッグとを有する分圧器が含まれている。こ
の複数の出力タップはそれぞれマルチプレクサのそれぞ
れの入力端子に結合されている。減衰させられた信号は
、正弦波信号の容筒１の半周期に対しては減衰率が大き
な方に向う順序で、また正弦波信号の各他方の半周期に
対しては減衰率が小さい方に向う順序で上記減衰させら
れた信号を交互に走査するような往復運動的な態様で多
重化して出力接続体に送出される。この米国特許に従う
装置の動作は、分圧器の出力タップの数が多いほど正確
になる。

この発明の目的は、サンプリングされたデータ信号に対
して正弦波信号を乗算する優れた性能の装置を提供する
ことである。

この発明のもう１つの目的は、高精度の出力が得られる
正弦波信号乗算装置を提供することである。

〈発明の概要〉 サンプリングされたデータ信号に正弦波信号を乗算する
この発明は、被乗算信号サンプルの発生の周波数を正弦
波信号に位相ロックする装置を具えている。上記サンプ
ルは、２π／Ｎ　（Ｎは正弦波信号の周期と被乗算信号
のサンプル周波数の周期との比に等しい正の整数〕の増
分の偏角の正弦或いは余弦に相当する係数でサンプルを
スケーリングするように配置された複数のスケーリング
回路に供給される。サンプル周波数と同期して動作する
多重化手段が、スケーリングされたサンプルをある順序
で連続的に出力して正弦波信号による乗算が行なわれる
。

この発明の別の実施例においては、スケーリングされた
上記と同じサンプルの組が異なる順序で多重化されて、
正弦信号と余弦信号の両方による乗算が行われる。

この発明のもう１つの実施例においては、スケーリング
された上記と同じサンプルの組が異なる順序で多重化さ
れて、周波数がω及び２　（ＩＩの正弦波信号を乗算し
た入力サンプルに相当する出力信号が得られる。

この発明のさらにもう１つの実施例には、多重化手段に
結合されてお９時間平均位相エラー信号を発生してサン
プル周波数を正弦波信号に同期させる積分回路が含まれ
ている。この積分回路によって発生された信号は、サン
プリング信号を供給する電圧制御発振器に供給される。

〈実施例の詳細な説明〉 第１図には、正弦波信号（波形Ａ）が掛は金わ（乗算）
されるべき任意の信号（波形Ｂ）が示されている。この
両波形は連続したアナログ形信号として示されているが
、上記の乗算は個別のサンプルに対して行われる。波形
Ｃはサンプル周波数クロックを表わし、このサンプル周
波数クロックの目盛は、アナログ信号がこれに対応する
個別サンプルによって表わされる時点を表わしている。

波形Ａ上の又と波形Ｂ上のＯとはサンプルの振幅を表わ
している。

正弦波形Ａは一定の振幅を有し、サンプル周波数クロッ
クＣに位相ロックされているものとする。

正弦波形Ａの周期は、サンプル周波数クロックＣの周期
のＮ倍である。従って、正弦波信号である波形Ａの各Ｎ
番目のサンプルの値は同じである。

その結果、波形Ｂの各Ｎ番目のサンプルは同じ値を乗ぜ
られることになる。波形已によって表わされるサンプル
は、正弦波信号を表わすＮの値の最大値を乗ぜられる（
スケーリングされる）。正弦波信号の２つの半周期は、
これらの２つの半周波を表わす対応する連続した値の大
きさが同じであって、互に対称形である。従って、極性
を変えるという方法をとれば、正弦波信号を表わすのに
要するスケーリング係数の数値は実際上Ｎ　／　２であ
る。さらに、この数Ｎが偶数であれば、正弦波信号の４
分の１周期について対称となシ、正弦波信号の大きさを
表わすのに要する数値の数はＮ／４＋１に減少する。

第１図において、Ｎは２０である。正弦波信号を表わす
のに要するスケーリング係数の大きさの数値は式ｓｉｎ
　（２工に／Ｎ　）　（但し、工はＯｌｌ、２・・・Ｎ
　／　４に等しい指数〕によって表わすことが出来る。

Ｎは２０に等しい場合には、指数工は０から５である。

波形Ａによって表わされる正弦波信号を波形Ｂに乗する
ことは次のように行なわれる。波形Ｂを表わす連続する
信号サンプルはＮ／４−）−１のスケーリング回路に順
次供給され、これらのＮ／４＋１のスケーリング回路は
それぞれ信号サンプルをｓｉｎ　（２工π／Ｎ）（但し
、工はＯ〜５）でヌケ−リングする。スケーリングされ
たサンプルは、マルチプレクサによって指１２Ｈｉｏ、
１．２．３．４．５．４．３．２．１．０．１．２等の
順序に従ってサンプル周波数で多重化される。マルチプ
レクサの出力は、供給された信号の極性を選択的に反転
させる回路に供給される。指数値が０である点の各相互
間に含まれた連続する１０個のスケーリングされたサン
プルよシなる各組は、交互にその極性が反転させられる
。

また、余弦波信号を乗算する必要がある場合には、スケ
ーリングされたサンプルは指数値５．４．３．２．１．
０．１．２．３．４．５．４．３．２、ｌ、０，１．２
．３．４の順序に従って多重化され、指数値が０である
点の各相互間に存在する１０個の連続するサンプルよシ
成る各組は交互にその極性が反転させられる。

正弦波信号の周期がサンプル期間の奇数倍即ちＮが奇数
である装置では、（Ｎ−１）／２＋１個のスケ−りング
回路が必要であシ、この指数工は０、ユ、・・・（Ｎ−
４）／２に等しい。ヌケ−リングされた出力サンプルは
、指数値０’、ｌ、２．３、　・・・　（Ｎ−１）／２
−１、　（Ｎ−１）／２、（Ｎ　〜　　ユ　　）　　／
　　２　　−　　１　　、　　　・　・　・　　３　、
　　２　、　　１　、　　０　　、　　１．２等の順序
に従って多重化される。この場合、正弦波信号を乗する
ため、極性の反転は、それぞれの指数値Ｏと（Ｎ−１）
／２との間の（Ｎ−１）／２＋１個の連続するスケーリ
ングされたサンプルよシ成る各組に対して１つ置きに行
われる。このように行われる極性の反転は、Ｎが偶数で
、９０″単位の対称性ではなり１８０°単位の対称性が
ある場合に限られる。

上述の技術の利点は、実際に正弦波信号を発生する必要
なしに任意のサンプルされたデータ信号に正弦波信号を
乗算することが出来ることである。

以下ＰＣＭデジタル装置に関して説明するが、サンプル
されたデータ・アナログ信号用としてこれと同様な装置
を作ることも容易である。

第２図には、シリアル・ピッ）ＰＣ！Ｍ信号ニ、このＰ
ＣＭ信号のサンプリング周波数の周期のＮ＝２０倍に等
しい周期を持つ正弦波信号を乗算するための一例回路が
示されている。入力サンプルは、２の補数形式で、各サ
ンプルの最小桁のビット（ＬＳＢ　）が時間的に最初に
生じ、最上位ビット（Ｍ　Ｓ　Ｂ　）が符号ビットであ
る２０ビツトのサンプルであるとする。実際の乗算器回
路の使用を避けるため、ビット・シフトおよび扉算装置
を使用してサンプルをスケーリングする。シリアル・ビ
ット・、デジタル処理技術の当業者であれば判るように
、シリアル・ビット信号を進ませ或いは遅れさせること
は、それぞれ、サンプルを２ｎ（但し、ｎは、サンプル
が供給されたサンプルに対して進み或いは遅れるビット
位置の散）によって割算する或いは掛算することで゛あ
る。スケーリングは、サンプルの相対的進みレプリカ及
び相対的遅れレプリカを生成し、適切なサンプルと進み
／遅れレプリカとの和および／または差を求めて所望の
スケーリングされたサンプルを生成することによって行
われる。

第２図に示される装置を、第３図に示される波形及びビ
ット・パターンを参照しながら説明する。

第２図において、正弦波信号を乗ずべき（被乗数である
〕サンプルは、接続１０を介して２０段のシリアル・ビ
ット・レジスタ１２へ供給される。サンプル・パルスＳ
ｐによって範囲が限定される各サンプル期間の開始時点
において、シリアル・ビット・レジスタ１２には２０ピ
ツトのサンプルが入って埴る。

シリアル・ビット・レジスタ１２は、各サンプル期間に
２０蘭のクロック・パルスを供給するクロックＲによっ
てクロック制御され、最初にサンプルＬＳＢを、最後に
サンプルＭＳＢをスケーリング回ｉ％１４に出力する。

シリアル・ビット・レジスタ１２には、信号ＸＮＤによ
って制御されて、サンプリング周期の時間中ＭＳＢのレ
プリカを生成する出力フッチ１２／が設けられている。

スケーリング回路１４には縦続接続された遅延段１５〜
２３が設けられておシ、これらの遅延段１５〜２３はサ
ンプル・ビット周波数で同期的にクロック制御され、各
々、１サンプル・ビット周期の遅延を与える。シリアル
・ビット・レジスタ１２からのシリアル・サンプル・ビ
ットの流れは遅延段１５〜２３に供給され、遅延段１５
〜２３の各々は、１ビット期間だけ１碩次遅延したサン
プル・レプリカを出力する。この実施例では、遅延段２
３から供給される遅延レプリカ妬が基準サンプル或いは
サンプル・データとして使用される。基準サンプルとし
て使用される遅延レプリカ（は係数「１」によって効果
的にスケーリングされ、残シのスケ−りングされたサン
プルはこのサングルを基準としている。遅延レプリカ（
を基準として選ぶことには２つの利点がある。第１の利
点は、遅延レプリカ喝に対して連続するビット期間だけ
時間的に進められた９個の利用可能なレプリカがあるこ
とである。これらのレプリカは、値１／２．１／４．１
／８、ｌ／１６．１／３２、ユ／６４．１／１２８．１
／２５６及び１１５１２によってスケーリングされた遅
延レグリカ（のサンプルを表わすものである。第２の利
点は、最小数の加算／減算回路で、Ｎ＝２０としてｇｘ
ｎ　（２１Ｔ、／　Ｎ　）に可成シ近い近似値であるス
ケーリング係数を容易に発生できることである。

Ｎが偶数で２０に等しい場合、スケーリング係数は９０
°を中心として対称的である。スケーリング係数の大き
さは、０°、　１８°、３６°、５４°、７２°及び９
０’の偏角の正弦に相邑する。スケーリング係数を５ｉ
ｎ５４°に標準化することによって、２進約数の非常に
単純な和が実際の三角比に非常に近い値になることが判
っている。即ち、スケーリング係数は、５ｉｎ（２工π
／Ｎ）の値として設定されるのではなく、５ｉｎ（２工
π／　Ｎ　）　／　Ｓｉｎ　５４°に従って設定される
。これによって、０°から９０゜の正弦を表わすスケー
リング係数に対して０から１である通常の範囲が広がシ
、０から１．２３６１の範囲を持ったスケーリング係数
が得られる。これが第２図の乗算装置を備えた装置の動
作に重要である場合、この乗算装置からの出力サンプル
を、５ｊ−ｎ５４°の大きさ即ちα、　８０９０の小数
で出力サンプルをスケーリングすることによって、或い
は、同じ係数でスケーリング回路への入力信号を１リス
ケーリングすることによって、次に１単位の正弦波信号
を乗算したサンプルに標準化できる。表１には、指数工
、偏角θ＝２工π／Ｎ１標準化されたスケーリング係数
５ｊ−ｎθ／ｓｉ、ｎ５４°、スケーリング回路１４に
よって得られたスケーリング係数の２進概算値及び、こ
の２進概算値と実際のスケーリング係数との間のパーセ
ント誤差が示されている。

再び第２図及び第３図を５照すると、シリアル・ビット
・レジスタ１２からのビット・パターン出力は、Ｑ工で
示されており、クロックＲのビット周波数パルスのバー
ストと時間的に一致している。

このＱ工によって表されたサンプルは、遅延段１５〜２
３によって９ビツト期間だけ遅延させられ、遅延段２３
から遅延レプリカ（とじて出力される。更に、遅延段ユ
６、ニア、ユ８、ユ９．２ｏ及び２ユから、それぞれ、
２．３．５．６及びクピット期間だけ遅延させられたサ
ンプル Ｑ，Ｆ及び髄ｔして表わされている。遅延レプリカ（は
基準サンプルＱＧ、ＱＦ，　ＱＥ，　ＱＣ、Ｑ，Ｂ及び
Ｑ，■として特定されているため、すべて遅延レプリカ
妬に対して時間的進んで発生している。従って、どの時
点においてもサンプル髄、ＱＦ−　ＱＥ，ＱＣ，Ｑ．Ｂ
及ヒＱ工は、それぞれ、４、８、１６、６４、１２８及
び５１２で除した遅延レプリカであるサンプル（に相当
する。

第３図において、あるサンプル周期に対して、サンプ／
Ｌ／Ｑ工乃至妬のすべてのビット・パターン値（ｌ及び
０）は、時間的に相対的にずれていることを除けば同じ
である。しかし、サンプ／Ｉ／Ｑ工乃至（の下方に示さ
れたサンプルの和には異なる値と異なる数のビットが含
まれている。従って上記和のビット・パターンの数は単
に各相のそれぞれのビットの数を示しているにすぎない
。

標準化されたスケーリング係数は次のようにして得られ
る。０°　に相当するスケーリング係数ＳＯは単にＱま
たは論理００２位である。すべてのスケーリング係数が
標準化される５４°の正弦に相当するスケーリング係数
３５４は１であり、即ち、これが発生した時にサンプル
（が取出される。標準化された１８°の正弦に相当する
所望のスケーリング係数Ｓ１８は０．　３８２０　であ
る。この値は、加算器３３において基準サンプル値の１
／１６に相当するサンプルＱ，Ｅと基準サンプル値の１
／８に相当するサンプルＱ，Ｆとを組合わせることによ
って近似される。

加算器３３（及び第２図に示された残りの加算器と減算
器）は、この加算を行うのに１ビツト期間を必要とする
。従って、上記の和を作る各々は、サンプル・データに
対して効果的に２倍にされる。

ｍ算器３３は、その時のサンプル道の２７１６倍と２／
８倍との和、即ち、電流サンプル値の０．３７５０倍に
相当する値２（ＱＥ＋ＱＦ）を生成する。注意すべきは
、第３図において和についての角括弧の各組は、その和
が発生するときに１ビツト期間だけ遅延させられている
ことを意味し、従って、冬用、括弧は、その角括弧内の
和が各角括弧ごとに２倍されることを示している。

表１から、標準化された３６°の正弦（Ｓ３６）に対す
る標準化されたスケーリング係数は０．　７２６５であ
る。スケーリング係数８３６は、加算器３３によって得
られた和を差２（Ｑｌ−ＱＢ）にｍえてその和に係数２
を乗することによって近似させることができる。サンプ
ルＱＢを減算器２５でサンプル周期から減算する。この
差は、減算器２５の１ビツトの遅延によって２倍に（２
を乗する）される。減算器２５からの差と加算器３３か
らの和とが、本質的に２を乗算する作用を行う加算器２
７で加えられる。加算器　２７から出力される値は Ｓ３６＝２（ＱニーＱ，Ｂ　）　＋　２　（　ＱＥ　＋
Ｑｐ　）　　　　　　（１）＝’２　（２　（　１１５
１２−１／１２８　）＋２　（　１／１６−１１５　）
　）Ｘ現サンプル（２） ＝０．７２６６Ｘ現サンプル　　　　　　　　　　（３
）に相当する。

グ係数Ｓ７２は、同様に、加算器２９でサンプルＱＢと
（とを加算し、この和を加算器３７でサンプル（に加え
、さらにこの総和からサンプルＱＢを減算器３９で減算
することによって得られる。この３つのレベルのｍ算器
／減算器ツリーにおける固有の遅延は Ｓ７２＝２（２（２（ＱＢ＋呪）　＋ＱＧ　）　−ＱＢ
，ｌ　　　　　　（４）＝２（２（２（１／１２８＋１
／６４）＋ｌ／４）−１／１２８）Ｘ現サンプル　　　
　　　　　　　　　　　　　　（５）＝１．１７１８Ｘ
現サンプル　　　　　　　　　　（６）という結果にな
る。

スケーリング回路１４からのスケーリングされた出力サ
ンプ／ｌ／Ｓｏ、Ｓ１８、Ｓ３６、Ｓ５４、Ｓ７２及び
Ｓ９０は、ユＯ対ユのマルチプレクサ４０のそれぞれの
入力へ供給される。出力サンプルＳＯは、マルチプレク
サ・スイッチ０に供給され、出力サンプルＳ１８は、マ
ルチプレクサ・スイッチ１及び９Ｋ（ｔｌ−給される。

出力サンプ／Ｌ／Ｓ３６は、マルチプレクサ・スイッチ
２及び８に供給され、出力サンプル給される。出力サン
プルＳ？２は、マルチプレクサ・スイッチ４及び６に供
給され、出力サンプルＳ９０は、マルチプレクサ・スイ
ッチ５に供給される。

マルチプレクサ４０の各スイッチは、信号Ｓｐによって
サンプル周波数でクロック制御される１０進計数器４１
によって選択的に制御され、スケ−りングされたサンプ
ル値を順次２の補数回路４３に供給する。１サンプル期
間について１個のスケーリングされたサンプルが２の補
数回路４３に供給される。

正弦波信号による乗算を行うため、１０進計数器４１は
、マルチプレクサ・スイッチＯ乃至９を番号の小さい方
から順番に排他的に閉じ、この動作を連続的に繰り返す
ように構成されている。マルチプレクサ・スイッチＯ乃
至９の各閉路シーケンスについて、マルチプレクサ４０
の出力は、すべてのスケーリング回路が正の値のスケー
リング係数を生成するため、正弦波の正の半波を乗じら
れた供給ＰＣＭサンプルに相当する。２の補数回路４３
は、マルチプレクサ４０の出力に結合されており、正弦
波信号によってスケ−りングされたサンプルの１つ置き
の半サイクルの極性を反転させる。即ち、マルチプレク
サ・スイッチＯ乃至９の１連の閉路シーケンスにおいて
１つ置きのシーケンスに対し　２の補数回路４３は、そ
の入力に供給されたサンプルを変更せずに通過させるよ
う調節されている０また、マルチプレクサ・スイッチ０
乃至９の閉路シーケンスのうち他方の１つ置きのシーケ
ンスが現われる期間には、２の補数回路４３は、補数動
作を行なう、即ち、その入力に供給されたサンプルの極
性を反転させるように調節されている。１０進計数器４
１としてアールシーニー社（ＲＣＡ　Ｃｏｒｐ。

Ｓｏｍｅｒｖｉｌｌｅ　、　Ｎ　Ｊ、　）製のＣＤ　４
０１７型１０進計数器を使用した場合、２の補数回路４
３は、例えば１０進計数器４１からの桁上げ信号（ｃａ
ｒｒｙ−ｏｕｔ　ｓｉｇｎａｌ　）によって制御される
。この桁上げ信号は、計数出力信号ＴＯ乃至Ｔ９の最初
のものと一致する正方向の遷移を持っている。この桁上
げ信号は、２分周器として構成された正の端縁（エツジ
）によってトリガーされるフリップ−フロップ４２へ供
給される。

このように構成されたフリップ−フロップ４２ハ、所望
の極性の反°転が得られるように、連続する計数出力信
号列ＴＯ乃至Ｔ９の１つ置きの列に対して論理高レベル
を生成し、計数出力信号列Ｔｏ乃至Ｔ９の上記列に挾ま
れた他方の１つ置きの列に対して論理低レベルを生成す
る。

図示された装置において、２の補数回路４３では２ビッ
ト期間の遅延が生じるものとする。従ってシリアル・ビ
ット・レジスタ１２から２の補数回路４３の出力までの
間ＫＭＳＢが受ける全ビット遅延４３１個のビット周波
数クロック・パルストナル。

更に、スケーリングされたサンプルのそれぞれのものは
異なるビット数を持っている。スケーリングされたサン
プルを標準化するために、即ち、ヌケ−リングされたサ
ンプルのビットの大きさ及び時間を適正化するために、
２の補数回路４３からのサンプルは２０段レジスタ４４
に供給される。°この２０段レジスタ４４．２の補数回
路４３及びスケーリング回路１４は、すべて、各サンプ
ル期間について３１個のパルスのバーストを持つビット
周波数のクロックＰ（第２図、第３図）でクロック制御
される。

データのサンプル妬よυ少し遅延した２０段レジスタ４
４へのスケーリングされたサンプルをクロックＰでクロ
ック制御することによって、データに対するこれらのサ
ンプルのビットの位置が設定されてスケーリング効果が
維持される。この過程で、ヌケ−リングされたサンプル
の余）有効でないビットは２０段レジスタ４４の端部で
切捨て（ドロップ・オフ）られる。

クロック発生器５ｏは、供給される装置クロツりから必
要なりロック信号及び制御信号を生成する。このクロッ
ク信号は、信号処理技術者であれば、第３図の波形から
容易に生成することが出来るから、クロック発生器５０
の詳細な説明は省略する。

第２図の装置は、マルチプレクサ４０の接続形態を再編
して、スケーリングされたサンプルをＳ９０、Ｓ７２、
Ｓ５４、Ｓ３６、Ｓ１８、Ｓｏ、　Ｓ１８、Ｓ３６、Ｓ
５４、Ｓ７２、Ｓ９０、Ｓ７２、Ｓ５４、Ｓ３６、Ｓ１
８、Ｓ０％Ｓ１８、Ｓ３６、Ｓ５４、Ｓ７２、Ｓ９０等
の順序で乗算処理し、スケーリングあれたサンプ／Ｌ／
ＳＯの１つ置きの発生点相互間のスケーリングされサン
プルに対して補数処理を施すことによって、入力信号に
余弦波信号を乗算するように構成することができる。更
に、極性反転回路である２の補数回路４３からの出力信
号のＬＳＢの正確さが余υ重要でない場合には、極性の
反転は、第１の入力をマルチプレクサ４０の出力に結合
し第２の入力をフリップ−フロップ４２に結合した排池
的ＯＲゲートから成る１の補数回路によって行うことが
出来る。

ここで注意すべきは、信号と正弦波信号の積はスケーリ
ング回路の係数の正確さに依存し、また被乗算信号のサ
ンプル周波数が正弦波に位相ロックされているとすれば
スケーリング回路の数とは全く無関係であることである
。

第４図には、並列ビット信号に正弦波信号を乗算する並
列ビット装置が示されている。並列ビット信号は、並列
ビット・サンプルのビットの桁（シクニフイカンス）を
入力サンプルに対シてシフトすることによって２の整数
束でスケーリングすることが出来る。即ち、並列ビット
・サンプルの各ビットのビット桁がｎ個の桁位置だけシ
フトされてそれまでよシも小さな或いは大きな桁のビッ
ト位置になると、そのビットがシフトされたサンプルは
それぞれ２ｎによって元のサンプルを除算し或いは乗算
したものに相当する。この形式のビット・シフト（即ち
、スケーリング）は、簡単な結線構成によって行なうこ
とができる。第４図には、ハード・ワイヤード（ハード
結線式）・ビット・シフ１−・スケーリング回路の一例
が回路素子６２及び６３によって表わされている。回路
素子６２は、バス６０上の入力サンプルのビットを１桁
小さい有効ビット位置にシフトして加算器７０への入力
とする結線構成である。ＭＳＢ即ち符号ビットのレプリ
カが加算器７０の空のＭＳＢ入力位置で形成され、２の
補数サンプルが収容される。素子６２で注意すべきは、
入力サンプルのＬＳＢが使用されずに落とされることで
ある。素子６２は、１／２による入力サンプルのスケー
リングを行う。スケーリング素子６３は、入力サンプル
のビットを２桁小さい有効ヒツト位置にシフトして、ｌ
／４のスケーリングを行う。この回路では、入力サンプ
ルの下位２桁のビットが落とされ、入力サンプルのＭＳ
Ｂのレプリカが加算器７０の第２人力の２つの空のＭＳ
Ｂ位置で形成される。

スケーリング回路６４乃至６９は、回路素子６２及び６
３に類似した結線構成であり、従って、バス６０と加算
器あるいは減算器の各々との結線用接続体以外は実際の
回路ハードウェアなしに形成できる。

第４図の乗算回路は、バス６０に供給されたサンプルに
５４°に標準化された正弦波信号を乗算するように構成
されている。説明を簡潔にするため、この正弦波信号は
サンプル周期の２０倍の周期を持つものとする。５４°
への標準化を行なうと、必要なスケーリングされたサン
プルを発生するのに要する加算器／減算器の数が最小に
なる。第４図の乗算回路によって発生されたスケーリン
グされた信号５ｏ−Ｓ９ｏは、従って、表１に示された
値に対応する。

並列ビットのシフト及び加算スケーリング回路では、サ
ンプル・ビットのタイミングは重要ではなく、この装置
は概念的にシリアル・ビットの装置に比べて簡単である
。並列ビット乗算器は５４゜の正弦に標準化されるため
、スケーリングされたサンプ／ｌ／Ｓ５４はパス６０上
の入力サンプルに相当し、このサンプル５４はマルチプ
レクサ７７の１つの入力に直接供給される。ｓｉｎ　ｏ
’を乗じられたサンプルに相当するスケーリングされた
サンプルＳｏは０の値を持ち、従って、論理０値（接地
ン信号がサンプ／ｌ／Ｓｏトしてマルチプレクサ７７の
第２の入力に供給される。５ｉｎ１８°／５ｉｎ５４°
　を乗じられたサンプルに相当するスケーリングされた
サンプルＳ上８は、バス６０からの入力サンプルを回路
素子６２において１／２で回路素子６３において１／４
でスケーリングして、これらのスケーリングされたサン
プルを加算器７０において加算することによって近似さ
れ、これによって現（その時の）サンプルの（１／２＋
ｌ／４　）倍、即ち、現サンプルの０．７５倍に等しい
値が得られる。加算器７０によって得られた和は、例え
ば回路素子６２と類似した回路素子７８において１／２
でスケ−りングされて、現サンプルの０．３７５０倍に
等しいサンプ／Ｌ／Ｓ１８が発生される。このサンプ／
Ｌ／　Ｓ１８は、マルチプレクサ７７の第３の入力に供
給される。

５ｉｎ３ａ°／５ｉｎ５４°を乗算された入力サンプル
に相当するサンプルＳ３６は、パス６０からの入力サン
プルを回路素子６４及び６５においてそれぞれ１／３２
及びｌ／１２８でスケーリングして、減算器７２におい
て回路素子６５によって発生されたスケーリングされた
サンプルから回路素子６４によって発生されたスケーリ
ングされたサンプルを減算することによって近似され、
これによって現サンプルの（１／１２８）−ユ／３２）
＠の値が得られる。減算器７２からのサンプルは加算器
７１において加算器７０からのサンプルに加算され１次
の式によって与えられるサンプルＳ３８が発生する。

５３８＝（（１／１２８−１／３２　）　＋（ｌ／２＋
ｘ／４　）　）　ｘ現サンプル　（７） ＝０．７２６５Ｘ現サンプ／Ｉ／　　　　　　　　　　
　　　（８）ｍｓ器’ｎからのサンプ／Ｌ／　Ｓ３６は
、マルチプレクサ７７の第４の入力に供給される。それ
ぞれＳｉ、ｎ７２゜／５ｉｎ５４°及び５ｉｎ９ｏ°／
　Ｓ　１ｎ　５４°を乗算したサンプルに相当するヌケ
−リングされたサンプルＳ７２及びＳ９０は、図示され
た回路によって上記と同様にして発生し、それぞれ、マ
ルチプレクサ７７の第５及び第６の入力に供給される。

マルチプレクサ７７は第２図に示されたような１０対ユ
のマルチプレクサではなく６対１のマルチプレクサであ
シ、これはマルチプレクサ７７の入力の各々が複数の接
続体を持った並列ピット・ポートであるためでらる。従
って、多重送信スイッチの数が大きく扱いにくい。マル
チプレクサ７７は、正弦波信号を乗算した入力サンプル
に相当する出力信号を発生するのに、スケーリングされ
た信号の各々に対して入力ポートを１つしか持たないた
め、入力は小さい順からと大きい順からとを交互に繰）
返して順番に出力ポートに供給される。多重化を達成す
るための制御信号は、サンプル・クロックに応答する符
号器７９によって発生される。この符号器７９は、例え
ば、０から５へカウント・、アラフシ、次に５からＯヘ
カウント・ダウンし、続いて０から５へカウント・アッ
プするといった動作を繰り返すように構成されたアップ
／ダウン・カウンタである。

マルチプレクサ７７の出力信号は、正弦波信号の大きさ
を乗じた入力サンプルに相当する。この出力信号は２人
力形排他的ＯＲゲート（ＸＯＲ）の列から成る補数口′
路８０へ供給され、この補数回路８０は、符号器７９に
よって制御され、１０個の出力サンプルの組の１つ置き
の組の極性を反転させて、正弦波信号を乗じた入力サン
・プルに相当する出力信号を発生する。上記ＸＯＲゲー
トの列の各々は、符号器７９に結合された１つの第１の
入力端子と、それぞれマルチプレクサ７７からの並列出
力ビツト接続体の１つに結合された第２の入力端子とを
持っている。

第５図には、この発明の装置を利用してＢＴＳＣ（ステ
レオ・テレビジョン）音声信号の差チャンネル信号（Ｌ
−ＲＪを復調するシリアル・ビット音声処理回路が示さ
れている。ベースバンドの複合音声信号が、例えばテレ
ビジョン受像器の同調器から、接続体１００に供給され
る。この複合音声信号には、約５ｏＨｚから１５，０Ｏ
ＯＨ’Ｚに亘る帯域嘔ｆＭつだベースバンドの和（Ｌ十
Ｒ）信号即ちモノ信号ト、１５．７３４Ｈ２のパイロッ
ト信号と、中心がパイロット周波数の約２倍である両側
波帯振幅変調抑圧搬送波信号である差（Ｌ−Ｒ）信号即
ちステレオ成分とが含まれている。

この複合音声信号Ｃ（ｔ）は数学的に例えば次の式％式
％ Ｃ（ｔ）　＝　　Ｓ　　（ｔ）　＋　Ｐ　５ｉｎ（ｃ＋
＋ｔ　）＋Ｄ（ｔ）Ｓｉｎ（２ｕ＋ｔ　）　　　　　　
（９）（但し、Ｓ　（ｔ）は（Ｌ＋Ｒ）成分に相当し、
Ｐはパイロット信号の大きさ、ωはパイロット信号の角
周波数、Ｄ　（ｔ）は（Ｌ−Ｒ）変調差成分に相当する
。）この複合音声信号は、アナログ−デジタル変換器（
ＡＤＣ）１０２のアナログ入力端子に供給される０ＡＤ
Ｃ１０２は、入力信号をパイロット周波数の２０倍の周
波数でサンプリングし、複合音声信号を表わすシリアル
・ピッ）ＰＣＭサンプルを生成する。Ａ　Ｄ　Ｃ１０２
からの出力サンプルはシリアル・ビット・デジタル低域
通過フィルタ（ＬＰＦ）１０４に供給され、これによっ
て分離されたモノ（Ｌ−）−Ｒ）ＰＣＭ信号が生成され
、複合音声信号中の他の成分は除去される。

Ａ　Ｄ　Ｃ１０２からのシリアル・ビット出力サンプル
は、例えば第２図のシリアル・ビット・レジスタ１２、
スケーリング回路１４及びクロック発生器５゜に類似し
た正弦波スケーリング回路１１６にも供給される。正弦
波スケーリング回路１１６は、例えばｓｉ、ｎ（２工Ｚ
／　Ｎ　）　／　Ｓｉｎ　５４°（但し、工は０．１．
２・・・Ｎ／４で、Ｎは２０に等しい）によってスケー
リングされたシリアル、ビットＰＣＭ複合音声信号サン
プルに相当する複数の信号ＳＯ〜Ｓ９０を発生する。こ
のスケーリングされたサンプルは、第１のマルチプレク
サ１１８のそれぞれの入力端子０乃至９に供給される。

このスケーリングされたサンプルの供給は、Ｓ９０は入
力端子Ｏへ、Ｓ７２は入力端子１及び９へ、Ｓ５４は入
力端子２及び８へ、Ｓ３６は入力端子３及び７へ、Ｓ１
８は入力端子４及び６へ、ＳＯは入力端子５へ供給され
る。マルチプレクサ１１８の入力端子はサンプル周波数
で０から９の順序で往復連続的にしかも排他的にその出
力端子に結合されて、ＣＯＳ　（ω１）（但し、ωはパ
イロット信号の周波数に相当する）の大きさを乗じた入
力ＰＣＭサンプルに相当する信号が発生される。第１の
マルチプレクサ１１８からの出力サンプルは連続する１
０個のサンプルの組の１つ置きの組の極性を反転させる
極性反転回路であるこの補数回路１０８に供給され、Ｃ
ＯＳ　（ωｔ）を乗じた入力サンプルに相当する信号が
生成される。第１のマルチプレクサ１ユ８のスイッチ０
乃至９は１０進計数器１１２からの制御信号Ｔｏ乃至Ｔ
９に応答して閉じ、Ｓ９０、Ｓ７２、Ｓ５４、Ｓ３６、
Ｓ１８、Ｓｏ、　Ｓ１８、Ｓ３６、Ｓ５４、Ｓ７２等の
順序でこれらのスケーリングされたサンプルが生成され
る。極性の反転は、０に相当するスケーリングされたサ
ンプｌＬ／Ｓｏで始められるべきである。これは、１ｏ
進計数器１２２からの制御信号Ｔ５と一致する。制御信
号Ｔ５の開始と同時に１０進計数器１２２（ＣＤ４０１
７　）ｔＤ桁上げ信号ハ負に転移する。この転移は、イ
ンバータ１１２によって逆転され、分局器として相互接
続されたＤ型のフリップ・フロップ１１０をトリガする
のに利用される。フリップ・フロップ１１０は、桁上げ
信号に応答して、制御信号Ｔ５の１つ置きの発生の時に
開始する１０個のサンプル・パルス期間の間論理１の状
態であシ、制御信号Ｔ５のもう一方の１つ置きの発生時
に開始する１０個のサンプル・パルス期間の間論理０の
状態である方形波を発生する。フリップ・フロップ１１
０によって発生されたこの方形波は、極性反転回路であ
る２の補数回路１０８を制御するためこれに供給される
。

極性反転回路（２の補数回路）１０８からの出力０（ｔ
）は、Ｇｃｏｓ（ωｔ）（但し、Ｇはｌ　７　ｓｉｎ　
５４°）のＣ（ｔ）倍に相当する。従って、 ０（ｔ）＝Ｓ（ｔ）Ｇｃｏｓ（ａ＋Ｊ＋ＰＧＥ１１ｎ（
ａ＋ｔ）ＣＯ８（ｃ＋＋ｔ、）＋Ｄ（ｔＪｓｉｎ（２ｃ
＋ｆｔ、）ＣＯ８（ωｔ）　　　　　　　（１０）この
信号○（１）は、サンプル・クロックを発生するクロッ
ク発生器回路１０６に供給される。クロック発生器１０
６において、信号○（１）は、低域フィルタ素子（ＬＰ
Ｆ）Ｉｌｌに供給されてパイロット信号の周期に比べて
比較的長い時間に亘って積分され、位相誤差信号として
使用される。この積分された信号は、デジタル−アナロ
グ変換器（ＤＡＣ）１１３でアナログ電圧に変換され、
電圧制御発振器（Ｖ　ＣＯ）　１１８の制御入力に供給
される。ＶＣＯ１１８はサンプリング・クロック信号を
発生する。

もしこのサンプリング・クロックがパイロット信号に適
切に位相ロックされていれば、信号○（１）は等式（１
０）に表わされる通υである。等式（１ｏ）中の各項は
正弦波であるため、信号○（１）の積分によって、位相
ロック状、態を示す０値の誤差信号が’４られる。逆に
、サンプル・クロックがパイロット信号に位相ロックさ
れていなければ、余弦項の偏角（合成正弦波の有効角周
波数〕は、正弦項の偏角と一致しない。信号０（ｔ）の
第１の項と第３の項は正弦波となシクロツク発生器回路
１０６で積分されて０になるが、等式（１０）の中央の
項は積分されてＯになる正弦波の他にＤＣの項を含んで
いる。この中央の項をＰ　ＧＳｊ−ｎ（ωｔ）　−００
８（ｗ＋△）（但し、△は、入力信号に乗算するのに使
用される発生された余弦信号とパイロット信号との間の
位相誤差である）と等しいとする。三角法の恒等式を使
用すると、項ＰＧＢ’Ｊ、、ｎ（ｏ＋ｔ）　・００８（
ωｔ＋△）は、Ｐ　Ｇ　（Ｓｉｎ　（２ωｊ＋△）　＋
ｓ１ｎ△）／２と等しいものとして表わされる。この項
を積分すると、（ＰＧｓｉｎへ〕／２に比例する位相誤
差信号が得られる。この０でない位相誤差信号によって
、Ｖ　Ｃ０１１８の周波数は増７＋１１あるいは減少し
て、パイロット信号に対するサンプリング・クロックの
位相ロックが行われる。

正弦波スケーリング回路１１６からのスケーリングされ
たサンプルのうちの選択されたものは、マルチプレクサ
１１８と同様な形式で１０進計数器１２２に制御される
第２のマルチプレクサ１２０に供給される。第２のマル
チプレクサ１２０のスイッチＯ乃至９に供給されるヌケ
−リングされたサンプルは、それぞれ、ＲＯ，Ｓ３６、
Ｓ７２、Ｓ７２、Ｓ３６．５Ｏ１Ｓ３６、Ｓ７２、Ｓ７
２、Ｓ３６である。この連続するスケ−りングされたサ
ンプルはサンプル周波数でマルチプレクサ１２０の出力
端子に供給され、パイロット周波数の２倍の正弦波信号
即ちＳ：Ｌｈ　（２ｏ＋ｔ　）と、Ｃ（ｔ）を表わす入
力サンプルの乗算が行われる。

第２のマルチプレクサ１２０の出力端子は極性反転回路
である２の補数回路１１４に結合されてお）、この２の
補数回路１１４は第２のマルチプレクサ１２０のスイッ
チ５乃至９を介して上記出力端子に供給されたスケーリ
ングされたサンプルの極性を反転させる。この２の補数
回路１１４は、１０進計数器１２２からの桁上げ信号に
よって直接制御される。

この桁上げ信号は、計数器の接続Ｔｏ乃至Ｔ４からの出
力パルスに対して論理高であシ、計数器の接続Ｔ５乃至
Ｔ９からの出力パルスに対しては論理低である。２の補
数回路１１４は、論理高の制御信号に対してはサンプル
をそのまま通過させ、論理低の制御信号に対しては供給
された信号に補数を与える。

２の補数回路１１４からの出力信号０ｐ（ｔ）は、Ｃ（
ｔ）・ｓｉｎ　（２ωｔ）に相当し、展開すると次のよ
うに表わされる。

Ｏｐ（を戸（Ｓ（ｔ）Ｓｉｎ（２ｃ＋＋ｔ）＋Ｐ（ＣＯ
８（ωｔ）−ＣＯ８（３ａ１ｔ））／２　＋Ｄ（ｔ）（
１−００８（４ωｔ）　）／２）Ｇ　、　　Ｃｕ）但し
、Ｇは５ｊ−ｎ５４°の逆数に等しい。２の補数回路１
１４からの信号０ｐ（ｔ）は低域通過フィルタ（ＬＰＦ
　）　１１５に供、！サレル。ＬＰＦ１１５１；！、０
ｐ（ｔ）（７）変形された項から（Ｌ−Ｒ）信号に相当
するベースバンド成分Ｃ，Ｄ（ｔ）／２を分離する。

第５図の処理回路は特に構成素子の使用効率がよい。そ
れは、１個のマルチプレクサ・デコーダ（１０進計数器
１２２）と４個のスケーリング回路（正弦波スケ−りン
グ回路１１６内）を使用しである周波数の余弦とこの周
波数の２倍の正弦波の両方を発生させ、正弦波信号によ
ってスケーリングされたサンプルを生成し得るからであ
る。このように少数のハードウェアによって、（Ｌ−Ｒ
）差信号の同期検波とサンプリング・クロックを位相ロ
ックするための誤差信号の同期検波の双方を行ない得る
という利点がある。

【図面の簡単な説明】

第１図はこの発明を理解するのに役立つ波形図、第２図
はこの発明を実施したシリアル・ビット乗算器の一例を
示すブロック図、第３図は第２図の乗算器の動作の説明
に役立つ波形図、第４図はこの発明を実施した並列ビッ
ト乗算器の一例を示すブロック図、第５図はこの発明を
使用した、複合音声信号の各成分を分離するシリアル・
ビット音声処理装置のブロック図である。 １００・・・サンプリングされたデータ信号供給端子、 １１６・・・複数のスケーリング回路、特許出願人　　
　アールシーニー　コーポレーション化　理　人　清　
水　　　哲　ほか２名９０’　　　　　　１８０’　　
　　　２７０’　　　　　３６０”オ１図

Claims (1)

【特許請求の範囲】
1. （１）サンプリングされたデータ信号を供給する端子と
   、 上記端子にそれぞれ結合されており、０度と少くとも９
   ０度との間の角増分の正弦及び余弦のうちの１つを表わ
   す三角比に実質的に相当する係数によつてスケーリング
   された上記サンプリングされたデータ信号を表わす複数
   の信号を発生する複数のスケーリング回路と、 上記複数のスケーリング回路に結合されており、上記複
   数の信号をある順序で連続的に出力端子に供給して、正
   弦波信号を乗ぜられた上記サンプリングされたデータ信
   号に相当する出力信号を生成する多重化手段と、 上記多重化手段に結合されており、上記出力信号に応答
   して、上記サンプリングされたデータ信号のサンプルの
   発生を上記正弦波信号に位相ロックする手段と、から成
   るサンプリングされたデータ信号に正弦波信号を乗算す
   る装置。