TW201312947A - 提供任意輸入取樣及輸出調變頻率之數位信號調變裝置及數位信號調變方法 - Google Patents
提供任意輸入取樣及輸出調變頻率之數位信號調變裝置及數位信號調變方法 Download PDFInfo
- Publication number
- TW201312947A TW201312947A TW101130264A TW101130264A TW201312947A TW 201312947 A TW201312947 A TW 201312947A TW 101130264 A TW101130264 A TW 101130264A TW 101130264 A TW101130264 A TW 101130264A TW 201312947 A TW201312947 A TW 201312947A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- frequency
- digital signal
- noise
- modulated
- Prior art date
Links
- 238000005070 sampling Methods 0.000 title description 12
- 238000013139 quantization Methods 0.000 claims abstract description 33
- 238000012546 transfer Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 15
- 230000003595 spectral effect Effects 0.000 claims abstract description 3
- 230000006870 function Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- 238000001228 spectrum Methods 0.000 claims description 12
- 230000002238 attenuated effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000013461 design Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
- H03M3/41—Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/04—Modulator circuits; Transmitter circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3017—Arrangements specific to bandpass modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
- H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一調變信號之調變頻率被任意選擇。透過數位信號處理，該調變信號被用以調變一資訊承載信號。該數位調變後信號之解析度被降低且其量化雜訊被移頻，使降低解析度調變器之雜訊轉移函數的頻譜零被安排在該調變頻率。藉此，該調變頻率之選擇可無關於用以將降低解析度後取樣被轉換為類比信號的時脈頻率。
Description
本案與信號之數位調變相關。
近年來，積體電路設計、製程、封裝等技術持續進步，讓電路的運作速度愈來愈快，也愈來愈密集。互補式金氧半導體(CMOS)技術的發展更使得現今之數位電路得以實現過去只能由純粹類比電路達成的功能，例如信號調變程序(包含最後的調頻程序)。
將數位調變信號轉換為類比調變信號時，若欲排除重建後信號之頻段內的複製頻譜(spectral replicas)，通常需要使用具高取樣率的數位-類比轉換器。數位-類比轉換器的高取樣率在實務上不難達成。由於量化雜訊因過取樣(over-sampling)而被分散，在信號雜訊比為定值的情況下，取樣解析度可降低，進而簡化類比設計的複雜度並提高電路性能。舉例而言，在面積和功率固定的情況下，可使用匹配程度較佳的大尺寸元件，藉此增進整體線性度。
就調變器而言，因時脈頻率極可能受到其他因素的限制，根據一任意時脈信號支援多種輸出載波頻率的能力是有利甚至必須的。在過去，多種調變頻率的產生係利用分數式合成器(fractional-N synthesizer)和取樣率轉換器達成。一種典型的做
法是將數位-類比轉換器的操作頻率設定為四倍於載波頻率，為振盪器信號產生簡單的數位序列[1,1,-1,-1]，藉此達成載波調變。然而，實務上有時可能需要在不使用多種非同步時脈信號的情況下，根據與時脈頻率無關的信號對資訊承載信號(information-bearing signal)施以數位調變。
一調頻器根據一資訊承載數位信號及一調變信號產生一調變後數位信號。該調變信號具有根據一頻率選擇信號決定之一任意調變頻率。一雜訊移頻調變器根據該調變後數位信號產生一解析度降低後之數位信號。該雜訊移頻調變器具有一雜訊轉移函數。該雜訊轉移函數之一頻譜零使得量化雜訊被衰減。一信號轉換器產生一類比信號。該類比信號以一類比載波信號傳達該資訊承載數位信號所承載之資訊。該類比載波信號具有該調變頻率。
關於本案的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
圖一為根據本案之一實施例中的信號調變器100之功能方塊圖。信號調變器100可將資訊承載數位信號150轉換為類比信號170。類比信號170可用以傳達資訊承載數位信號150中的資訊，且其載波信號為可任意選定的。
數位信號150可包含一原始上游(upstream)類比信號(例如數位視訊廣播信號或是合成視訊信號與相對應之音訊信號之組合)的一連串取樣。類比信號170可為美國國家電視系統委員會(National Television System Committee,NTSC)電視信號或歐規相交替行(phase alternating line,PAL)電視信號，並根據頻率選擇信號140被調頻至一特定類比電視頻道，例如頻道三或頻道四(CH3/CH4)。以上說明雖以電視相關應用為例，但所屬技術領域中具有通常知識者可理解本案揭露的技術可實現於其他應用中。
數位信號150可被升頻取樣器(upsampler)110升頻取樣，以產生升頻取樣數位信號152並將量化雜訊分散。升頻取樣信號152隨後被數位低通消除頻疊(anti-aliasing)濾波器115過濾，產生提供至調頻器120的升頻取樣數位信號154。調頻器120利用升頻取樣數位信號154中的取樣將一調頻器信號調變，或是以一調頻器信號將升頻取樣數位信號154中的取樣調變，藉此產生一調變後數位信號156。須說明的是，此處所述調頻器、頻率調變等名詞係指以，例如一具有特定頻率之弦波的取樣，將數位信號調變(於時域相乘)。據此產生的調變後數位信號不必然是相對於內含資訊的頻率調變信號，亦可能為利用具有特定調變頻率之載波信號傳遞的振幅調變信號。
調變後數位信號156被提供至雜訊移頻調變器125。雜訊
移頻調變器125係用以將調變後數位信號156的解析度降低，藉此將其中的量化雜訊移頻，使量化雜訊在重要頻段中被大幅衰減。解析度降低後之數位信號157被提供至數位-類比轉換器130，隨後產生粗略類比信號159。粗略類比信號159隨後被內插濾波器135平滑化，產生資訊承載類比信號170。
信號調變器100之操作頻率為FHI係由一合適的時脈產生電路所提供。例如時脈信號165之操作頻率FHI係由鎖相迴路105根據頻率為FLW的輸入信號160產生；頻率FLW低於頻率FHI。
調變器頻率(載波頻率)FC與時脈頻率FHI無關。載波頻率FC係根據頻率選擇信號140決定。頻率選擇信號140也被提供至雜訊移頻調變器125。雜訊移頻調變器125會根據調變器頻率將量化雜訊移頻。須注意的是，雜訊移頻的程序是在頻率調變之後，而調變器頻率是可任意選定的。因此，調變後信號的雜訊特性為可變的。此雜訊特性的變異性可利用雜訊移頻調變器125改善，容後詳述。
調頻器120包含乘法器122與可變振盪器124。可變振盪器124係用以產生具有可任意選定之載波頻率FC的載波信號123。於實際應用中，可變振盪器124可利用一數值控制振盪器(numerically-controlled oscillator,NCO)實現，例如圖二中呈現的數值控制振盪器200。如圖二所示，頻率選擇信號140被
提供至相位增加單元210。相位增加單元210包含增加處理器212及相位增加暫存器214。增加處理器212可根據頻率選擇信號140指定的載波頻率FC決定一相位增加值。該相位增加值被儲存於相位增加暫存器214中，並且被提供至相位累積器220。相位累積器220係用以累積跨越時脈信號165之多個連續時脈週期的相位值。如圖二所示，藉由加法器222，在時脈信號165的每個時脈週期中，累積暫存器224中儲存的相位值都會與相位增加暫存器214儲存的相位增加值相加。若累積暫存器224發生暫存器溢位(overflow)的情況，累積暫存器224中的相位累積值之餘數會被保留，在下一個時脈週期當作相位平移而加入累積值中。
累積相位225被提供至相位-振幅量化器230。相位-振幅量化器230負責產生提供至查找表250之一位址。查找表250中儲存有一調變波形(例如弦波)之振幅與累積相位225的對應關係。根據查找表250查找產生之該振幅被提供至調整處理器260進行純化，藉此將調變載波信號123中的不理想成分最小化。某些實施例之查找表250可包含用來大致定義最終波形的幾個條目。調整處理器260可進一步根據查找表內容進行內插，以產生解析度較高的輸出信號。調整處理器260亦可針對信號調變器100的實際應用負責其他調整，例如相位調整及平滑化。經由連續的時脈週期後產生的多個調整後振幅做為調變
載波信號123的複數個乘數值A[i]，被提供至乘法器122。由以上說明可看出，無論時脈頻率FHI為何，載波頻率FC皆可根據頻率選擇信號140被任意選擇。
雜訊移頻調變器125的主要功能有二：降低解析度及雜訊移頻。相較於採用最高解析度進行轉換時所需之速度，降低解析度使數位-類比轉換器130能操作在較高的速度。然而，將數位信號157解析度降低會導致量化雜訊出現。在乘法器122之中，乘數值A[i]被施於過濾後升頻取樣數位信號154，合成出量化誤差。雜訊移頻調變器125的雜訊移頻功能可改善此問題，其細節容後詳述。
雜訊移頻調變器125可利用圖三(A)所示之積分三角調變器(sigma-delta modulator)300來實現。圖三(B)為積分三角調變器300的頻域功能示意圖。圖三(A)和圖三(B)為二階數位-數位積分三角調變器的概念圖；該數位-數位積分三角調變器係用以實現一可程式化或可隨選之雜訊轉移函數。此技術領域中具有通常知識者可理解在實務上要實現圖三(A)和圖三(B)所示之概念有多種電路可能性。
請參閱圖三(A)。調變後信號156中的每一個取樣可以是寬度為M+L位元的數位字語(digital word)，代表調變後的資訊承載信號之一數值。本案並未限定該數位字語的寬度或M和L在字語中的分配方式。以下說明假設M代表該數位字語中之
最高有效位元(MSB)的數量，而L代表該數位字語其餘的位元數量，亦為最低有效位元(LSB)數量。舉例而言，一取樣值可能包含十位元，其數值M和L各自等於5。該數位字語中的M+L位元可個別透過具有M+L位元寬的導通匯流排中之通道傳遞。
輸入埠301以時脈頻率FHI將調變後信號156提供至積分三角調變器300。降低解析度後之取樣亦以時脈頻率FHI透過輸出埠325離開積分三角調變器300，或是被提供至數位-類比轉換器130。解析度之降低可利用量化器320達成。量化器320將量化後之數位字語中的M個最高有效位元提供至輸出埠325，並將另外L個最低有效位元透過回授路徑335回授。量化器320可藉由適當的匯流排實現，使該M個最高有效位元(以下稱為一輸出字語)透過M位元寬的匯流排322被傳遞，並使該L個最低有效位元(以下稱為一量化誤差字語)透過L位元寬的匯流排332被傳遞。須說明的是，在符合本案提出之技術精神的前提下，亦可採用其他組態的量化器。
回授路徑335係用以傳送量化誤差字語(表示為Q[i])。透過回授電路330，量化誤差字語Q[i]以時脈頻率FHI被分別傳送至順向路徑中的加法器310和加法器305。在暫存器331中停留一單位取樣儲存時間後，量化誤差字語Q[i-1]被傳遞至電路分枝337和暫存器333。在暫存器333中停留另一單位取樣
儲存時間後，量化誤差字語Q[i-2]沿過電路分枝339被傳遞至加法器305。回授電路330在電路分枝337中包含可變增益乘法器338，其輸出α＊Q[i-1]被提供至加法器310。積分三角調變器300係利用上述處理架構達成雜訊移頻。此技術領域中具有通常知識者可理解積分三角調變器中的雜訊移頻可將量化雜訊推移至基頻頻段之外。此外，增益處理器340可決定增益α的大小，使可變增益乘法器330提供的增益α被設定為令粗略類比信號157之頻譜中的頻譜零(spectrum zero)出現在載波頻率FC。
二階積分三角調變器300的頻域示意圖350係繪示於圖三(B)。藉由僅保留最高有效M位元來降低一數位信號之解析度會使得輸出信號與期望輸出信號間出現一誤差量，量化器320所提供的量化因此被視為額外的量化雜訊N，如圖三(B)中的加法器355所示。
根據頻域示意圖350，此技術領域中具有通常知識者可理解積分三角調變器300的雜訊轉移函數(noise transfer function,NTF)如下：
此雜訊轉移函數的共軛複零(complex conjugate zero)出現在標準化後頻率f 0 ，其關係式如下：
α=2 cos(2πf 0 )，(式二)
其中f 0 =FC/FHI，其係為根據取樣頻率標準化後之選擇的頻率。因此，式二可被改寫為：
根據式三，增益處理器340可針對特定載波頻率FC計算增益α。此計算程序可以多種方式進行，例如藉由固定邏輯或其他電路，或是利用一可程式化處理器執行相關處理指令。
對應於多個不同增益α的雜訊轉移函數之頻譜係呈現於圖四。如圖四所示，該雜訊轉移函數的頻譜零為可被控制的，其出現位置與載波頻率FC相關。
圖五呈現了另一種能用以實現雜訊移頻調變器125的積分三角調變器範例。積分三角調變器500包含四個平行的二階積分三角調變器階段(stage)520a-520d(以下統稱為階段520)。階段520包含可變增益乘法器528a-528d(以下統稱為可變增益乘法器528)及加法器529a-529d(以下統稱為加法器529)。加法器529的輸出係透過最高解析度輸出匯流排521a-521d(以下統稱為最高解析度輸出匯流排521)傳送。降低解析度之取樣被分別提供至輸出埠507a-507d(以下統稱為輸出埠507)。該等接受積分三角調變器500處理的取樣係透過十位元寬的匯流排被傳遞。例外之一為輸出埠507中的輸出匯流排
522a-522d(以下統稱為輸出匯流排522)各自為一五位元寬匯流排，用以傳送最高解析度(十位元)字語中的五個最高有效位元。例外之二是最高解析度字語的五個最低有效位元係透過回授匯流排524a-524d(以下統稱為回授匯流排524)傳送。
如圖五所示，利用串聯至並聯(serial-to-parallel,S2P)轉換器503，積分三角調變器500的輸入取樣被轉換為平行傳遞。舉例而言，在積分三角調變器500中之平行路徑數量為四的情況下，數位資料串502中的四個連續取樣被依序提供至輸入埠505a-505d(以下統稱為輸入埠505)。串聯至並聯轉換器(S2P)503根據輸入時脈信號ICLK連續接收取樣，並根據輸出時脈信號OCLK平行輸出取樣。須說明的是，雖然在圖五中，串聯至並聯轉換器503的兩時脈信號ICLK和OCLK係各自繪示，但實務上這兩個時脈信號可彼此相關，例如其中一時脈信號為另一時脈信號的產生依據。也就是說，串聯至並聯轉換器503可僅需單一時脈輸入。相對應地，輸出埠507係連接至並聯至串聯(parallel-to-serial,P2S)轉換器510，以提供經過降低解析度後的連續的輸出字語(輸出串流512)。並聯至串聯轉換器510可根據輸入時脈信號ICLK平行接收輸入，並根據輸出時脈信號OCLK提供串流輸出。如圖五所示，輸入信號502依頻率FHI被串列依序輸入至串聯至並聯轉換器502，而輸出串流512亦依照頻率FHI串列自並聯至串聯轉換器510依序輸
出。最高解析度輸入取樣依頻率FLW以並聯形式自串聯至並聯轉換器503被提供至積分三角調變器500。解析度降低後輸出取樣同樣是依頻率FLW以並聯形式被提供至並聯至串聯轉換器510。因此，積分三角調變器500的降低解析度和雜訊移頻功能可利用較低速的元件平行達成，只要能在周期為1/FLW的時間內完成所有平行取樣即可。相對地，輸出串流512係依較高的頻率FHI被轉換。
積分三角調變器500包含回授電路525a-525d(以下統稱為回授電路525)，使每一階段520的量化誤差字語被傳遞至其他階段520，以達成二階積分三角調變，類似於圖三(A)和圖三(B)呈現的概念。如圖五所示，回授匯流排524a上的量化誤差字語Q[i]係源於輸入取樣S[i]，並且，量化誤差字語Q[i]經過可變增益乘法器528b進行相乘後被提供至加法器529b以和輸入取樣S[i+1]相加。此外，量化誤差字語Q[i]也被用以和輸入取樣S[i+2]相加。此技術領域中具有通常知識者可理解圖三(A)的二階積分三角調變器300亦有相同的操作。然而，積分三角調變器500係大致同時(於同一取樣週期中)處理取樣S[i]~S[i+3]，不同於積分三角調變器300中的序列式處理。以延遲區塊533、534表示的四個取樣延遲係對應於將輸入取樣送入串聯至並聯轉換器503及將輸出取樣自並聯至串聯轉換器510送出所需要的時間。
須說明的是，以上說明係假設積分三角調變器500具有四個平行二階階段，但本案的範疇不限定於上述平行階段520數量或各階段的回授級數。此外，在其他實施例中，串聯至並聯轉換器503可被直接連接至輸入埠505，而並聯至串聯轉換器510可被直接連接至輸出埠507。再者，於其他實施例中，串聯至並聯轉換器503可被設置在信號調變器100的更前端，不一定要在積分三角調變器500的輸入端。在這樣的情況下，圖一中的某些串列式處理元件可被替換為適當的平行處理元件。舉例而言，串聯至並聯轉換器503的輸入端可被直接連接至濾波器115的輸出端，且相對應地將調頻器120設計為具有平行處理組態，例如圖六中的平行調變器600。如圖六所示，濾波器115輸出的升頻取樣數位信號154被提供至串聯至並聯轉換器503，轉換為前述平行取樣S[i]~S[i+3]。數值控制振盪器610藉由例如圖二所描述之程序產生調變取樣，提供至串聯至並聯轉換器620。串聯至並聯轉換器620之架構可類似於串聯至並聯轉換器503，串流輸入取樣依頻率FHI被送入，依頻率FLW被並列送出。串聯至並聯轉換器520的輸出信號S[i]~S[i+3]分別被乘法器630a-630d乘上串聯至並聯轉換器620輸出的調變取樣A[i]~A[i+3]。調變後輸出取樣SM[i]~SM[i+3]於輸出埠635a-635d被輸出。
雖然以上說明僅介紹一種平行調頻器600，但可理解的是
實務上能利用其他相似的平行元件達成其效果。此類平行處理允許速度低於數位-類比轉換率的取樣處理，因而能簡化電路並減少耗電量。
圖七係繪示根據本案之一實施例中的信號調變程序700之流程圖。信號調變程序700可透過適當的硬體及/或軟體達成，例如前述各種電路。步驟705為選擇任取之一調變頻率。舉例而言，具有該調變頻率之一載波信號可乘載一數位信號提供的資訊；該數位信號的取樣在步驟720中被接收。在步驟725中，該輸入取樣依一較高的頻率FHI被升頻取樣並過濾。
步驟710為根據步驟705中選擇的任意調變頻率計算一相位增加值。該相位增加值隨後在步驟715中被用以產生該載波信號之調變取樣。在步驟730中，升頻取樣輸入取樣被乘以個別的調變取樣。隨後，在步驟735、步驟740和步驟750中，該等調變後取樣依較低的時脈頻率FLW被降低解析度並施以雜訊移頻。經過雜訊移頻步驟735和步驟740之後，調變後數位信號的較高位元被輸出，做為一輸出信號的解析度降低後取樣。該輸出信號於步驟755中依該較高的時脈頻率被轉換為一調變後類比信號。在步驟735中，該調變後信號的較低位元依較低的時脈頻率被乘上增益。步驟735所採用之增益α係於步驟745中根據該調變頻率計算所得。在步驟740之回授程序中，該等乘上增益和未乘上增益的取樣暫時被配置以使得該調
變後信號之雜訊轉移函數中的頻譜零落於該調變頻率。
本案之某些實施例中的功能性元件之製作、傳遞、銷售型態可為儲存於非暫態電腦可讀取媒體中的處理器指令。舉例而言，一此類電腦可讀取媒體(未繪示)中的處理器指令803可被提供至一電路製作程序800。被電子設計自動化(electronic design automation,EDA)介面處理器805執行後，本案之實施例的圖樣化表示，例如透過一顯示裝置(未繪示)，可被呈現給使用者瀏覽。透過EDA介面805，電路設計者可將本案整合進一更大的電路中。在電路設計完成後，另一載有處理器指令810(例如硬體描述語言)的非暫態電腦可讀取媒體(未繪示)，可被提供至一設計資料實現處理器815。設計資料實現處理器815可利用有形的集成電路將指令810轉換為另一組處理器指令820。處理器指令820可被電路製作系統825執行，產生用以建立元件及連線之遮罩圖樣資訊、元件設置位置資訊、包裝資訊等各種於製作電路產品830過程中需要的資料。處理器指令820還可包含銑床操作指令和佈線操作指令。須說明的是，處理器指令820的形式無關於電路830的實體類型。
處理器指令803、810和820可被編碼並儲存於非暫態電腦可讀取媒體內，並且不受限於處理平台的類型，亦不受限於將該等處理器指令存入電腦可讀取媒體的編碼方式。
須說明的是，上述電腦可讀取媒體可為任何一種非暫態媒
體，儲存有能被處理器讀取、解碼並執行的指令803、810、820和用以實現圖七所示之程序700的處理器指令。非暫態媒體包含電子、磁性及光學儲存裝置。非暫態電腦可讀取媒體包含但不限於：唯讀記憶體(ROM)、隨機存取記憶體(RAM)和其他電子儲存裝置、CD-ROM、DVD和其他光學儲存裝置、磁帶、軟碟、硬碟及其他磁性儲存裝置。該等處理器指令可利用各種程式語言實現本案。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本案之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本案之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本案所欲申請之專利範圍的範疇內。
100‧‧‧信號調變器
105‧‧‧鎖相迴路
110‧‧‧升頻取樣器
115‧‧‧濾波器
120‧‧‧調頻器
122‧‧‧乘法器
123‧‧‧載波信號
124‧‧‧可變振盪器
125‧‧‧雜訊移頻調變器
130‧‧‧數位-類比轉換器
135‧‧‧內插濾波器
140‧‧‧頻率選擇信號
150‧‧‧資訊承載數位信號
152‧‧‧升頻取樣信號
154‧‧‧升頻取樣數位信號
156‧‧‧調變後數位信號
157‧‧‧解析度降低後之數位信號
159‧‧‧粗略類比信號
160‧‧‧輸入信號
165‧‧‧時脈信號
170‧‧‧資訊承載類比信號
200‧‧‧數值控制振盪器
210‧‧‧相位增加單元
212‧‧‧增加處理器
214‧‧‧相位增加暫存器
220‧‧‧相位累積器
222‧‧‧加法器
224‧‧‧累積暫存器
225‧‧‧累積相位
230‧‧‧相位-振幅量化器
250‧‧‧查找表
260‧‧‧調整處理器
300‧‧‧積分三角調變器
301‧‧‧輸入埠
305‧‧‧加法器
310‧‧‧加法器
320‧‧‧量化器
322‧‧‧匯流排
325‧‧‧輸出埠
330‧‧‧回授電路
331‧‧‧暫存器
332‧‧‧匯流排
333‧‧‧暫存器
335‧‧‧回授路徑
337‧‧‧電路分枝
338‧‧‧可變增益乘法器
339‧‧‧電路分枝
340‧‧‧增益處理器
350‧‧‧頻域示意圖
355‧‧‧加法器
500‧‧‧積分三角調變器
502‧‧‧數位資料串
503‧‧‧串聯至並聯轉換器
505‧‧‧輸入埠
507‧‧‧輸出埠
510‧‧‧並聯至串聯轉換器
512‧‧‧輸出串流
520‧‧‧積分三角調變器階段
521‧‧‧輸出匯流排
522‧‧‧輸出匯流排
524‧‧‧回授匯流排
525‧‧‧回授電路
528‧‧‧可變增益乘法器
529‧‧‧加法器
533‧‧‧延遲區塊
534‧‧‧延遲區塊
600‧‧‧平行調變器
610‧‧‧數值控制振盪器
620‧‧‧串聯至並聯轉換器
630‧‧‧乘法器
635‧‧‧輸出埠
700‧‧‧信號調變程序
705~755‧‧‧流程步驟
800‧‧‧電路製作程序
803‧‧‧處理器指令
805‧‧‧EDA介面處理器
810‧‧‧處理器指令
815‧‧‧設計資料實現處理器
820‧‧‧處理器指令
825‧‧‧電路製作系統
830‧‧‧電路產品
圖一為根據本案之一實施例中的信號調變器之功能方塊圖。
圖二為適於實現任意可變頻率調變之一數值控制振盪器的示意圖。
圖三(A)為可用以實現可變雜訊移頻調變之一數位-數位積分三角調變器的示意圖；圖三(B)為其頻域功能示意圖。
圖四係用以呈現對應於多個不同增益的雜訊轉移函數之頻譜。
圖五為可用以實現可變雜訊移頻之一平行數位-數位積分三角調變器的示意圖。
圖六為平行選擇調頻器的示意圖。
圖七為用以實現任意可變數位頻率調變之一信號調變程序的流程圖。
圖八為製作一任意可變數位調頻器電路的電路設計/製作程序示意圖。
100‧‧‧信號調變器
105‧‧‧鎖相迴路
110‧‧‧升頻取樣器
115‧‧‧濾波器
120‧‧‧調頻器
122‧‧‧乘法器
123‧‧‧載波信號
124‧‧‧可變振盪器
125‧‧‧雜訊移頻調變器
130‧‧‧數位-類比轉換器
135‧‧‧內插濾波器
140‧‧‧頻率選擇信號
150‧‧‧資訊承載數位信號
152‧‧‧升頻取樣信號
154‧‧‧升頻取樣數位信號
156‧‧‧調變後數位信號
157‧‧‧解析度降低後之數位信號
159‧‧‧粗略類比信號
160‧‧‧輸入信號
165‧‧‧時脈信號
170‧‧‧資訊承載類比信號
Claims (20)
- 一種信號調變裝置，包含：一調頻器，用以根據一資訊承載數位信號及一調變信號產生一調變後數位信號，該調變信號具有根據一頻率選擇信號決定而任取之一調變頻率；一雜訊移頻調變器，用以根據該調變後數位信號產生一解析度降低後之數位信號，該雜訊移頻調變器具有一雜訊轉移函數，該雜訊轉移函數中之一頻譜零使得一量化雜訊被衰減；以及一信號轉換器，用以產生一類比信號，該類比信號以一類比載波信號傳達該資訊承載數位信號所承載之一資訊，該類比載波信號具有該調變頻率。
- 如申請專利範圍第1項所述之信號調變裝置，其中該雜訊移頻調變器與該信號轉換器各自之運作無關於該調變頻率。
- 如申請專利範圍第2項所述之裝置，進一步包含：一振盪器，耦接至該信號轉換器，用以提供該信號轉換器一第一時脈信號，其具有一時脈頻率，該第一時脈信號係根據一第二時脈信號產生，該第二時脈信號具有另一時脈頻率，該第二時脈信號係由另一振盪器產生並且該另一時脈頻率低於該第一時脈信號之該時脈頻率。
- 如申請專利範圍第3項所述之信號調變裝置，其中該調頻器包含一乘法器，用以將該資訊承載數位信號中之複數個取樣乘上該調變信號中之複數個取樣。
- 如申請專利範圍第4項所述之裝置，其中該雜訊移頻調變器包含： 一量化器，用以針對該調變後數位信號中之每一字語產生一解析度降低後之數位字語，做為提供至該信號轉換器之該解析度降低後之數位信號，該量化器亦針對該調變後數位信號中之每一字語產生一量化誤差字語；一可變乘法器，用以將該量化誤差字語乘以一數值，該數值係根據該調變頻率而選擇，使得該量化雜訊被該雜訊轉移函數之該頻譜零衰減；以及一加法器，用以將乘以該數值後之該量化誤差字語加上該調變後數位信號中之一後續字語。
- 如申請專利範圍第5項所述之信號調變裝置，其中該量化器包含：一多導通匯流排，用以將該調變後數位信號之該字語中之多個較高位元自該雜訊移頻調變器輸出，做為該解析度降低後之數位信號，並且該多導通匯流排將該調變後數位信號之該字語中之多個較低位元傳送至該可變乘法器，做為該量化誤差字語。
- 如申請專利範圍第6項所述之信號調變裝置，其中該雜訊移頻調變器係運作於該第二時脈信號。
- 如申請專利範圍第7項所述之信號調變裝置，進一步包含：一串聯至並聯轉換器，用以將該資訊承載數位信號中之複數個字語分別以多個通道提供至該雜訊移頻調變器，供後續依該第二時脈信號進行之一平行處理；以及一並聯至串聯轉換器，用以依該時脈頻率將該解析度降低後之數位信號中之該等字語以一串流提供至該信號轉換器。
- 如申請專利範圍第8項所述之信號調變裝置，其中該雜訊移頻調變器包含：複數個雜訊移頻調變器階段，其中每一階段包含該雜訊移頻調變器並各自產生該解析度降低後之數位信號中之該等字語，該複數個雜訊移頻調變器階段將該解析度降低後之數位信號中之該等字語平行地提供至該並聯至串聯轉換器。
- 如申請專利範圍第4項所述之信號調變裝置，其中該調頻器包含一數值控制振盪器。
- 一種信號調變方法，包含：接收一資訊承載數位信號中之複數個字語；產生一調變信號中之複數個調變字語，該調變信號係對應於一調變頻率；依一時脈頻率將該數位信號之該複數個字語乘以該複數個調變字語，以產生一調變後數位信號；降低該調變後數位信號之解析度；以及產生具有該調變頻率之一類比信號，該類比信號能用以傳達該資訊承載數位信號所承載之一資訊，該類比信號係依該時脈頻率自該解析度降低後之數位信號轉換而成，該時脈頻率獨立於該調變頻率。
- 如申請專利範圍第11項所述之信號調變方法，其中該降低解析度之步驟包含：量化該調變後數位信號中之複數個字語，以產生複數個解析度降低後之數位字語及相對應之複數個量化誤差字語；將該量化誤差字語乘以一數值，該數值係根據該調變頻率 而選擇，使得一量化雜訊被一雜訊轉移函數之一頻譜零衰減，該雜訊轉移函數與該降低解析度步驟相關；以及將乘以該數值後之該量化誤差字語加上該調變後數位信號中之一後續字語。
- 如申請專利範圍第11項所述之信號調變方法，進一步包含：以多個通道分別提供該資訊承載數位信號中之複數個字語，供後續依一較低時脈頻率進行之一平行處理，該較低時脈頻率低於該時脈頻率；依該較低時脈頻率，量化該調變後數位信號中之該等平行字語，以針對該多個通道中之每一通道產生複數個解析度降低後之數位字語及相對應之複數個量化誤差字語；依該較低時脈頻率，將將每一通道中之該複數個量化誤差字語乘以根據該調變頻率選擇之一數值，使得一量化雜訊被一雜訊轉移函數之一頻譜零衰減，該雜訊轉移函數與該降低解析度步驟相關；依該較低時脈頻率，將乘以該數值後之該量化誤差字語加上至少一其他個別通道中之該調變後數位信號之一後續字語；藉由並聯至串聯轉換，依該時脈頻率於一串流中提供該等平行解析度降低後之數位字語；以及根據該串流產生該類比信號。
- 一種有形非暫態電腦可讀取媒體，其中儲存有多個處理器指令，該多個處理器指令被一處理器執行後產生一資料，該資料被提供至一電子電路製作裝置後能製作出一電路，該電路包含：一調頻器，用以根據一資訊承載數位信號及一調變信號產 生一調變後數位信號，該調變信號具有根據一頻率選擇信號決定而任取之一調變頻率；一雜訊移頻調變器，用以根據該調變後數位信號產生一解析度降低後之數位信號，該雜訊移頻調變器具有一雜訊轉移函數，該雜訊轉移函數之一頻譜零使得一量化雜訊被衰減；以及一信號轉換器，用以產生一類比信號，該類比信號以一類比載波信號傳達該資訊承載數位信號所承載之一資訊，該類比載波信號具有該調變頻率。
- 如申請專利範圍第14項所述之有形非暫態電腦可讀取媒體，其中該電路包含：一振盪器，耦接至該信號轉換器，用以提供該信號轉換器一第一時脈信號，其具有一時脈頻率，該第一時脈信號係根據一第二時脈信號產生，該第二時脈信號具有另一時脈頻率，該第二時脈信號係由另一振盪器產生並且該另一時脈頻率低於該第一時脈信號之該時脈頻率。
- 如申請專利範圍第15項所述之有形非暫態電腦可讀取媒體，其中該電路包含：一乘法器，包含於該調頻器中，用以將該資訊承載數位信號中之複數個取樣乘上該調變信號中之複數個取樣。
- 如申請專利範圍第16項所述之有形非暫態電腦可讀取媒體，其中該電路包含：一量化器，用以針對該調變後數位信號中之每一字語產生一解析度降低後之數位字語，做為提供至該信號轉換器之該解析度降低後之數位信號，該量化器亦針對該調變後數位信號中之每一字語產生一量化誤差字語； 一可變乘法器，用以將該量化誤差字語乘以根據該調變頻率選擇之一數值，該雜訊轉移函數之該頻譜零使得該量化雜訊被衰減；以及一加法器，用以將乘以該數值後之該量化誤差字語加上該調變後數位信號中之一後續字語。
- 如申請專利範圍第17項所述之有形非暫態電腦可讀取媒體，其中該電路包含：一多導通匯流排，用以將該調變後數位信號之該字語中之多個較高位元自該雜訊移頻調變器輸出，做為該解析度降低後之數位信號，並且該多導通匯流排將該調變後數位信號之該字語中之多個較低位元傳送至該可變乘法器，做為該量化誤差字語。
- 如申請專利範圍第18項所述之有形非暫態電腦可讀取媒體，其中該電路包含：一串聯至並聯轉換器，用以將該資訊承載數位信號中之複數個字語分別以多個通道提供至該雜訊移頻調變器，供後續依該第二時脈信號進行之一平行處理；以及一並聯至串聯轉換器，用以依該時脈頻率將該解析度降低後之數位信號中之該等字語以一串流提供至該信號轉換器。
- 如申請專利範圍第19項所述之有形非暫態電腦可讀取媒體，其中該電路包含：複數個雜訊移頻調變器階段，包含於該雜訊移頻調變器內，其中每一階段包含該雜訊移頻調變器並各自產生該解析度降低後之數位信號中之該等字語，該複數個雜訊移頻調變器階段將該解析度降低後之數位信號中之該 等字語平行地提供至該並聯至串聯轉換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161532695P | 2011-09-09 | 2011-09-09 | |
| US13/484,485 US8750413B2 (en) | 2011-09-09 | 2012-05-31 | Digital modulation with arbitrary input sampling and output modulation frequencies |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201312947A true TW201312947A (zh) | 2013-03-16 |
| TWI520498B TWI520498B (zh) | 2016-02-01 |
Family
ID=46581725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101130264A TWI520498B (zh) | 2011-09-09 | 2012-08-21 | 數位信號調變裝置、數位信號調變方法及內儲程式之電腦可讀取記錄媒體 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8750413B2 (zh) |
| EP (1) | EP2568609A3 (zh) |
| CN (1) | CN103001644B (zh) |
| TW (1) | TWI520498B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2860928B1 (en) * | 2013-10-10 | 2016-12-07 | Rockwell Automation Limited | Hart sampling |
| CN111106835B (zh) * | 2018-10-25 | 2023-03-24 | 瑞昱半导体股份有限公司 | 三角积分调变器的校正方法与校正电路 |
| IT202000007021A1 (it) * | 2020-04-02 | 2021-10-02 | St Microelectronics Srl | Circuito convertitore, dispositivo e procedimento di compensazione dell'offset corrispondenti |
| DE102020133960A1 (de) | 2020-12-17 | 2022-06-23 | Bayerische Motoren Werke Aktiengesellschaft | Energiespeicher-Bodengruppe für einen elektrisch antreibbaren Kraftwagen |
| DE102020133961A1 (de) | 2020-12-17 | 2022-06-23 | Bayerische Motoren Werke Aktiengesellschaft | Energiespeicher-Bodengruppe für einen elektrisch antreibbaren Kraftwagen |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3021012C2 (de) * | 1980-06-03 | 1985-08-22 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen |
| US5963160A (en) * | 1993-09-13 | 1999-10-05 | Analog Devices, Inc. | Analog to digital conversion using nonuniform sample rates |
| US7953174B2 (en) * | 2002-03-20 | 2011-05-31 | The Regents Of The University Of California | Radio transmission frequency digital signal generation |
| US6987953B2 (en) | 2003-03-31 | 2006-01-17 | Nortel Networks Limited | Digital transmitter and method |
| US7706495B2 (en) * | 2004-03-12 | 2010-04-27 | Panasonic Corporation | Two-point frequency modulation apparatus |
| US7460612B2 (en) | 2004-08-12 | 2008-12-02 | Texas Instruments Incorporated | Method and apparatus for a fully digital quadrature modulator |
| US7425910B1 (en) * | 2006-02-27 | 2008-09-16 | Marvell International Ltd. | Transmitter digital-to-analog converter with noise shaping |
| CN101677246B (zh) * | 2008-09-19 | 2011-08-10 | 扬智科技股份有限公司 | 具有取样频率转换的数模转换系统及其取样频率转换方法 |
-
2012
- 2012-05-31 US US13/484,485 patent/US8750413B2/en active Active
- 2012-06-14 EP EP12171919.9A patent/EP2568609A3/en not_active Withdrawn
- 2012-08-21 TW TW101130264A patent/TWI520498B/zh not_active IP Right Cessation
- 2012-09-05 CN CN201210325472.5A patent/CN103001644B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8750413B2 (en) | 2014-06-10 |
| TWI520498B (zh) | 2016-02-01 |
| US20130064324A1 (en) | 2013-03-14 |
| CN103001644B (zh) | 2015-09-09 |
| EP2568609A2 (en) | 2013-03-13 |
| EP2568609A3 (en) | 2016-10-12 |
| CN103001644A (zh) | 2013-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5748126A (en) | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling | |
| TWI520498B (zh) | 數位信號調變裝置、數位信號調變方法及內儲程式之電腦可讀取記錄媒體 | |
| JP2004522361A (ja) | 係数可変補間器および係数可変補間器を組み込んだ可変周波数合成器 | |
| US7577695B2 (en) | High-order delta-sigma noise shaping in direct digital frequency synthesis | |
| US7733151B1 (en) | Operating clock generation system and method for audio applications | |
| EP1753135B1 (en) | High speed digital delta-sigma modulator with integrated upsampler | |
| TW201417544A (zh) | 數位傳送器及其信號處理方法 | |
| JPS6326131A (ja) | 乗算装置 | |
| JP7139588B2 (ja) | 変換装置、電子楽器、情報処理装置、変換方法及びプログラム | |
| US5864492A (en) | Randomized digital waveshape samples from a look up table | |
| JP2002314425A (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
| GB2541861A (en) | Digital to analogue conversion | |
| WO2017134097A1 (en) | Circuits, systems, and methods for providing asynchronous sample rate conversion for an oversampling sigma delta analog to digital converter | |
| US7129868B2 (en) | Sample rate converting device and method | |
| MXPA00008270A (es) | Modulador digital de vsb. | |
| US6577910B1 (en) | Digital audio signal processors | |
| JP4072855B2 (ja) | サンプルレート変換のための装置及び方法 | |
| JP7301836B2 (ja) | デルタシグマ変調器、回路および方法 | |
| JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
| CN109150177B (zh) | 一种带加抖机制的小数分频实现方法 | |
| TWI427619B (zh) | 音效混波裝置與方法 | |
| JPH0613906A (ja) | Σ−δ変調器 | |
| JP2018506900A (ja) | ノイズシェーピングを使用した信号のデータ変換のためのシステムおよび方法 | |
| Moran et al. | Digital frequency synthesizer based on two coprime moduli DDS | |
| JPH04160822A (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |