JPS60157306A - 信号検波回路 - Google Patents
信号検波回路Info
- Publication number
- JPS60157306A JPS60157306A JP121685A JP121685A JPS60157306A JP S60157306 A JPS60157306 A JP S60157306A JP 121685 A JP121685 A JP 121685A JP 121685 A JP121685 A JP 121685A JP S60157306 A JPS60157306 A JP S60157306A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- converter
- detected
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は検出回路、特に検出すべき信号を復調するため
のアナログ乗算器またはスイッチング回路に対応する同
期量検出回路に関する。
のアナログ乗算器またはスイッチング回路に対応する同
期量検出回路に関する。
高周波信号、例えば数１００ｋＨｚの周波数をもつ信号
を検出するために用いられるアナログ乗算器は、精度や
直線性が限定されて余分の費用がかかる。更にはこれら
の乗算器は、前記の高周波信号に対してはその復調また
は検出の純度に関して不適当である。例えば、アナログ
乗算器の検出信号として矩形波を使用した場合、検出信
号に対するアナログ乗算器の遷移応答は検出回路の精度
を制限する。そして、アナログろ波器が矩形波信号の高
周波波成分を除去して近似した正弦波信号に変換するた
めに使用された場合、該ろ波器自体の測度および時間的
なドリフトに起因して位相誤差が生じる。
を検出するために用いられるアナログ乗算器は、精度や
直線性が限定されて余分の費用がかかる。更にはこれら
の乗算器は、前記の高周波信号に対してはその復調また
は検出の純度に関して不適当である。例えば、アナログ
乗算器の検出信号として矩形波を使用した場合、検出信
号に対するアナログ乗算器の遷移応答は検出回路の精度
を制限する。そして、アナログろ波器が矩形波信号の高
周波波成分を除去して近似した正弦波信号に変換するた
めに使用された場合、該ろ波器自体の測度および時間的
なドリフトに起因して位相誤差が生じる。
（発明の目的〕
本発明は、上述のアナログ乗算器を用いた従来技術によ
る検出回路の欠点を除去するためになされたもので、ア
ナログ乗算器の代りに乗算型デジタル−アナログ変換器
（ＤＡＣ）を検出のために使用した。前記乗算型デジタ
ル−アナログ変換器は復調または検出のためにアナログ
入力端を具えている。そして、信号は復調入力としてデ
ジタル値の繰返しストリングの形にする。
る検出回路の欠点を除去するためになされたもので、ア
ナログ乗算器の代りに乗算型デジタル−アナログ変換器
（ＤＡＣ）を検出のために使用した。前記乗算型デジタ
ル−アナログ変換器は復調または検出のためにアナログ
入力端を具えている。そして、信号は復調入力としてデ
ジタル値の繰返しストリングの形にする。
第１図は本発明の一実施例による信号検出回路のブロッ
ク図である。図において、検出すべき信号は、ＤＡＣｌ
２の入力端子１４にＩＦ人力１０として印加される。
ク図である。図において、検出すべき信号は、ＤＡＣｌ
２の入力端子１４にＩＦ人力１０として印加される。
クロック信号２４はカウンタ２２に導入され、該カウン
タの出力１５は正弦波のような周期関数に対して数値表
を含むＲＯＭｌ８にアドレスされる。前記のＲＯＭ１８
はその入力すなわち、カウンタ出力１５に導入された信
号に応答してデジタル形式の正弦波出力１６を発生する
。このＲＯＭ１８からの正弦波出力１６は復調信号とし
て前記ＤＡＣ１２に順次結合される。
タの出力１５は正弦波のような周期関数に対して数値表
を含むＲＯＭｌ８にアドレスされる。前記のＲＯＭ１８
はその入力すなわち、カウンタ出力１５に導入された信
号に応答してデジタル形式の正弦波出力１６を発生する
。このＲＯＭ１８からの正弦波出力１６は復調信号とし
て前記ＤＡＣ１２に順次結合される。
正弦波出力１６は一般にラッチ回路２０を通過する。こ
の場合、ラッチ回路２０は乗算型デジタル−アナログ変
換器１２に印加された入力１６′の前に同時に変換され
たデジタル人力１６゛の全ビットを確保することによっ
て、リプル・スルー効呆を最小にする。
の場合、ラッチ回路２０は乗算型デジタル−アナログ変
換器１２に印加された入力１６′の前に同時に変換され
たデジタル人力１６゛の全ビットを確保することによっ
て、リプル・スルー効呆を最小にする。
本実施例によれば、カウンタ２２に印加されたクロック
パルス２４は、前記ＩＦ人力信号１０と同期する。カウ
ンタ２２を各サイクルの初めにプリセットすることによ
り、復調正弦波出力１６の実質的な位相が変調される。
パルス２４は、前記ＩＦ人力信号１０と同期する。カウ
ンタ２２を各サイクルの初めにプリセットすることによ
り、復調正弦波出力１６の実質的な位相が変調される。
乗算型デジタル−アナログ変換器１２の入力端子１４に
おけるＩＦ入力信号１０は、基準信号２６と共に加算さ
れる。入力信号１０と基準信号２６とは、次に乗算型デ
ジタル−アナログ変換器１２によって復調信号１６’と
乗算され、そしてその結果入力信号１０の検出がなされ
る。この検出された出力を改良するために、他の乗算型
デジタル−アナログ変換器２８が用いられる。この変換
器２８は、検出された信号から復調用信号成分を補償す
るために、発生された出力に同じような復調信号１６゛
と乗算された入力としての基準信号２６とをもっている
。ＤＡＣｌ ２からの検出信号は差動型積分器３０でＤ
ＡＣ２８からの出力と結合される。ＤＡＣｌ ２からの
出力に残った復調信号の成分は、そのために効果的に補
償される。
おけるＩＦ入力信号１０は、基準信号２６と共に加算さ
れる。入力信号１０と基準信号２６とは、次に乗算型デ
ジタル−アナログ変換器１２によって復調信号１６’と
乗算され、そしてその結果入力信号１０の検出がなされ
る。この検出された出力を改良するために、他の乗算型
デジタル−アナログ変換器２８が用いられる。この変換
器２８は、検出された信号から復調用信号成分を補償す
るために、発生された出力に同じような復調信号１６゛
と乗算された入力としての基準信号２６とをもっている
。ＤＡＣｌ ２からの検出信号は差動型積分器３０でＤ
ＡＣ２８からの出力と結合される。ＤＡＣｌ ２からの
出力に残った復調信号の成分は、そのために効果的に補
償される。
本発明に従う新規な信号検出回路の理論的な方向は、第
２図のブロック図に詳述されている。すなわち、ＤＡＣ
ｌ２に対する両入力は、検出すべき信号Ｖｉｎと基準電
流１ｏｓ！含み、そしてこれを次式で、示すことができ
る。
２図のブロック図に詳述されている。すなわち、ＤＡＣ
ｌ２に対する両入力は、検出すべき信号Ｖｉｎと基準電
流１ｏｓ！含み、そしてこれを次式で、示すことができ
る。
Ｉｒｅｆ、＝ Ｉｏｓ＋ （Ｖｉｎ／Ｒｊｎ）同様にＤ
ＡＣ２８への入力は次式で示される。
ＡＣ２８への入力は次式で示される。
Ｉ ｒｅｆｔ ＝ Ｉ ａｓ
第２図のブロック図からも明らかなように、差動型積分
器３０からの検出された出力■。は次式で示される。
器３０からの検出された出力■。は次式で示される。
、 Ｖ、＝Ｉ、Ｒ−１．Ｒ
ここで次の関係式が成立すれば、
１ 、、＝ Ｉ ｒｅｆ、Ｄ＝ （Ｉｎｓ＋ （Ｖｊｎ
／Ｒ４ｎ） ） Ｄｌ 。、＝ Ｉ ｒｅｆ、Ｄ＝ Ｉ
ｏｓＤＩ ｆｓ、 ＝ （（Ｖ ｉｎ／ Ｒｉｎ）
＋ Ｉ ｎ５）（２５５／２５６）Ｉ ｆｓ 、 ＝
Ｉ ｏｓ （２５５／ ２５６）ここで、デジタル局部
発振器１６の出力りは次の通り。
／Ｒ４ｎ） ） Ｄｌ 。、＝ Ｉ ｒｅｆ、Ｄ＝ Ｉ
ｏｓＤＩ ｆｓ、 ＝ （（Ｖ ｉｎ／ Ｒｉｎ）
＋ Ｉ ｎ５）（２５５／２５６）Ｉ ｆｓ 、 ＝
Ｉ ｏｓ （２５５／ ２５６）ここで、デジタル局部
発振器１６の出力りは次の通り。
Ｄ＝ （１２７，５／２５６）（１＋ｆ （Ｌ））次に
、検出された出力Ｖ、は ■。＝ （２５５／２５６） （Ｒ／ Ｒｉｎ） Ｖ
１ｎｆ（Ｌ）更には、入力信号Ｖ ｉｎ −Ａ ｓｉ
Ｔｌ（（１） ｔ ＋ ｔｂ ）復調信号ｆ （Ｌ）
＝ｓｉｎ ａｒｔ増幅器の利１１ Ｇ ＝ （Ｒ／ Ｒ
１ｎＸ２５５ ／２５６）従って、上記検出された出力
−Ｖ、は次式で示される。
、検出された出力Ｖ、は ■。＝ （２５５／２５６） （Ｒ／ Ｒｉｎ） Ｖ
１ｎｆ（Ｌ）更には、入力信号Ｖ ｉｎ −Ａ ｓｉ
Ｔｌ（（１） ｔ ＋ ｔｂ ）復調信号ｆ （Ｌ）
＝ｓｉｎ ａｒｔ増幅器の利１１ Ｇ ＝ （Ｒ／ Ｒ
１ｎＸ２５５ ／２５６）従って、上記検出された出力
−Ｖ、は次式で示される。
■。＝（１／２） ＧＡ（ｃｏｓｄ＋ −ｃｏｓ（２ω
ｔ ＋ ｄ＋））高調波成分をろ波した後、２ωｔの期
間で検出された信号は、 ■。−（１／２） ＧＡｃｏｓ小 かくして、検出された出力信号を示す式は、増幅器３０
を経て乗算型デジタル−アナログ変換器１２かもの出力
３５を示し、それは入力信号の検出または復調されたも
のである。
ｔ ＋ ｄ＋））高調波成分をろ波した後、２ωｔの期
間で検出された信号は、 ■。−（１／２） ＧＡｃｏｓ小 かくして、検出された出力信号を示す式は、増幅器３０
を経て乗算型デジタル−アナログ変換器１２かもの出力
３５を示し、それは入力信号の検出または復調されたも
のである。
第１図は本発明の一実施例による検出回路のブロック図
、第２図は別の実施例によるブロック図である。 １２．２８：乗算型デジタル−アナログ変換器、１８：
ＲＯＭ、２０：ラッチ回路、２２：カウンタ、３０：差
動型積分器、３３：低域通過ろ波器。
、第２図は別の実施例によるブロック図である。 １２．２８：乗算型デジタル−アナログ変換器、１８：
ＲＯＭ、２０：ラッチ回路、２２：カウンタ、３０：差
動型積分器、３３：低域通過ろ波器。
Claims (1)
- 第１人力信号として周期信号源に結合された第１乗算型
デジタル−アナログ変換器と、第２人力信号として前記
第１￥！算型デジタル−アナログ変換器に接続された検
出信号を発生するための局部発振器とを具え、そして前
記第１乗算型デジタル−アナログ変換器はその第１およ
び第２人力信号に応答して検出信号を送りだすようにし
たことを特徴とする周期信号の検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56969984A | 1984-01-09 | 1984-01-09 | |
| US569699 | 1984-01-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60157306A true JPS60157306A (ja) | 1985-08-17 |
| JPH0750846B2 JPH0750846B2 (ja) | 1995-05-31 |
Family
ID=24276505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60001216A Expired - Lifetime JPH0750846B2 (ja) | 1984-01-09 | 1985-01-08 | 信号検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750846B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326131A (ja) * | 1986-06-30 | 1988-02-03 | アールシーエー トムソン ライセンシング コーポレイシヨン | 乗算装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5477560A (en) * | 1977-10-19 | 1979-06-21 | North Atlantic Industries | Synchronous rectification demodulator having harmonic wave compensating function |
| JPS56121343U (ja) * | 1980-02-18 | 1981-09-16 |
-
1985
- 1985-01-08 JP JP60001216A patent/JPH0750846B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5477560A (en) * | 1977-10-19 | 1979-06-21 | North Atlantic Industries | Synchronous rectification demodulator having harmonic wave compensating function |
| JPS56121343U (ja) * | 1980-02-18 | 1981-09-16 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326131A (ja) * | 1986-06-30 | 1988-02-03 | アールシーエー トムソン ライセンシング コーポレイシヨン | 乗算装置 |
| JPH0750845B2 (ja) * | 1986-06-30 | 1995-05-31 | アールシーエー トムソン ライセンシング コーポレイシヨン | 乗算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750846B2 (ja) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE58266T1 (de) | Phasenregelschleife fuer filteranordnung mit nicht-rationellem verhaeltnis zwischen ein- und ausgangsabtastfrequenz. | |
| JP2918578B2 (ja) | デジタル復調器 | |
| JPS60157306A (ja) | 信号検波回路 | |
| JPH0436519B2 (ja) | ||
| US4611177A (en) | Signal demodulator using a multiplying digital-to-analog converter | |
| JPS60246122A (ja) | 微分利得測定回路 | |
| US3781870A (en) | Voltage to pulse width converter | |
| JPH0323708Y2 (ja) | ||
| JPS6484903A (en) | Low distortion oscillator | |
| SU1054867A1 (ru) | Умножитель частоты | |
| SU1356184A1 (ru) | Балансный модул тор | |
| RU2001517C1 (ru) | Дробно-пропорциональный преобразователь частоты | |
| JPS63289462A (ja) | 掛算器 | |
| JPS60194809A (ja) | Ｆｍ復調回路 | |
| SU571872A1 (ru) | Фазочувствительное устройство | |
| SU1385243A1 (ru) | Энергетический амплитудный детектор | |
| JPH0718175Y2 (ja) | 全波整流回路 | |
| RU2001408C1 (ru) | Преобразователь пр моугольных импульсов типа меандр двух разных частот | |
| JPS6029685Y2 (ja) | 積算器 | |
| JPS61247108A (ja) | 振幅変調復調器 | |
| JPS60116220A (ja) | デジタル信号用周波数逓倍装置 | |
| JPS63119306A (ja) | 同期検波回路 | |
| JPH0240993B2 (ja) | Koryuchokuryubunrikenshutsusochi | |
| JPH0786882A (ja) | 逓倍回路 | |
| JPS61176863A (ja) | 交流信号の振幅．位相測定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |