JPH0436519B2 - - Google Patents
Info
- Publication number
- JPH0436519B2 JPH0436519B2 JP59118512A JP11851284A JPH0436519B2 JP H0436519 B2 JPH0436519 B2 JP H0436519B2 JP 59118512 A JP59118512 A JP 59118512A JP 11851284 A JP11851284 A JP 11851284A JP H0436519 B2 JPH0436519 B2 JP H0436519B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- current
- clock
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオテープレコーダ等に用いられ、
入力搬送色信号のバースト信号に同期した信号を
得る、オートフエーズコントロール回路（以下、
APC回路と呼ぶ）のごとき色信号処理装置に関
するものである。
入力搬送色信号のバースト信号に同期した信号を
得る、オートフエーズコントロール回路（以下、
APC回路と呼ぶ）のごとき色信号処理装置に関
するものである。
従来例の構成とその問題点
最近、ビデオテープレコーダ等で用いられる搬
送色信号を含む映像信号の処理を、デジタル信号
で行う要求が高まつている。その場合、バースト
信号に同期したクロツクを得るためにAPC回路
が用いられている。
送色信号を含む映像信号の処理を、デジタル信号
で行う要求が高まつている。その場合、バースト
信号に同期したクロツクを得るためにAPC回路
が用いられている。
以下、図面を参照しながら従来のAPC回路に
ついて説明する。第１図は、色信号をデジタル信
号処理する場合に用いられる従来のAPC回路の
構成を示したブロツク図である。同図において、
入力端子１から入力された搬送色信号を含む映像
信号はＡ／Ｄ（アナログ／デジタル）変換器２で
デジタル信号に変換され、出力端子３へ出力され
るとともに位相比較器４に入力され、VCO（電圧
制御発振器）８の出力と位相比較される。
ついて説明する。第１図は、色信号をデジタル信
号処理する場合に用いられる従来のAPC回路の
構成を示したブロツク図である。同図において、
入力端子１から入力された搬送色信号を含む映像
信号はＡ／Ｄ（アナログ／デジタル）変換器２で
デジタル信号に変換され、出力端子３へ出力され
るとともに位相比較器４に入力され、VCO（電圧
制御発振器）８の出力と位相比較される。
この従来例における位相比較器４は、Ａ／Ｄ変
換器２でＡ／Ｄ変換された搬送色信号を含む映像
信号のデイジタルデータとVCO８から出力され
るクロツクのデイジタルデータとの位相差をデイ
ジタル的に検出するデイジタル検出部と、得られ
た位相差をアナログ値に変換するＤ／Ａ変換部か
ら構成される。サンプリングされた正弦波とサン
プリングクロツクとの位相差を比較する手段は例
えば次の様にして実現できる。
換器２でＡ／Ｄ変換された搬送色信号を含む映像
信号のデイジタルデータとVCO８から出力され
るクロツクのデイジタルデータとの位相差をデイ
ジタル的に検出するデイジタル検出部と、得られ
た位相差をアナログ値に変換するＤ／Ａ変換部か
ら構成される。サンプリングされた正弦波とサン
プリングクロツクとの位相差を比較する手段は例
えば次の様にして実現できる。
サンプリングクロツクが入力正弦波の４倍であ
るとすると、サンプリングされたデータは４クロ
ツク毎に同じ値を持つ。このとき連続する４つの
サンプリング値はそれぞれP1＝Asinθ，P2＝
Acosθ，P2＝−Asinθ，P4＝−Acosθとなる。た
だしＡは正弦波の振幅、θはクロツクと正弦波の
位相差である。従つてこれらのうちのどれか１つ
を用いれば、例えばAsinθを用いればθに応じた
出力、すなわち位相誤差情報を得ることができ
る。またこれら４つのデータ全てを用いて（P1
−P3）−（P2−P4）を演算して位相誤差とするこ
ともできる。
るとすると、サンプリングされたデータは４クロ
ツク毎に同じ値を持つ。このとき連続する４つの
サンプリング値はそれぞれP1＝Asinθ，P2＝
Acosθ，P2＝−Asinθ，P4＝−Acosθとなる。た
だしＡは正弦波の振幅、θはクロツクと正弦波の
位相差である。従つてこれらのうちのどれか１つ
を用いれば、例えばAsinθを用いればθに応じた
出力、すなわち位相誤差情報を得ることができ
る。またこれら４つのデータ全てを用いて（P1
−P3）−（P2−P4）を演算して位相誤差とするこ
ともできる。
さらに同じ位相のデータ、すなわち４サンプル
毎のデータを加算器を用いてそれぞれ加算して上
記のP1〜P4の替りに用いることにより、さらに
正確さを増すことができる（例えば米国特許第
42911332号明細書）。
毎のデータを加算器を用いてそれぞれ加算して上
記のP1〜P4の替りに用いることにより、さらに
正確さを増すことができる（例えば米国特許第
42911332号明細書）。
次に位相比較器４から出力されるアナログ信号
はバースト期間だけ閉じるスイツチ回路５を通
り、抵抗R1，抵抗R2，コンデンサＣと演算増幅
器７で構成されるローパスフイルタ９で波され
てVCO８を制御する。VCO８の出力はＡ／Ｄ変
換器２へクロツクとして送られ、その結果、入力
端子１からの入力信号はバースト信号と同期した
クロツクでＡ／Ｄ変換される。
はバースト期間だけ閉じるスイツチ回路５を通
り、抵抗R1，抵抗R2，コンデンサＣと演算増幅
器７で構成されるローパスフイルタ９で波され
てVCO８を制御する。VCO８の出力はＡ／Ｄ変
換器２へクロツクとして送られ、その結果、入力
端子１からの入力信号はバースト信号と同期した
クロツクでＡ／Ｄ変換される。
しかしながら上記のような構成に於いては、
VCO８の出力とバースト信号の位相差が、演算
増幅器７の正転入力端子に接続された電圧源６の
電圧によつて決定される為、電圧源６の電圧変動
が生じると前記の位相差も変動する欠点があつ
た。これはローパスフイルタ９が電圧源６の電圧
と、スイツチ回路５を通つた位相比較器４の出力
との差を波する為、位相比較器４が位相差零の
時に出力する電圧と、電圧源６の電圧が等しくな
ければ、位相比較器４で比較される２つの信号、
即ちバースト信号とVCO８の出力の位相差が零
になるように帰還がかからないからである。
VCO８の出力とバースト信号の位相差が、演算
増幅器７の正転入力端子に接続された電圧源６の
電圧によつて決定される為、電圧源６の電圧変動
が生じると前記の位相差も変動する欠点があつ
た。これはローパスフイルタ９が電圧源６の電圧
と、スイツチ回路５を通つた位相比較器４の出力
との差を波する為、位相比較器４が位相差零の
時に出力する電圧と、電圧源６の電圧が等しくな
ければ、位相比較器４で比較される２つの信号、
即ちバースト信号とVCO８の出力の位相差が零
になるように帰還がかからないからである。
第３図は位相比較器４の入力の位相差に対する
出力電圧の関係を示している。この例では入力の
位相差が０のとき出力電圧がＥとなる。この場
合、第１図のローパスフイルタ９に接続されてい
る電圧源６の電圧をＥとすれば、位相比較器４の
入力の位相差が０のときはローパスフイルタ９の
コンデンサＣには電流が流れず、出力電圧は変化
しないのでVCO８の位相は変化しない。しかし、
電圧源６の電圧がアナログ回路の温度特性等によ
り例えばE′に変換すれば位相差が零にもかかわら
ずコンデンサＣには電流（E′−Ｅ／R1）が流れ、ロ ーパスフイルタ９の出力電圧が変化するため
VCOの位相が変化し、フイードバツクがかかつ
て最終的には位相比較器４の出力がE′となる位相
でつり合う。そのとき位相差は第３図に示すよう
にθとなり、零とはならない。
出力電圧の関係を示している。この例では入力の
位相差が０のとき出力電圧がＥとなる。この場
合、第１図のローパスフイルタ９に接続されてい
る電圧源６の電圧をＥとすれば、位相比較器４の
入力の位相差が０のときはローパスフイルタ９の
コンデンサＣには電流が流れず、出力電圧は変化
しないのでVCO８の位相は変化しない。しかし、
電圧源６の電圧がアナログ回路の温度特性等によ
り例えばE′に変換すれば位相差が零にもかかわら
ずコンデンサＣには電流（E′−Ｅ／R1）が流れ、ロ ーパスフイルタ９の出力電圧が変化するため
VCOの位相が変化し、フイードバツクがかかつ
て最終的には位相比較器４の出力がE′となる位相
でつり合う。そのとき位相差は第３図に示すよう
にθとなり、零とはならない。
従つて、この構成ではアナログ回路の特性変化
の影響が直接定常位相誤差とる欠点がある。
の影響が直接定常位相誤差とる欠点がある。
発明の目的
本発明の目的は、搬送色信号を含む映像信号を
バースト信号に同期してＡ／Ｄ変換する時に必要
なクロツクと、バースト信号の位相差が、アナロ
グ回路の定数変動によらず常に零に保たれるよう
なAPC回路である色信号処理装置を提供するこ
とにある。
バースト信号に同期してＡ／Ｄ変換する時に必要
なクロツクと、バースト信号の位相差が、アナロ
グ回路の定数変動によらず常に零に保たれるよう
なAPC回路である色信号処理装置を提供するこ
とにある。
発明の構成
本発明の色信号処理装置は、搬送色信号を含む
映像信号をＡ／Ｄ変換するＡ／Ｄ変換器と、その
Ａ／Ｄ変換器に与えるクロツクを発生する周波数
制御可能な可変周波数発振器と、前記Ａ／Ｄ変換
器の出力と前記クロツクの位相を比較する位相比
較器と、その位相比較器の出力のうちバースト期
間の信号の絶痴値と符号を算出する演算回路と、
その演算回路の絶対値出力によつて電流値が制御
され、前記演算回路の符号出力によつてそれぞれ
オンオフされる電流流出型と電流流入型の２つの
電流源を具備し、前記電流流出型電流源と前記電
流流入型電流源の出力端子は結合され且つ、その
出力はローパスフイルタを通して前記可変周波数
発振器を制御するように構成することにより、バ
ースト信号とクロツクの位相差が常に零となる制
御を行うものである。
映像信号をＡ／Ｄ変換するＡ／Ｄ変換器と、その
Ａ／Ｄ変換器に与えるクロツクを発生する周波数
制御可能な可変周波数発振器と、前記Ａ／Ｄ変換
器の出力と前記クロツクの位相を比較する位相比
較器と、その位相比較器の出力のうちバースト期
間の信号の絶痴値と符号を算出する演算回路と、
その演算回路の絶対値出力によつて電流値が制御
され、前記演算回路の符号出力によつてそれぞれ
オンオフされる電流流出型と電流流入型の２つの
電流源を具備し、前記電流流出型電流源と前記電
流流入型電流源の出力端子は結合され且つ、その
出力はローパスフイルタを通して前記可変周波数
発振器を制御するように構成することにより、バ
ースト信号とクロツクの位相差が常に零となる制
御を行うものである。
実施例の説明
以下、本発明の実施例について図面を参照しな
がら説明する。第２図は本発明の実施例に係る
APC回路の構成を示すブロツク図である。同図
において、入力端子１０から入力された搬送色信
号を含む映像信号はＡ／Ｄ変換器１１でＡ／Ｄ変
換され、出力端子１２へ出力されるとともに位相
比較器１３へ送られる。
がら説明する。第２図は本発明の実施例に係る
APC回路の構成を示すブロツク図である。同図
において、入力端子１０から入力された搬送色信
号を含む映像信号はＡ／Ｄ変換器１１でＡ／Ｄ変
換され、出力端子１２へ出力されるとともに位相
比較器１３へ送られる。
位相比較器１３は、Ａ／Ｄ変換器１１から出力
されるデイジタルデータとVCO２４から出力さ
れるクロツクのデイジタルデータとの位相差をデ
イジタル的に検出し、この値をデイジタルデータ
として演算回路１４へ出力する。Ａ／Ｄ変換器１
１から出力されるサンプリングされたデータと
VCO２４から出力されるサンプリングクロツク
との位相差の検出方法は従来例で述べた検出方法
と同様である。演算回路１４は位相比較器１３の
出力のバースト期間の値を取り出し、その値の符
号と絶対値を算出して、符号は２値の信号として
端子１５へ、絶対値はデジタルのデータとして端
子１６へ出力する。端子１６へ出力された絶対値
は電流値が制御可能な電流源１８と１９へ送ら
れ、それらの電流値を制御する。電流源１８と１
９は、それぞれ電流流出型電流源と電流流入型電
流源であり、デジタルのデータによつてその電流
値が決まるものである。このような電流源は、た
とえば異なつた電流値の複数個の電流源を内部に
持ち、デジタルのデータによつてそれらを選択す
るように構成すれば実現出来る。
されるデイジタルデータとVCO２４から出力さ
れるクロツクのデイジタルデータとの位相差をデ
イジタル的に検出し、この値をデイジタルデータ
として演算回路１４へ出力する。Ａ／Ｄ変換器１
１から出力されるサンプリングされたデータと
VCO２４から出力されるサンプリングクロツク
との位相差の検出方法は従来例で述べた検出方法
と同様である。演算回路１４は位相比較器１３の
出力のバースト期間の値を取り出し、その値の符
号と絶対値を算出して、符号は２値の信号として
端子１５へ、絶対値はデジタルのデータとして端
子１６へ出力する。端子１６へ出力された絶対値
は電流値が制御可能な電流源１８と１９へ送ら
れ、それらの電流値を制御する。電流源１８と１
９は、それぞれ電流流出型電流源と電流流入型電
流源であり、デジタルのデータによつてその電流
値が決まるものである。このような電流源は、た
とえば異なつた電流値の複数個の電流源を内部に
持ち、デジタルのデータによつてそれらを選択す
るように構成すれば実現出来る。
一方、端子１５に得られた符号はスイツチ回路
１７を開閉し、また、インバータ２０を通してス
イツチ回路２１を開閉する。その結果、たとえ
ば、バースト信号の位相がVCO２４の出力の位
相よりも進んでいる時にはスイツチ１７が閉じ
て、その位相差に比例した電流が電流源１８によ
つて電源から抵抗２２を通じてコンデンサ２３に
流れ込み、コンデンサの電位が上昇する。逆にバ
ースト信号の位相がVCO２４の出力の位相より
も遅れている時にはスイツチ２１が閉じて、その
位相差に比例した電流が流源１９によつてコンデ
ンサ２３から抵抗２２を通してグランドに流れ出
し、コンデンサ２３の電位は降下する。このコン
デンサ２３の電位が抵抗２２を通じてVCO２４
を制御して負帰還ループを形成し、バースト信号
とVCO２４の出力信号の位相差は零となる。こ
こで、コンデンサ２３と抵抗２２は従来の実施例
に於けるローパスフイルタ９に相当するものであ
る。本実施例に於いてはアナログ的な回路定数の
変動があつた場合、たとえば電流源１８と１９の
あるデジタルのデータに対する電流値に変化が生
じたとしてもコンデンサ２３には、バースト信号
の位相がVCO２４の位相よりも進んでいる時は
電流が流れ込み、逆の場合は流れ出すという動作
は確実に行われるので、単一電源で回路を動作さ
せてもバースト信号とVCO２４の出力信号の位
相差、すなわち位相比較器１３の出力は零に保た
れる。
１７を開閉し、また、インバータ２０を通してス
イツチ回路２１を開閉する。その結果、たとえ
ば、バースト信号の位相がVCO２４の出力の位
相よりも進んでいる時にはスイツチ１７が閉じ
て、その位相差に比例した電流が電流源１８によ
つて電源から抵抗２２を通じてコンデンサ２３に
流れ込み、コンデンサの電位が上昇する。逆にバ
ースト信号の位相がVCO２４の出力の位相より
も遅れている時にはスイツチ２１が閉じて、その
位相差に比例した電流が流源１９によつてコンデ
ンサ２３から抵抗２２を通してグランドに流れ出
し、コンデンサ２３の電位は降下する。このコン
デンサ２３の電位が抵抗２２を通じてVCO２４
を制御して負帰還ループを形成し、バースト信号
とVCO２４の出力信号の位相差は零となる。こ
こで、コンデンサ２３と抵抗２２は従来の実施例
に於けるローパスフイルタ９に相当するものであ
る。本実施例に於いてはアナログ的な回路定数の
変動があつた場合、たとえば電流源１８と１９の
あるデジタルのデータに対する電流値に変化が生
じたとしてもコンデンサ２３には、バースト信号
の位相がVCO２４の位相よりも進んでいる時は
電流が流れ込み、逆の場合は流れ出すという動作
は確実に行われるので、単一電源で回路を動作さ
せてもバースト信号とVCO２４の出力信号の位
相差、すなわち位相比較器１３の出力は零に保た
れる。
発明の効果
以上の説明から明らかなように、本発明ではバ
ースト信号とVCOの出力の位相差をデジタル信
号のままで絶対値と符号に変換し、符号によつて
VCOの制御電圧を上げるか下げるかをコントロ
ールしているので、Ｄ／Ａ変換とローパスフイル
タを単一電流で動作させたときにアナログ信号的
な回路定数変動が生じても、バースト信号とクロ
ツクとして用いるVCOの出力の位相差が常に零
に保たれるという優れた効果が有る。
ースト信号とVCOの出力の位相差をデジタル信
号のままで絶対値と符号に変換し、符号によつて
VCOの制御電圧を上げるか下げるかをコントロ
ールしているので、Ｄ／Ａ変換とローパスフイル
タを単一電流で動作させたときにアナログ信号的
な回路定数変動が生じても、バースト信号とクロ
ツクとして用いるVCOの出力の位相差が常に零
に保たれるという優れた効果が有る。
第１図は従来のAPC回路の構成を示したブロ
ツク図、第２図は本発明の一実施例の構成を示し
たブロツク図、第３図は第１図に示す位相比較器
の入出力特性図である。 ２……Ａ／Ｄ変換器、９……ローパスフイル
タ、１４……演算回路、１８，１９……電流源。
ツク図、第２図は本発明の一実施例の構成を示し
たブロツク図、第３図は第１図に示す位相比較器
の入出力特性図である。 ２……Ａ／Ｄ変換器、９……ローパスフイル
タ、１４……演算回路、１８，１９……電流源。
Claims (1)
- １ 搬送色信号を含む映像信号をアナログ／デジ
タル変換するＡ／Ｄ変換器と、そのＡ／Ｄ変換器
に与えるクロツクを発生する周波数制御可能な可
変周波数発振器と、前記Ａ／Ｄ変換器の出力と前
記クロツクの位相を比較する位相比較器と、その
位相比較器の出力のうちバースト期間の信号の絶
対値と符号を算出する演算回路と、その演算回路
の絶対値出力によつて電流値が制御され、前記演
算回路の符号出力によつてそれぞれオン，オフさ
れる電流流出型と電流流入型の２つの電流源を具
備し、前記電流流出型電流源と前記電流流入型電
流源の出力端子は結合され、且つ、その出力はロ
ーパスフイルタを通して前記可変周波数発振器を
制御するように構成したことを特徴とする色信号
処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118512A JPS60261281A (ja) | 1984-06-08 | 1984-06-08 | 色信号処理装置 |
| US06/741,234 US4670776A (en) | 1984-06-08 | 1985-06-04 | Chrominance signal processing system |
| DE8585303977T DE3579381D1 (de) | 1984-06-08 | 1985-06-05 | Chrominanzsignalverarbeitungssystem. |
| EP85303977A EP0168157B1 (en) | 1984-06-08 | 1985-06-05 | Chrominance signal processing system |
| KR1019850003978A KR890004226B1 (ko) | 1984-06-08 | 1985-06-07 | 색신호 처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118512A JPS60261281A (ja) | 1984-06-08 | 1984-06-08 | 色信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60261281A JPS60261281A (ja) | 1985-12-24 |
| JPH0436519B2 true JPH0436519B2 (ja) | 1992-06-16 |
Family
ID=14738466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59118512A Granted JPS60261281A (ja) | 1984-06-08 | 1984-06-08 | 色信号処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4670776A (ja) |
| EP (1) | EP0168157B1 (ja) |
| JP (1) | JPS60261281A (ja) |
| KR (1) | KR890004226B1 (ja) |
| DE (1) | DE3579381D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150020601A (ko) * | 2012-06-27 | 2015-02-26 | 요코하마 고무 가부시키가이샤 | 타이어 트레드용 고무 조성물 및 공기입 타이어 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4955074A (en) * | 1988-05-30 | 1990-09-04 | Matsushita Electric Industrial Co., Ltd. | AFC apparatus with selection between average value mode and keyed mode |
| EP0575419A1 (de) * | 1990-05-01 | 1993-12-29 | Deutsche Thomson-Brandt Gmbh | Schaltung zum erzeugen eines farbträgers aus dem farbsynchronsignal |
| US5442492A (en) * | 1993-06-29 | 1995-08-15 | International Business Machines Corporation | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection |
| DE69621313T2 (de) * | 1995-11-30 | 2003-01-09 | Sanyo Electric Co | Fernsehsignalverarbeitungsvorrichtung mit A/D-Wandler |
| EP3182584B1 (en) | 2015-12-18 | 2019-06-05 | Stichting IMEC Nederland | Phase tracking receiver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457829A (en) * | 1977-10-17 | 1979-05-10 | Sony Corp | Processing circuit for color video signal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3740456A (en) * | 1972-04-10 | 1973-06-19 | Rca Corp | Electronic signal processing circuit |
| CA1141022A (en) * | 1974-04-25 | 1983-02-08 | Maurice G. Lemoine | Time base compensator |
| JPS5665530A (en) * | 1979-10-31 | 1981-06-03 | Sony Corp | Pll circuit |
| US4291332A (en) * | 1980-04-10 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase-locked circuit |
| DE3026473A1 (de) * | 1980-07-12 | 1982-02-04 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum ausgleich von zeitfehlern |
| DE3123038A1 (de) * | 1981-06-10 | 1982-12-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur regelung des digitalen chrominanzssignales eines farbfernsehempfaengers |
| DE3136522A1 (de) * | 1981-09-15 | 1983-03-24 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur digitalen regelung der phase des systemtaktes eines digitalen signalverarbeitungssystems |
| US4458356A (en) * | 1982-07-02 | 1984-07-03 | Bell Telephone Laboratories, Incorporated | Carrier recovery circuit |
| CA1184979A (en) * | 1982-08-18 | 1985-04-02 | John G. Hogeboom | Phase comparator |
-
1984
- 1984-06-08 JP JP59118512A patent/JPS60261281A/ja active Granted
-
1985
- 1985-06-04 US US06/741,234 patent/US4670776A/en not_active Expired - Lifetime
- 1985-06-05 EP EP85303977A patent/EP0168157B1/en not_active Expired - Lifetime
- 1985-06-05 DE DE8585303977T patent/DE3579381D1/de not_active Expired - Lifetime
- 1985-06-07 KR KR1019850003978A patent/KR890004226B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457829A (en) * | 1977-10-17 | 1979-05-10 | Sony Corp | Processing circuit for color video signal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150020601A (ko) * | 2012-06-27 | 2015-02-26 | 요코하마 고무 가부시키가이샤 | 타이어 트레드용 고무 조성물 및 공기입 타이어 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0168157A2 (en) | 1986-01-15 |
| EP0168157B1 (en) | 1990-08-29 |
| JPS60261281A (ja) | 1985-12-24 |
| EP0168157A3 (en) | 1987-01-28 |
| DE3579381D1 (de) | 1990-10-04 |
| KR860000779A (ko) | 1986-01-30 |
| KR890004226B1 (ko) | 1989-10-27 |
| US4670776A (en) | 1987-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495512A (en) | Hybrid phase locked loop | |
| KR880002321A (ko) | 필터회로의 시정수 자동조정회로 | |
| KR20010077689A (ko) | 광대역 채널 클럭 복원 시 안정된 클럭 재생을 위한 위상동기 루프 및 그의 동작 방법 | |
| JP2918578B2 (ja) | デジタル復調器 | |
| JPH0436519B2 (ja) | ||
| US4318055A (en) | Digitally controlled phase lock distillator system | |
| US4982191A (en) | Clamping apparatus and gain control apparatus | |
| EP0358518B1 (en) | Precision 50 percent duty cycle controller | |
| US4119925A (en) | Frequency synthesizer with frequency modulated output | |
| US3596064A (en) | Electronic line skew corrector | |
| EP0377978B1 (en) | A PLL control apparatus | |
| US5272658A (en) | Long-term integrator | |
| US3358280A (en) | Synchro data conversion method and apparatus | |
| JPH033420A (ja) | Ｐｌｌ回路 | |
| JPH0328606Y2 (ja) | ||
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JPS57158567A (en) | Frequency and voltage converting circuit | |
| KR100195280B1 (ko) | 소자의 변화에 무관한 위상 변환 장치 | |
| SU739418A1 (ru) | Способ уравновешивани в след щих пол рнокоординатных автокомпенсаторах переменного тока | |
| SU1478286A1 (ru) | Синхронный демодул тор | |
| JPS6224438A (ja) | 光検出回路 | |
| SU1149396A1 (ru) | Устройство дл адаптивной дельта-модул ции | |
| SU789818A1 (ru) | Преобразователь посто нного напр жени в переменное | |
| JP2529238B2 (ja) | クロツク信号再生装置 |