SU1478286A1 - Синхронный демодул тор - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано в системах автоматического регулировани  дл  фазочувствительного выпр млени  переменных напр жений. Цель изобретени  - повышение точности детектировани  в области малых входных сигналов. Дл  достижени  цели в демодул тор введены выпр митель 11, фильтр 12 нижних частот, перемножитель 13, два блока 14,16 преобразовани  напр жени , два интегратора 15,17 и алгебраический сумматор 18. В демодул торе обеспечиваетс  подавление квадратурного сигнала и повышение точности за счет уменьшени  остаточного напр жени  на выходе демодул тора при сохранении его частотных свойств и компенсации квадратурной составл ющей ошибки. 1 з.п.ф-лы, 2 ил.

Description

1

Изобретение относитс  к измерительной технике и может быть использовано в системах автоматического регулировани  дл  фазочувствительного выпр млени  переменных напр жений.

Цель изобретени  - повышение точности детектировани  в области малых входных сигналов.

На фиг.1 представлена функциональна  электрическа  схема предлагаемого синхронного демодул тора; на фиг.2 - принципиальна  электрическа  схема блока преобразовани  напр жени , вход щего в состав синхронного демодул тора .

Синхронный демодул тор содержит первый алгебраический сумматор 1, первый интегратор 2, второй интегратор 3, второй алгебраический сумматор 4, инвертор 5, коммутатор 6, третий интегратор 7, первый пер емножитель 8, компаратор 9 напр жени , первый

СО

фильтр 10 нижних частот, выпр митель 11, второй фильтр 12 нижних частот, второй перемножитель 13, первый блок 14 преобразовани  напр жени , четвертый интегратор 15, второй . блок 16 преобразовани  напр жени , п тый интегратор 17 и третий алгебраический сумматор 18. Каждый блок преобразовани  напр жени  содержит операционный усилитель 19, первый резистор 20, первый диод 21, второй резистор 22, второй диод 23, третий 24, четвертый 25 и п тый 26 резисторы .

Демодул тор работает следующим образом.

На опорный и сигнальный входы синхронного демодул тора поступают синусоидальные напр жени  одной частоты . На выходе первого алгебраического сумматора 1 формируетс  синусоидальное напр жение, совпадающее по фазе

Јь J

00

к

00 О)

с напр жением на опорном демодул тора . На выходе первого интегратора 2 формируетс  синусоидальное напр жение, сдвинутое по фазе на четверть периода относительно напр жени  на выходе первого алгебраического сумматора 1. Цепь местной отрицательной обратной св зи, состо ща  из второго интегратора 3 и сумматора 1, стабилизирует минимальное значение напр жени  смещени  на выходах сумматора 1 и интегратора 2. На .выходе компаратора 9 напр жени  формируетс  пр моугольное напр жение со -/ скважностью, близкой к двум, в моменты перехода синусоидального напр жени  с выхода первого интегратора 2 через нуль - напр жение, управл ющее работой коммутатора 6, Лнформацион- ный сигнал поступает на первый вход алгебраического сумматора 4 и на вход выпр мител  11. Па выходе выпр мител  11 формируютс  положительные полуволны напр жени , амплитуда ко- торых зависит от величины напр жени  па сигнальном входе демодул тора. Второй фильтр 12 нижних частот выдел ет огибающую напр жени  на сигнальном входе демодул тора, управ л ющую работой второго перемножител  13. Алгебраический сумматор 4, инвертор 5, коммутатор 6, интегратор 7 и первый перемножитеЛь 8 предназначены

дл  компенсации квадратурной состав

л гощей напр жени  на сигнальном входе демодул тора. При отсутствии квадратурной составл ющей напр жени  на сигнальном входе демодул тора на выходе второго алгебраического сумма- тора 4 формируетс  напр жение, равное входному напр жению. При этом на выходе коммутатора 6 формируетс  напр жение, в котором отсутствует посто нна  составл юща . На выходах третьего интегратора 7 и перемножител  8 напр жение при этом равно нулю. При подаче на сигнальный вход демодул тора квадратурной составл ющей

входного сигнала на выходе коммутатора 6 по вл етс  посто нна  составл юща  напр жени , котора , поступа  на вход третьего интегратора 7, приводит к увеличению или уменьшению (в зависимости от знака посто нной составл ющей) напр жени  на его выхо де до значени , пока синусоидальное- напр жение на выходе первого перемножител  8 не скомпенсирует по знаку

г JQ J5 20 25 30

35

Q .

50

55

и значению входное квадратурное напр жение .

Таким образом, при подаче на сиг- нальный вход демодул тора квадратурной составл ющей входного сигнала в установившемс  режиме на выходах алгебраического сумматора 4 и инвертора 5 устанавливаетс  напр жени , близкие к нулю.При подаче на сигнальный вход демодул тора напр жени , синфазного или противофазного напр жению на опорном входе демодул тора, на выходах алгебраического сумматора 4 и инвертора 5 устанавливаютс  напр жени , равные по значению напр жению на сигнальном входе демодул тора синфазное с ним на выходе сумматора 4 и противофазное на выходе инвертора 5. При подаче на вход демодул тора напр жени , сдвинутого на произволь- ный угол относительно напр жени  на опорном входе демодул тора, на выходах сумматора 4 и инвертора 5 сформируетс  только составл юща  входного сигнального напр жени , совпадающа  по фазе (или противофазна ) с напр жением на опорном входе демодул тора .

На первом выходе блока 14 преобразовани  напр жени  формируетс  напр жение , пропорциональное сумме напр жений на выходах второго перемножител  13 и второго алгебраического сумматора 4. На первом выходе второго блока 1 б преобразовани  напр жени  формируетс  синусоидальное напр жение, пропорциональное сумме напр жений, поступающих с выходов второго перемножител  13 и инвертора 5. На втором и третьем выходах первого 14 и втдро- го 16 блоков преобразовани  напр жени  формируютс  соответственно отрицательные и положительные полуволны указанных напр жений.

После алгебраического суммировани  полуволн напр жений, поступающих на входы третьего алгебраического сумматора 18, на его выходе формируетс  двухполупериодное напр жение, значение которого зависит от значений напр жений, поступающих с выходов второго перемножител  13, второго алгебраического сумматора 4 и инвертора 5. Если напр жение, поступающее с выхода перемножител  13, больше по абсолютной величине значени  напр жени  на выходе алгебраического сумматора 4 (нормальный режим работы),

то значение напр жени  на выходе третьего алгебраического сумматора 1 определ етс  значением напр жений на выходах сумматора 4 и инвертора 5. В противном случае значение напр жени  на выходе третьего алгебраического сумматора 18 определ етс  значением напр жени  на выходе второго перемножител  13, Сумма синусоидального напр жени  и остаточного напр жени  с каждого первого выхода блоков 14 и 16 поступает на вход соответственно четвертого 15 и п того 17 интеграторов . С выходов этих интеграторов напр жени  рассогласовани  поступают на третьи входы блоков 14 и 16 преобразовани  напр жени . При этом посто нна  составл юща  напр жени  на первых выходах блоков 14 и 16 равна напр жению смещени  интеграторов 15 и 17 соответственно. При малых значени х сигналов на выходе перемножител  13, сумматора 4 и инвертора 5 наличие интеграторов 15 и 17 позвол ет симметрировать цепи смещени  диодов 21 и 22 каждого блока преобразовани  напр жени , что повышает точность и уменьшает нелинейность характеристики демодул тора. Первый фильт 10 нижних частот выдел ет огибающую напр жени , снимаемого с выхода третьего алгебраического сумматора 18. При малых, близких к нулю, значени х напр жений на сигнальном входе демодул тора наличие напр жени  смещени  на выходах инвертора 5, третьего интегратора 7 и первого перемножител  8 приводит к тому, что напр жение на выходе второго алгебраического сумматора 4 и инвертора 5 будет превышать по своему значению напр жение на выходе второго перемножител  13. В этом случае на выходе демодул тора формируетс  напр жение, величина которого зависит только от уровн  напр жени  на сигнальном входе демодул тора .

В предлагаемом синхронном демодул торе обеспечиваютс  подавление квадратурного сигнала и повышение точности за счет уменьшени  остаточного напр жени  на выходе демодул тора при сохранении его частотных свойств и компенсации квадратурной составл ющей ошибки. При применении прецизионных операционных усилителей с малым напр жением смещени  (дес тки микровольт) можно обеспечить выходное

10

15

20

25

30

782866

напр жение демодул тора 50 - 200 мкВ, что более чем на три пор дка меньше,

чем в известном устройстве дл  данно . го режима работы. Указанный режим

Ь

Claims (2)

1. Синхронный демодул тор, содержащий последовательно соединенные первый алгебраический сумматор, первый интегратор и второй интегратор, выход которого соединен с вторым входом первого алгебраического сумматора , последовательно соединенные второй алгебраический сумматор, инвертор , коммутатор, третий интегратор и первый перемножитель, выход которого соединен с вторым выходом второго алгебраического сумматора, компаратор напр жени , вход которого соединен с выходом первого интегратора и с вторым входом первого перемножител , а выход - с управл ющим входом коммутатора, и первый фильтр нижних частот, выход которого  вл етс  выходом синхронного демодул то- ipa, при этом второй вход коммутатора соединен с выходом второго алгебраического сумматора, а первые входы первого и второго алгебраических сумматоров  вл ютс  соответственно опорным и сигнальным входами синхронного демодул тора, отличающийс  тем, что, с целью повышени  точности детектировани  в области малых входных сигналов, введены последовательно соединенные выпр митель , второй фильтр нижних частот, второй перемножитель, первый блок преобразовани  напр жени  и четвертый интегратор, выход которого соединен с третьим входом первого блока преобразовани  напр жени , последовательно соединенные второй блок преобразовани  напр жени  и п тый интегратор , выход которого соединен с третьим входом второго блока преобразовани  напр жени , и третий алгебра- ический сумматор, выход которого со- единен с входом первого фильтра нижних частот, при этом вход выпр мител 

35

40

45

50

55

I

соединен с первым входом второго алгебраического сумматора, второй вход второго перемножител  соединен с выходом первого алгебраического сумматора, первый вход второго блока преобразовани  напр жени  соединен с выходом второго перемножител , вто1 рые входы первого и второго блоков преобразовани .напр жений соединены соответственно с входом и выходом инвертора, второй и .третий выходы первого блока преобразовани  напр жени  соединены соответственно с пер1 выми инвертирующим и неинвертирующим входами третьего алгебраического сумматора, второй и третий выходы второго блока преобразовани  напр жени  соединены соответственно с вторыми неинвертирующим и инвертирую щим входами третьего алгебраического сумматора.

2. Демодул тор но п.1, о т ли - чающийс  тем, что первый и

782368

второй блок преобразовани  напр жени  содержит операционный усилитель, между инвертирующим входом и выходом ,. которого включены последовательно соединенные первые резистор и диод и последовательно соединенные вторые резистор и диод, первые выводы третьего и четвертого резисторов подсоединены к инвертирующему входу операционного усилител , а вторые выводы  вл ютс  соответственно первым и вторым входами блока преобразовани  напр жени  , первый вывод п того резистора соединен с неинвертирующим вхо10

15

0

дом операционного усилител , а второй вывод  вл етс  третьим входом блока преобразовани  напр жени , выход операционного усилител   вл етс  первым выходом блока преобразовани  напр жени , а анод первого и катод второго диодов  вл ютс  соответственно вторым и третьим выходами блока преобразовани  напр жени .

выход

фиг.1

toodi г

вход г к

i

вход  

Фиг.г

Редактор А.Мотыль

Составитель В.Цветков Техред Л.Сердюкова

Заказ 2370/52

Тираж 885

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101

20

&шод2

Корректор х.Малец

Подписное