JPS61247108A - 振幅変調復調器 - Google Patents
振幅変調復調器Info
- Publication number
- JPS61247108A JPS61247108A JP8984085A JP8984085A JPS61247108A JP S61247108 A JPS61247108 A JP S61247108A JP 8984085 A JP8984085 A JP 8984085A JP 8984085 A JP8984085 A JP 8984085A JP S61247108 A JPS61247108 A JP S61247108A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- outputs
- carrier
- signals
- amplitude modulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は振幅変調（以下ＡＭという）信号を復調するＡ
ＭＩ［ｌｌ！ｌの特性改善に関する。
ＭＩ［ｌｌ！ｌの特性改善に関する。
（従来の技術）
従来より、ＡＭ復調器は各種の方式のものがある。例え
ば、第３図に示すように増幅器を使用したダイオード方
式、第４図のように受動素子のみで構成したダイオード
方式、第５図のような位相検波方式のものがある。
ば、第３図に示すように増幅器を使用したダイオード方
式、第４図のように受動素子のみで構成したダイオード
方式、第５図のような位相検波方式のものがある。
（発明が解決しようとする問題点）
しかしなが・ら、これらの方式には次のような問題があ
る。
る。
■第３図に示すＡＭＩＩＩ器では、増幅器のフィードバ
ックゲインを利用してダイオード０１．Ｄ２の非直線性
を補償しているため、ゲインの低下するＲＦ帯では使用
できない。
ックゲインを利用してダイオード０１．Ｄ２の非直線性
を補償しているため、ゲインの低下するＲＦ帯では使用
できない。
■第４図のＡＭＩＩ調器では、周波数特性は良いが、ダ
イオードの非直線性の影響でリニアリティ（入力振幅対
出力電圧の特性にお番プる直線性）が悪い。
イオードの非直線性の影響でリニアリティ（入力振幅対
出力電圧の特性にお番プる直線性）が悪い。
■第５図のものは、入力波よりキャリアを抽出し、それ
によって位相検波する方式であり、アナログ信号の遅れ
て１とキャリア抽出系（ゼロクロスコンパレータ）の遅
れτ２を等しくして、掛算する（スイッチングする）位
相を正確にキャリアの位相に合せる必要がある。しかし
、キャリア抽出回路のディレィはその入力振幅によって
変化するため、これがそのままりニアリテイ誤差となっ
て出力に現れる。
によって位相検波する方式であり、アナログ信号の遅れ
て１とキャリア抽出系（ゼロクロスコンパレータ）の遅
れτ２を等しくして、掛算する（スイッチングする）位
相を正確にキャリアの位相に合せる必要がある。しかし
、キャリア抽出回路のディレィはその入力振幅によって
変化するため、これがそのままりニアリテイ誤差となっ
て出力に現れる。
本発明の目的は、この様な点を解決するもので、入力振
幅に対して出力電圧の変化が直線で、高精度なＡＭＩ調
器を提供することにある。
幅に対して出力電圧の変化が直線で、高精度なＡＭＩ調
器を提供することにある。
（問題点を解決するための手段）
この様な目的を達成するために本発明では、入力の振幅
変調波より位相のみ逆位相となる２つの振幅変調波を作
る手段と、振幅変調波のキャリアを抽出するキャリア抽
出手段と、前記キャリアを４逓倍する周波数逓倍器と、
ラッチと前記４逓倍されたキャリアを１／４分周する分
周器より構成されデジタル直交２相クロックを得る手段
と、この直交２相クロックによって前記２つの振幅変調
波を作る手段から出力される２つの振幅変調波を同期検
波する２つの位相検波器と、この２つの位相検波器の出
力の２乗の和の平方根を求める演算手段とを備えて、振
幅変調信号を復調するようにしたことを特徴とする。
変調波より位相のみ逆位相となる２つの振幅変調波を作
る手段と、振幅変調波のキャリアを抽出するキャリア抽
出手段と、前記キャリアを４逓倍する周波数逓倍器と、
ラッチと前記４逓倍されたキャリアを１／４分周する分
周器より構成されデジタル直交２相クロックを得る手段
と、この直交２相クロックによって前記２つの振幅変調
波を作る手段から出力される２つの振幅変調波を同期検
波する２つの位相検波器と、この２つの位相検波器の出
力の２乗の和の平方根を求める演算手段とを備えて、振
幅変調信号を復調するようにしたことを特徴とする。
（実施例）
以下図面を用いて本発明の詳細な説明する。第１図は本
発明に係るＡＭ復調器の一実施例を示す構成図である。
発明に係るＡＭ復調器の一実施例を示す構成図である。
図において、ＡＭＰｌｌはゲインが１の反転増幅器、０
１は反転増幅器ＡＭＰ１１と振幅及び時間遅れが等しい
ディレィ回路、ＰＤｌｌは第１の位相検波器、ＰＤ１２
は第２の位相検波器であり、各位相検波器は入力の振幅
変調波を同期検波するものである。ＣＭＰｌｌは基準値
が零の比較器、ＦＭＵＬは周波数逓倍器、ＣＬＩＮＴは
同期カウンタ、ＬＡはラッチ、ＡＤｌｌ、１２はアナロ
グ・デジタル変換器、ＤＣＡは２つの入り＜１） ｌ
＋璽「−７〒１７のベクトル合成演算を行うデジタル演
Ｗ器、ＯＡはデジタル・アナログ変換器である。
１は反転増幅器ＡＭＰ１１と振幅及び時間遅れが等しい
ディレィ回路、ＰＤｌｌは第１の位相検波器、ＰＤ１２
は第２の位相検波器であり、各位相検波器は入力の振幅
変調波を同期検波するものである。ＣＭＰｌｌは基準値
が零の比較器、ＦＭＵＬは周波数逓倍器、ＣＬＩＮＴは
同期カウンタ、ＬＡはラッチ、ＡＤｌｌ、１２はアナロ
グ・デジタル変換器、ＤＣＡは２つの入り＜１） ｌ
＋璽「−７〒１７のベクトル合成演算を行うデジタル演
Ｗ器、ＯＡはデジタル・アナログ変換器である。
入力端子ＩＮに与えられる振幅変調波（周波数はｆｓｃ
）はディレィ回路ＯＬと反転増幅器ＡＭＰ１１とを通過
して位相のみ逆になった２つの信号に分けられる。この
・２つのＡＭ信号は第１と第２の位相検波器に共通に与
えられる。
）はディレィ回路ＯＬと反転増幅器ＡＭＰ１１とを通過
して位相のみ逆になった２つの信号に分けられる。この
・２つのＡＭ信号は第１と第２の位相検波器に共通に与
えられる。
第１の位相検波器ＰＤ１１において、０Ｐ１２は帰還抵
抗Ｒ１７を有した演算増幅器で、その入力端には、スイ
ッチ５Ｗ１１１由で入力抵抗Ｒ１３が接続され、またス
イッチＳＷ１２経由で入力抵抗Ｒ１４が並列的に接続さ
れている。そして、Ｒ１３にはディレィ回路ＤＬの出力
が与えられ、Ｒ１４には反転増幅器ＡＭＰ１１の出力が
供給される。
抗Ｒ１７を有した演算増幅器で、その入力端には、スイ
ッチ５Ｗ１１１由で入力抵抗Ｒ１３が接続され、またス
イッチＳＷ１２経由で入力抵抗Ｒ１４が並列的に接続さ
れている。そして、Ｒ１３にはディレィ回路ＤＬの出力
が与えられ、Ｒ１４には反転増幅器ＡＭＰ１１の出力が
供給される。
なお、帰還抵抗１７には、検波出力を滑かにするために
コンデンサＣ１１が並列接続されている。
コンデンサＣ１１が並列接続されている。
第２の位相検波器も第１の位相検波器と同じ構成となっ
ており、入力抵抗Ｒ１５にはディレィ回路ＤＬの出力が
与えられ、入力抵抗Ｒ１６には反転増幅器ＡＭＰ１１の
出力が供給される。
ており、入力抵抗Ｒ１５にはディレィ回路ＤＬの出力が
与えられ、入力抵抗Ｒ１６には反転増幅器ＡＭＰ１１の
出力が供給される。
アナログ・デジタル変換器ＡＤ１１．ＡＤ１２はそれぞ
れ第１の位相検波器１１の出力υ９ｏ、と第１の位相検
波器１１の出力ｖ６．とをデジタル変換し、デジタル演
算器ＤＣＡに与える。
れ第１の位相検波器１１の出力υ９ｏ、と第１の位相検
波器１１の出力ｖ６．とをデジタル変換し、デジタル演
算器ＤＣＡに与える。
比較器ＣＭＰ１１は入力ＡＭ信号を受け、ＡＭ信号のキ
ャリアを抽出する。周波数逓倍器ＦＭＩＪＬは、例えば
フェイズ・ロック・ループ等を用いて構成され、前記キ
ャリアを４逓倍する。同期カウンタＣＬＩＮＴはこの４
逓倍されたキせリアを１／４に分周し、逆位相の２つの
出力Ｑ＋ 、Ｑ２は次段のラッチの入力となると同時に
スイッチ５Ｗ１１．５Ｗ１２の駆動信号にもなっている
。
ャリアを抽出する。周波数逓倍器ＦＭＩＪＬは、例えば
フェイズ・ロック・ループ等を用いて構成され、前記キ
ャリアを４逓倍する。同期カウンタＣＬＩＮＴはこの４
逓倍されたキせリアを１／４に分周し、逆位相の２つの
出力Ｑ＋ 、Ｑ２は次段のラッチの入力となると同時に
スイッチ５Ｗ１１．５Ｗ１２の駆動信号にもなっている
。
ラッチＬＡは周波数逓倍１ｔＦＭｔＪＬの出力をクロッ
クとし、同期カウンタの出力Ｑ＋ 、Ｑ２をラッチする
。その出力Ｑ３ 、ＱａはそれぞれスイッチＳＷ１３．
ＳＷＩ ４の駆動信号になっている。
クとし、同期カウンタの出力Ｑ＋ 、Ｑ２をラッチする
。その出力Ｑ３ 、ＱａはそれぞれスイッチＳＷ１３．
ＳＷＩ ４の駆動信号になっている。
このような構成における動作を第２図のタイムチャート
を参照して次に説明する。
を参照して次に説明する。
■ 比較器ＣＭＰ１１において入力信号をゼロクロス点
で比較することにより入力信号のキャリア（周波数ｆｓ
ｃ）を得る。
で比較することにより入力信号のキャリア（周波数ｆｓ
ｃ）を得る。
■ このキャリア信号を周波数逓倍器ＦＭＵＬで４逓倍
し、第２図（イ）のようなりロックを作る。
し、第２図（イ）のようなりロックを作る。
■ このクロックを受け、同期カウンタＣＵＮＴはこれ
を１／４分周して第２図の（ロ）、（ハ）に示すような
信号Ｑ＋ 、Ｑ２を出力し、またラッチＬＡは第２図の
（ニ）、（ホ）に示すような信号Ｑ３．Ｑ４を出力する
。これらの信号は２値信号であり、２相の信号は互いに
９０度位相がずれている。この様な信号でスイッチ５Ｗ
１１．１２及び５Ｗ１３．１４を駆動することにより（
信号が“１″のときスイッチはオンになる）、ディレィ
回路ＯＬと反転増幅器ＡＭＰ１１との出力を同期検波し
て、２相の位相検波出力を得る。この出力は、ラジオ放
送信号（ＡＭラジオ）の場合では帯域がほぼ１０ＫＨｚ
の音声信号、ビデオ信号の場合−〇はその帯域が３ Ｍ
Ｈｚ止まりの信号である。
を１／４分周して第２図の（ロ）、（ハ）に示すような
信号Ｑ＋ 、Ｑ２を出力し、またラッチＬＡは第２図の
（ニ）、（ホ）に示すような信号Ｑ３．Ｑ４を出力する
。これらの信号は２値信号であり、２相の信号は互いに
９０度位相がずれている。この様な信号でスイッチ５Ｗ
１１．１２及び５Ｗ１３．１４を駆動することにより（
信号が“１″のときスイッチはオンになる）、ディレィ
回路ＯＬと反転増幅器ＡＭＰ１１との出力を同期検波し
て、２相の位相検波出力を得る。この出力は、ラジオ放
送信号（ＡＭラジオ）の場合では帯域がほぼ１０ＫＨｚ
の音声信号、ビデオ信号の場合−〇はその帯域が３ Ｍ
Ｈｚ止まりの信号である。
■ ２″ｆの位相検波出力Ｖや、とυ。、をそれぞれＡ
ＤｌｌとＡＤ１２でデジタル変換する。１０Ｍ８２以下
の信号ならほぼ０．１％の精度でＡＤ変換が可能である
。
ＤｌｌとＡＤ１２でデジタル変換する。１０Ｍ８２以下
の信号ならほぼ０．１％の精度でＡＤ変換が可能である
。
■ デジタル演算器ＤＣＡで、この２つの信号υｑｃｒ
とＶ。、より （？Ｊ９．． ） ’ ＋’（υｏ、）
りのデジタル演算を行い、ＡＭ変調信号と復調信号（デ
ジタル信号）を得ることができる。
とＶ。、より （？Ｊ９．． ） ’ ＋’（υｏ、）
りのデジタル演算を行い、ＡＭ変調信号と復調信号（デ
ジタル信号）を得ることができる。
また、デジタル・アナログ変換器ＤＡからはこのデジタ
ル値をアナログ変換した１！調信号（アナログ信号）が
得られる。
ル値をアナログ変換した１！調信号（アナログ信号）が
得られる。
（発明の効果）
以上説明したように、本発明によれば、直交２相クロッ
クによって位相検波を行うような構成としたため、入力
の振幅が変化し、キャリア抽出回路の遅れ時間が変化し
ても２つの位相検波出力（ＯＩｆと９０度の２相の出力
）の２乗和の平方根は常に入力振幅に比例し、高い直線
性のＡＭ復調信号が得られる。
クによって位相検波を行うような構成としたため、入力
の振幅が変化し、キャリア抽出回路の遅れ時間が変化し
ても２つの位相検波出力（ＯＩｆと９０度の２相の出力
）の２乗和の平方根は常に入力振幅に比例し、高い直線
性のＡＭ復調信号が得られる。
第１図は本発明に係る振幅変ｆＪ１１調器の一実施例を
示す構成図、第２図は動作説明のためのタイムチャート
、第３図ないし第５図は従来の振幅変調復調器の方式を
説明するための図である。 ＤＬ・・・ディレィ回路、ＡＭＰｌｌ・・・反転増幅器
、ＰＤｌ １．ＰＤｌ ２・・・位相検波器、ＣＭＰｌ
ｌ・・・比較器、ＦＭＵＬ・・・周波数逓倍器、ＣＵＮ
Ｔ・・・同期カウンタ、ＬＡ・・・ラッチ、ＡＤｌｌ、
ＡＤ１２・・・アナログ・デジタル変ｉｆｋ器、ＯＣＡ
・・・デジタル演算器、ＯＡ・・・デジタル・アナログ
変換器。
示す構成図、第２図は動作説明のためのタイムチャート
、第３図ないし第５図は従来の振幅変調復調器の方式を
説明するための図である。 ＤＬ・・・ディレィ回路、ＡＭＰｌｌ・・・反転増幅器
、ＰＤｌ １．ＰＤｌ ２・・・位相検波器、ＣＭＰｌ
ｌ・・・比較器、ＦＭＵＬ・・・周波数逓倍器、ＣＵＮ
Ｔ・・・同期カウンタ、ＬＡ・・・ラッチ、ＡＤｌｌ、
ＡＤ１２・・・アナログ・デジタル変ｉｆｋ器、ＯＣＡ
・・・デジタル演算器、ＯＡ・・・デジタル・アナログ
変換器。
Claims (1)
- 【特許請求の範囲】 入力振幅変調波より位相のみ逆位相となる２つの振幅変
調波を作る手段と、 前記入力振幅変調波のキャリアを抽出するキャリア抽出
手段と、 前記キャリアを４逓倍する周波数逓倍器と、前記４逓倍
されたキャリアの４倍の周期を有する同期検波用の直交
２相クロックを得る手段と、この直交２相クロックを使
用し、前記２つの振幅変調波を作る手段から出力される
２つの振幅変調波を同期検波する２つの位相検波器と、 この２つの位相検波器の出力の２乗の和の平方根を求め
る演算手段と、 を具備し、前記演算手段より振幅変調波の振幅に対応し
た信号を得ることを特徴とする振幅変調復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8984085A JPS61247108A (ja) | 1985-04-25 | 1985-04-25 | 振幅変調復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8984085A JPS61247108A (ja) | 1985-04-25 | 1985-04-25 | 振幅変調復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61247108A true JPS61247108A (ja) | 1986-11-04 |
Family
ID=13981958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8984085A Pending JPS61247108A (ja) | 1985-04-25 | 1985-04-25 | 振幅変調復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61247108A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011142211A1 (ja) * | 2010-05-11 | 2013-07-22 | アルプス電気株式会社 | 通信センサ装置 |
-
1985
- 1985-04-25 JP JP8984085A patent/JPS61247108A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2011142211A1 (ja) * | 2010-05-11 | 2013-07-22 | アルプス電気株式会社 | 通信センサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715000A (en) | Digital phase-locked loop and frequency measuring device | |
| US4669024A (en) | Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs | |
| US7956694B1 (en) | Phase controlled dimmer using a narrow band quadrature demodulator | |
| US4723216A (en) | Digital frequency-locked loop for use with staggered sampling systems | |
| JP2918578B2 (ja) | デジタル復調器 | |
| JPH0235483B2 (ja) | ||
| JPS61247108A (ja) | 振幅変調復調器 | |
| US4660162A (en) | Interpolation pulse duration modulated multiplier | |
| US3430855A (en) | Coordinate axis converter employing a function generator | |
| GB2061523A (en) | Measuring an Incrementally Subdivided Path or Angle Digitally | |
| JPH0436519B2 (ja) | ||
| Banerjee et al. | A carrier peak synchronous direct digital demodulation technique and its FPGA implementation | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| JP3199100B2 (ja) | 無効電力量測定装置 | |
| RU2046360C1 (ru) | Устройство для измерения сдвига фаз двух сигналов | |
| GB2242583A (en) | Dual reference tracking resolver to digital converter | |
| SU1282164A1 (ru) | Коррел тор синусоидальных сигналов | |
| Dam et al. | A zero phase-lag homodyne demodulation technique for synchronous measurement applications and its FPGA implementation | |
| JPH04103221A (ja) | 自動周波数制御回路 | |
| CN116878548A (zh) | 一种旋转变压器的解码方法、解码电路及解码系统 | |
| JPH0418814A (ja) | デジタルロックイン検出法および装置 | |
| RU2023272C1 (ru) | Цифровой измеритель фазовых флюктуаций | |
| JPH0479164B2 (ja) | ||
| JPS61239177A (ja) | アナログ信号測定システム | |
| SU1272470A1 (ru) | Синхронный детектор |