JPH0750845B2 - 乗算装置 - Google Patents
乗算装置Info
- Publication number
- JPH0750845B2 JPH0750845B2 JP62162187A JP16218787A JPH0750845B2 JP H0750845 B2 JPH0750845 B2 JP H0750845B2 JP 62162187 A JP62162187 A JP 62162187A JP 16218787 A JP16218787 A JP 16218787A JP H0750845 B2 JPH0750845 B2 JP H0750845B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- bit
- samples
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
- H04N5/607—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0068—Mixing by computation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0078—Mixing using a switched phase shifter or delay line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
- Amplitude Modulation (AREA)
- Stereo-Broadcasting Methods (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、サンプリングされたデータ信号に正弦波信
号を乗算する装置に関する。
号を乗算する装置に関する。
＜発明の背景＞ 信号処理装置においては、ある信号に正弦波信号を乗算
することが望ましい場合が屡々ある。この１つの例は、
振幅変調された搬送波に搬送波周波数に相当する基準信
号を掛け合わせて変調信号を回復させる同期復調処理で
ある。この処理をパルス符号変調された（PCM）信号に
施すには、これまでは、アナログ基準信号を発生し、次
にこのアナログ基準信号をPCM形式に変換し、そしてPCM
振幅変調された搬送波にこのPCM基準信号を掛け合わす
ことが必要であつた。この装置は少なくともアナログ−
デジタル変換器とPCM乗算器とを必要とするが、この両
者は何れも比較的複雑な回路である。
することが望ましい場合が屡々ある。この１つの例は、
振幅変調された搬送波に搬送波周波数に相当する基準信
号を掛け合わせて変調信号を回復させる同期復調処理で
ある。この処理をパルス符号変調された（PCM）信号に
施すには、これまでは、アナログ基準信号を発生し、次
にこのアナログ基準信号をPCM形式に変換し、そしてPCM
振幅変調された搬送波にこのPCM基準信号を掛け合わす
ことが必要であつた。この装置は少なくともアナログ−
デジタル変換器とPCM乗算器とを必要とするが、この両
者は何れも比較的複雑な回路である。
アナログのサンプリングされたデータ信号に乗算を行な
うことは困難であり、その理由は一般消費製品用の理想
的な線形アナログ乗算器が実際上市販されていないから
である。このような理由によつて、アナログ信号に対す
る正弦波信号の乗算は、方形波の交番半周期に応じてア
ナログ信号の極性を変える切換装置を使用して近似的に
行われている。この技術は同期復調用としては大体許容
できるが、被乗算信号がその方形波周波数の奇数高調波
に相当する雑音成分を含んでいる場合には、復調された
信号中に不都合な信号成分が導入されるおそれがある。
うことは困難であり、その理由は一般消費製品用の理想
的な線形アナログ乗算器が実際上市販されていないから
である。このような理由によつて、アナログ信号に対す
る正弦波信号の乗算は、方形波の交番半周期に応じてア
ナログ信号の極性を変える切換装置を使用して近似的に
行われている。この技術は同期復調用としては大体許容
できるが、被乗算信号がその方形波周波数の奇数高調波
に相当する雑音成分を含んでいる場合には、復調された
信号中に不都合な信号成分が導入されるおそれがある。
ミノル・オギタ氏の米国特許第4,404,430号の明細書に
はアナログ切換型乗算器の改良型装置が開示されてい
る。この米国特許の装置には、被乗算信号が供給される
入力と、連続して減衰させられた信号が得られる複数の
出力タツプとを有する分圧器が含まれている。この複数
の出力タツプはそれぞれマルチプレクサのそれぞれの入
力端子に結合されている。減衰させられた信号は、正弦
波信号の各第１の半周期に対しては減衰率が大きな方が
向う順序で、また正弦波信号の各地方の半周期に対して
は減衰率が小さい方が向う順序で上記減衰させられた信
号を交互に走査するような往復運動的な態様で多重化し
て出力接続体に送出される。この米国特許に従う装置の
動作は、分圧器の出力タツプの数が多いほど正確にな
る。
はアナログ切換型乗算器の改良型装置が開示されてい
る。この米国特許の装置には、被乗算信号が供給される
入力と、連続して減衰させられた信号が得られる複数の
出力タツプとを有する分圧器が含まれている。この複数
の出力タツプはそれぞれマルチプレクサのそれぞれの入
力端子に結合されている。減衰させられた信号は、正弦
波信号の各第１の半周期に対しては減衰率が大きな方が
向う順序で、また正弦波信号の各地方の半周期に対して
は減衰率が小さい方が向う順序で上記減衰させられた信
号を交互に走査するような往復運動的な態様で多重化し
て出力接続体に送出される。この米国特許に従う装置の
動作は、分圧器の出力タツプの数が多いほど正確にな
る。
この発明の目的は、サンプリングされたデータ信号に対
して正弦波信号を乗算する優れた性能の装置を提供する
ことである。
して正弦波信号を乗算する優れた性能の装置を提供する
ことである。
この発明のもう１つの目的は、高精度の出力が得られる
正弦波信号乗算装置を提供することである。
正弦波信号乗算装置を提供することである。
＜発明の概要＞ サンプリングされたデータ信号に正弦波信号を乗算する
この発明は、被乗算信号サンプルの発生の周波数を正弦
波信号に位相ロツクする装置を具えている。上記サンプ
ルは、２π/N（Ｎは正弦波信号の周期と被乗算信号のサ
ンプル周波数の周期との比に等しい正の整数）の増分の
偏角の正弦或いは余弦に相当する係数でサンプルをスケ
ーリングするように配置された複数のスケーリング回路
に供給される。サンプル周波数と同期して動作する多重
化手段が、スケーリングされたサンプルをある順序で連
続的に出力して正弦波信号による乗算が行なわれる。
この発明は、被乗算信号サンプルの発生の周波数を正弦
波信号に位相ロツクする装置を具えている。上記サンプ
ルは、２π/N（Ｎは正弦波信号の周期と被乗算信号のサ
ンプル周波数の周期との比に等しい正の整数）の増分の
偏角の正弦或いは余弦に相当する係数でサンプルをスケ
ーリングするように配置された複数のスケーリング回路
に供給される。サンプル周波数と同期して動作する多重
化手段が、スケーリングされたサンプルをある順序で連
続的に出力して正弦波信号による乗算が行なわれる。
この発明の別の実施例においては、スケーリングされた
上記と同じサンプルの組が異なる順序で多重化されて、
正弦信号と余弦信号の両方による乗算が行われる。
上記と同じサンプルの組が異なる順序で多重化されて、
正弦信号と余弦信号の両方による乗算が行われる。
この発明のもう１つの実施例においては、スケーリング
された上記と同じサンプルの組が異なる順序で多重化さ
れて、周波数がω及び２ωの正弦波信号を乗算した入力
サンプルに相当する出力信号が得られる。
された上記と同じサンプルの組が異なる順序で多重化さ
れて、周波数がω及び２ωの正弦波信号を乗算した入力
サンプルに相当する出力信号が得られる。
この発明のさらにもう１つの実施例には、多重化手段に
結合されており時間平均位相エラー信号を発生してサン
プル周波数を正弦波信号に同期させる積分回路が含まれ
ている。この積分回路によつて発生された信号は、サン
プリング信号を供給する電圧制御発振器に供給される。
結合されており時間平均位相エラー信号を発生してサン
プル周波数を正弦波信号に同期させる積分回路が含まれ
ている。この積分回路によつて発生された信号は、サン
プリング信号を供給する電圧制御発振器に供給される。
＜実施例の詳細な説明＞ 第１図には、正弦波信号（波形Ａ）が掛け合わ（乗算）
されるべき任意の信号（波形Ｂ）が示されている。この
両波形は連続したアナログ形信号として示されている
が、上記の乗算は個別のサンプルに対して行われる。波
形Ｃはサンプル周波数クロツクを表わし、このサンプル
周波数クロツクの目盛は、アナログ信号がこれに対応す
る個別サンプルによつて表わされる時点を表わしてい
る。波形Ａ上のＸと波形Ｂ上の０とはサンプルの振幅を
表わしている。
されるべき任意の信号（波形Ｂ）が示されている。この
両波形は連続したアナログ形信号として示されている
が、上記の乗算は個別のサンプルに対して行われる。波
形Ｃはサンプル周波数クロツクを表わし、このサンプル
周波数クロツクの目盛は、アナログ信号がこれに対応す
る個別サンプルによつて表わされる時点を表わしてい
る。波形Ａ上のＸと波形Ｂ上の０とはサンプルの振幅を
表わしている。
正弦波形Ａは一定の振幅を有し、サンプル周波数クロツ
クＣに位相ロツクされているものとする。正弦波形Ａの
周期は、サンプル周波数クロツクＣの周期のＮ倍であ
る。従つて、正弦波信号である波形Ａの各Ｎ番目のサン
プルの値は同じである。その結果、波形Ｂの各Ｎ番目の
サンプルは同じ値を乗ぜられることになる。波形Ｂによ
つて表わされるサンプルは、正弦波信号を表わすＮの値
の最大値を乗ぜられる（スケーリングされる）。正弦波
信号の２つの半周期は、これらの２つの半周波を表わす
対応する連続した値の大きさが同じであつて、互に対称
形である。従つて、極性を変えるという方法をとれば、
正弦波信号を表わすのに要するスケーリング係数の数値
は実際上N/2である。さらに、この数Ｎが偶数であれ
ば、正弦波信号の４分の１周期について対称となり、正
弦波信号の大きさを表わすのに要する数値の数はN/4＋
１に減少する。
クＣに位相ロツクされているものとする。正弦波形Ａの
周期は、サンプル周波数クロツクＣの周期のＮ倍であ
る。従つて、正弦波信号である波形Ａの各Ｎ番目のサン
プルの値は同じである。その結果、波形Ｂの各Ｎ番目の
サンプルは同じ値を乗ぜられることになる。波形Ｂによ
つて表わされるサンプルは、正弦波信号を表わすＮの値
の最大値を乗ぜられる（スケーリングされる）。正弦波
信号の２つの半周期は、これらの２つの半周波を表わす
対応する連続した値の大きさが同じであつて、互に対称
形である。従つて、極性を変えるという方法をとれば、
正弦波信号を表わすのに要するスケーリング係数の数値
は実際上N/2である。さらに、この数Ｎが偶数であれ
ば、正弦波信号の４分の１周期について対称となり、正
弦波信号の大きさを表わすのに要する数値の数はN/4＋
１に減少する。
第１図において、Ｎは20である。正弦波信号を表わすの
に要するスケーリング係数の大きさの数値はsin（2Iπ/
N）（但し、Ｉは０、１、２…N/4に等しい指数）によつ
て表わすとこが出来る。Ｎは20に等しい場合には、指数
Ｉは０から５である。
に要するスケーリング係数の大きさの数値はsin（2Iπ/
N）（但し、Ｉは０、１、２…N/4に等しい指数）によつ
て表わすとこが出来る。Ｎは20に等しい場合には、指数
Ｉは０から５である。
波形Ａによつて表わされる正弦波信号を波形Ｂに乗ずる
ことは次のように行なわれる。波形Ｂを表わす連続する
信号サンプルはN/4＋１のスケーリング回路に順次供給
され、これらのN/4＋１のスケーリング回路はそれぞれ
信号サンプルをsin（2Iπ/N）（但し、Ｉは０〜５）で
スケーリングする。スケーリングされたサンプルは、マ
ルチプレクサによつて指数値０、１、２、３、４、５、
４、３、２、１、０、１、２等の順序に従つてサンプル
周波数で多重化される。マルチプレクサの出力は、供給
された信号の極性を選択的に反転させる回路に供給され
る。指数値が０である点の各相互間に含まれた連続する
10個のスケーリングされたサンプルよりなる各組は、交
互にその極性が反転させられる。
ことは次のように行なわれる。波形Ｂを表わす連続する
信号サンプルはN/4＋１のスケーリング回路に順次供給
され、これらのN/4＋１のスケーリング回路はそれぞれ
信号サンプルをsin（2Iπ/N）（但し、Ｉは０〜５）で
スケーリングする。スケーリングされたサンプルは、マ
ルチプレクサによつて指数値０、１、２、３、４、５、
４、３、２、１、０、１、２等の順序に従つてサンプル
周波数で多重化される。マルチプレクサの出力は、供給
された信号の極性を選択的に反転させる回路に供給され
る。指数値が０である点の各相互間に含まれた連続する
10個のスケーリングされたサンプルよりなる各組は、交
互にその極性が反転させられる。
また、余弦波信号を乗算する必要がある場合には、スケ
ーリングされたサンプルは指数値５、４、３、２、１、
０、１、２、３、４、５、４、３、２、１、０、１、
２、３、４の順序に従つて多重化され、指数値が０であ
る点の各相互間に存在する10個の連続するサンプルより
成る各組は交互にその極性が反転させられる。
ーリングされたサンプルは指数値５、４、３、２、１、
０、１、２、３、４、５、４、３、２、１、０、１、
２、３、４の順序に従つて多重化され、指数値が０であ
る点の各相互間に存在する10個の連続するサンプルより
成る各組は交互にその極性が反転させられる。
正弦波信号の周期がサンプル期間の奇数倍即ちＮが奇数
である装置では、（Ｎ−１）/2＋１個のスケーリング回
路が必要であり、この指数Ｉは０、１、…（Ｎ−１）/2
に等しい。スケーリングされた出力サンプルは、指数値
０、１、２、３、…（Ｎ−１）/2−１、（Ｎ−１）/2、
（Ｎ−１）/2−１、…３、２、１、０、１、２等の順序
に従つて多重化される。この場合、正弦波信号を乗ずる
ため、極性の反転は、それぞれの指数値０と（Ｎ−１）
/2との間の（Ｎ−１）/2＋１個の連続するスケーリング
されたサンプルより成る各組に対して１つ置きに行われ
る。このように行われる極性の反転は、Ｎが偶数で、90
゜単位の対称性ではなく180゜単位の対称性がある場合
に限られる。
である装置では、（Ｎ−１）/2＋１個のスケーリング回
路が必要であり、この指数Ｉは０、１、…（Ｎ−１）/2
に等しい。スケーリングされた出力サンプルは、指数値
０、１、２、３、…（Ｎ−１）/2−１、（Ｎ−１）/2、
（Ｎ−１）/2−１、…３、２、１、０、１、２等の順序
に従つて多重化される。この場合、正弦波信号を乗ずる
ため、極性の反転は、それぞれの指数値０と（Ｎ−１）
/2との間の（Ｎ−１）/2＋１個の連続するスケーリング
されたサンプルより成る各組に対して１つ置きに行われ
る。このように行われる極性の反転は、Ｎが偶数で、90
゜単位の対称性ではなく180゜単位の対称性がある場合
に限られる。
上述の技術の利点は、実際に正弦波信号を発生する必要
なしに任意のサンプルされたデータ信号に正弦波信号を
乗算することが出来ることである。
なしに任意のサンプルされたデータ信号に正弦波信号を
乗算することが出来ることである。
以下PCMデジタル装置に関して説明するが、サンプルさ
れたデータ・アナログ信号用としてこれと同様な装置を
作ることも容易である。
れたデータ・アナログ信号用としてこれと同様な装置を
作ることも容易である。
第２図には、シリアル・ビツトPCM信号に、このPCM信号
のサンプリング周波数の周期のＮ＝20倍に等しい周期を
持つ正弦波信号を乗算するための一例回路が示されてい
る。入力サンプルは、２の補数形式で、各サンプルの最
小桁のビツト（LSB）が時間的に最初に生じ、最上位ビ
ツト（MSB）が符号ビツトである20ビツトのサンプルで
あるとする。実際の乗算器回路の使用を避けるため、ビ
ツト・シフトおよび加算装置を使用してサンプルをスケ
ーリングする。シリアル・ビツト・デジタル処理技術の
当業者であれば判るように、シリアル・ビツト信号を進
ませ或いは遅れさせることは、それぞれ、サンプルを2n
（但し、ｎは、サンプルが供給されたサンプルに対して
進み或いは遅れるビツト位置の数）によつて割算する或
いは掛算することである。スケーリングは、サンプルの
相対的進みレプリカ及び相対的遅れレプリカを生成し、
適切なサンプルと進み／遅れレプリカとの和および／ま
たは差を求めて所望のスケーリングされたサンプルを生
成することによつて行われる。
のサンプリング周波数の周期のＮ＝20倍に等しい周期を
持つ正弦波信号を乗算するための一例回路が示されてい
る。入力サンプルは、２の補数形式で、各サンプルの最
小桁のビツト（LSB）が時間的に最初に生じ、最上位ビ
ツト（MSB）が符号ビツトである20ビツトのサンプルで
あるとする。実際の乗算器回路の使用を避けるため、ビ
ツト・シフトおよび加算装置を使用してサンプルをスケ
ーリングする。シリアル・ビツト・デジタル処理技術の
当業者であれば判るように、シリアル・ビツト信号を進
ませ或いは遅れさせることは、それぞれ、サンプルを2n
（但し、ｎは、サンプルが供給されたサンプルに対して
進み或いは遅れるビツト位置の数）によつて割算する或
いは掛算することである。スケーリングは、サンプルの
相対的進みレプリカ及び相対的遅れレプリカを生成し、
適切なサンプルと進み／遅れレプリカとの和および／ま
たは差を求めて所望のスケーリングされたサンプルを生
成することによつて行われる。
第２図に示される装置を、第３図に示される波形及びビ
ツト・パターンを参照しながら説明する。第２図におい
て、正弦波信号を乗ずべき（被乗数である）サンプル
は、接続10を介して20段のシリアル・ビツト・レジスタ
12へ供給される。サンプル・パルスSpによつて範囲が限
定される各サプル期間の開始時点において、シリアル・
ビツト・レジスタ12には20ビツトのサンプルが入つてい
る。シリアル・ビツト・レジスタ12は、各サンプル期間
に20個のクロツク・パルスを供給するクロツクＲによつ
てクロツク制御され、最初にサンプルLSBを、最後にサ
ンプルMSBをスケーリング回路14に出力する。シリアル
・ビツト・レジスタ12には、信号XNDによつて制御され
て、サンプリング周期の時間中MSBのレプリカを生成す
る出力ラツチ12′が設けられている。
ツト・パターンを参照しながら説明する。第２図におい
て、正弦波信号を乗ずべき（被乗数である）サンプル
は、接続10を介して20段のシリアル・ビツト・レジスタ
12へ供給される。サンプル・パルスSpによつて範囲が限
定される各サプル期間の開始時点において、シリアル・
ビツト・レジスタ12には20ビツトのサンプルが入つてい
る。シリアル・ビツト・レジスタ12は、各サンプル期間
に20個のクロツク・パルスを供給するクロツクＲによつ
てクロツク制御され、最初にサンプルLSBを、最後にサ
ンプルMSBをスケーリング回路14に出力する。シリアル
・ビツト・レジスタ12には、信号XNDによつて制御され
て、サンプリング周期の時間中MSBのレプリカを生成す
る出力ラツチ12′が設けられている。
スケーリング回路14には縦続接続された遅延段15〜23が
設けられており、これら遅延段15〜23はサンプル・ビツ
ト周波数で同期的にクロツク制御され、各々、１サンプ
ル・ビツト周期の遅延を与える。シリアル・ビツト・レ
ジスタ12からのシリアル・サンプル・ビツトの流れは遅
延段15〜23に供給され、遅延段15〜23の各々は、１ビツ
ト期間だけ順次遅延したサンプル・レプリカを出力す
る。この実施例では、遅延段23から供給される遅延レプ
リカQoが基準サンプル或いはサンプル・データとして使
用される。基準サンプルとして使用される遅延レプリカ
Qoは係数「１」によつて効果的にスケーリングされ、残
りのスケーリングされたサンプルはこのサンプルを基準
としている。遅延レプリカQoを基準として選ぶことには
２つの利点がある。第１の利点は、遅延レプリカQoに対
して連続するビツト期間だけ時間的に進められた９個の
利用可能なレプリカがあることである。これらのレプリ
カは、値1/2、1/4、1/8、1/16、1/32、1/64、1/128、1/
256及び1/512によつてスケーリングされた遅延レプリカ
Qoのサンプルを表わすものである。第２の利点は、最小
数の加算／減算回路で、Ｎ＝20としてsin（21π/N）に
可成り近い近似値であるスケーリング係数を容易に発生
できることである。
設けられており、これら遅延段15〜23はサンプル・ビツ
ト周波数で同期的にクロツク制御され、各々、１サンプ
ル・ビツト周期の遅延を与える。シリアル・ビツト・レ
ジスタ12からのシリアル・サンプル・ビツトの流れは遅
延段15〜23に供給され、遅延段15〜23の各々は、１ビツ
ト期間だけ順次遅延したサンプル・レプリカを出力す
る。この実施例では、遅延段23から供給される遅延レプ
リカQoが基準サンプル或いはサンプル・データとして使
用される。基準サンプルとして使用される遅延レプリカ
Qoは係数「１」によつて効果的にスケーリングされ、残
りのスケーリングされたサンプルはこのサンプルを基準
としている。遅延レプリカQoを基準として選ぶことには
２つの利点がある。第１の利点は、遅延レプリカQoに対
して連続するビツト期間だけ時間的に進められた９個の
利用可能なレプリカがあることである。これらのレプリ
カは、値1/2、1/4、1/8、1/16、1/32、1/64、1/128、1/
256及び1/512によつてスケーリングされた遅延レプリカ
Qoのサンプルを表わすものである。第２の利点は、最小
数の加算／減算回路で、Ｎ＝20としてsin（21π/N）に
可成り近い近似値であるスケーリング係数を容易に発生
できることである。
Ｎが偶数で20に等しい場合、スケーリング係数は90゜を
中心として対称的である。スケーリング係数の大きさ
は、０゜、18゜、36゜、54゜、72゜及び90゜の偏角の正
弦に相当する。スケーリング係数をsin54゜に標準化す
ることによつて、２進約数の非常に単純な和が実際の三
角比に非常に近い値になることが判つている。即ち、ス
ケーリング係数は、sin（2Iπ/N）の値として設定され
るのではなく、sin（2Iπ/N）/sin54゜に従つて設定さ
れる。これによつて、０゜から90゜の正弦を表わすスケ
ーリング係数に対して０から１である通常の広がり、０
から1.2361の範囲を持つたスケーリング係数が得られ
る。これが第２図の乗算装置を備えた装置の動作に重要
である場合、この乗算装置からの出力サンプルを、sin5
4゜の大きさ即ち0.8090の小数で出力サンプルをスケー
リングすることによつて、或いは、同じ係数でスケーリ
ング回路への入力信号をプリスケーリングすることによ
つて、次に１単位の正弦波信号を乗算したサンプルに標
準化できる。表１には、指数Ｉ、偏角θ＝2Iπ/N、標準
化されたスケーリング係数sinθ/sin54゜、スケーリン
グ回路14によつて得られたスケーリング係数の２進概算
値及び、この２進概算値と実際のスケーリング係数との
間のパーセント誤差が示されている。
中心として対称的である。スケーリング係数の大きさ
は、０゜、18゜、36゜、54゜、72゜及び90゜の偏角の正
弦に相当する。スケーリング係数をsin54゜に標準化す
ることによつて、２進約数の非常に単純な和が実際の三
角比に非常に近い値になることが判つている。即ち、ス
ケーリング係数は、sin（2Iπ/N）の値として設定され
るのではなく、sin（2Iπ/N）/sin54゜に従つて設定さ
れる。これによつて、０゜から90゜の正弦を表わすスケ
ーリング係数に対して０から１である通常の広がり、０
から1.2361の範囲を持つたスケーリング係数が得られ
る。これが第２図の乗算装置を備えた装置の動作に重要
である場合、この乗算装置からの出力サンプルを、sin5
4゜の大きさ即ち0.8090の小数で出力サンプルをスケー
リングすることによつて、或いは、同じ係数でスケーリ
ング回路への入力信号をプリスケーリングすることによ
つて、次に１単位の正弦波信号を乗算したサンプルに標
準化できる。表１には、指数Ｉ、偏角θ＝2Iπ/N、標準
化されたスケーリング係数sinθ/sin54゜、スケーリン
グ回路14によつて得られたスケーリング係数の２進概算
値及び、この２進概算値と実際のスケーリング係数との
間のパーセント誤差が示されている。
再び第２図及び第３図を参照すると、シリアル・ビツト
・レジスタ12からのビツト・パターン出力は、QIで示さ
れており、クロツクＲのビツト周波数パルスのバースト
と時間的に一致いている。このQIによつて表されたサン
プルは、遅延段15〜23によつて９ビツト期間だけ遅延さ
せられ、遅延段23から遅延レプリカQoとして出力され
る。更に、遅延段16、17、18、19、20及び21から、それ
ぞれ、２、３、５、６及びクビツト期間だけ遅延させら
れたサンプルQIのレプリカはそれぞれQB、QC、QE、QF及
びQGとして表わされている。遅延レプリカQoは基準サン
プルQG、QF、QE、QC、QB及びQIとして特定されているた
め、すべて遅延レプリカQoに対して時間的進んで発生し
ている。従つて、どの時点においてもサンプルQG、QF、
QE、QC、QB及びQIは、それぞれ、４、８、16、64、128
及び512で除した遅延レプリカであるサンプルQoに相当
する。第３図において、あるサンプル周期に対して、サ
ンプルQI乃至Qoのすべてのビツト・パターン値（１及び
０）は、時間的に相対的にずれていることを除けば同じ
である。しかし、サンプルQI乃至Qoの下方に示されたサ
ンプルの和には異なる値と異なる数のビツトが含まれて
いる。従つて上記和のビツト・パターンの数は単に各和
のそれぞれのビツトの数を示しているにすぎない。
・レジスタ12からのビツト・パターン出力は、QIで示さ
れており、クロツクＲのビツト周波数パルスのバースト
と時間的に一致いている。このQIによつて表されたサン
プルは、遅延段15〜23によつて９ビツト期間だけ遅延さ
せられ、遅延段23から遅延レプリカQoとして出力され
る。更に、遅延段16、17、18、19、20及び21から、それ
ぞれ、２、３、５、６及びクビツト期間だけ遅延させら
れたサンプルQIのレプリカはそれぞれQB、QC、QE、QF及
びQGとして表わされている。遅延レプリカQoは基準サン
プルQG、QF、QE、QC、QB及びQIとして特定されているた
め、すべて遅延レプリカQoに対して時間的進んで発生し
ている。従つて、どの時点においてもサンプルQG、QF、
QE、QC、QB及びQIは、それぞれ、４、８、16、64、128
及び512で除した遅延レプリカであるサンプルQoに相当
する。第３図において、あるサンプル周期に対して、サ
ンプルQI乃至Qoのすべてのビツト・パターン値（１及び
０）は、時間的に相対的にずれていることを除けば同じ
である。しかし、サンプルQI乃至Qoの下方に示されたサ
ンプルの和には異なる値と異なる数のビツトが含まれて
いる。従つて上記和のビツト・パターンの数は単に各和
のそれぞれのビツトの数を示しているにすぎない。
標準化されたスケーリング係数は次のようにして得られ
る。０゜に相当するスケーリング係数SOは単に０または
論理０の電位である。すべてのスケーリング係数が標準
化される54゜の正弦に相当するスケーリング係数S54は
１であり、即ち、これが発生した時にサンプルQoが取出
される。標準化された18゜の正弦に相当する所望のスケ
ーリング係数S18は0.3820である。この値は、加算器33
において基準サンプル値の1/16に相当するサンプルQEと
基準サンプル値の1/8に相当するサンプルQFとを組合わ
せることによつて近似される。加算器33（及び第２図に
示された残りの加算器と減算器）は、この加算を行うの
に１ビツト期間を必要とする。従つて、上記の和を作る
各々は、サンプル・データに対して効果的に２倍にされ
る。加算器33は、その時のサンプル値の2/16倍と2/8倍
との和、即ち、電流サンプル値の0.3750倍に相当する値
２（QE＋QF）を生成する。注意すべきは、第３図におい
て和についての角括弧の各組は、その和が発生するとき
に１ビツト期間だけ遅延させられていることを意味し、
従つて、各角括弧は、その角括弧内の和が各角括弧ごと
に２倍されることを示している。
る。０゜に相当するスケーリング係数SOは単に０または
論理０の電位である。すべてのスケーリング係数が標準
化される54゜の正弦に相当するスケーリング係数S54は
１であり、即ち、これが発生した時にサンプルQoが取出
される。標準化された18゜の正弦に相当する所望のスケ
ーリング係数S18は0.3820である。この値は、加算器33
において基準サンプル値の1/16に相当するサンプルQEと
基準サンプル値の1/8に相当するサンプルQFとを組合わ
せることによつて近似される。加算器33（及び第２図に
示された残りの加算器と減算器）は、この加算を行うの
に１ビツト期間を必要とする。従つて、上記の和を作る
各々は、サンプル・データに対して効果的に２倍にされ
る。加算器33は、その時のサンプル値の2/16倍と2/8倍
との和、即ち、電流サンプル値の0.3750倍に相当する値
２（QE＋QF）を生成する。注意すべきは、第３図におい
て和についての角括弧の各組は、その和が発生するとき
に１ビツト期間だけ遅延させられていることを意味し、
従つて、各角括弧は、その角括弧内の和が各角括弧ごと
に２倍されることを示している。
表１から、標準化された36゜の正弦（S36）に対する標
準化されたスケーリング係数は0.7265である。スケーリ
ング係数S36は、加算器33によつて得られた和を差２（Q
I−QB）に加えてその和に係数２を乗ずることによつて
近似させることができる。サンプルQBを減算器25でサン
プルQIから減算する。この差は、減算器25の１ビツトの
遅延によつて２倍に（２を乗ずる）される。減算器25か
らの差と加算器33からの和とが、本質的に２を乗算する
作用を行う加算器27で加えられる。加算器27から出力さ
れる値は S36＝２（QI−QB）＋２（QE＋QF） （１） ＝２｛２（1/512−1/128）＋（1/16＋1/8）｝ ×現サンプル （２） ＝0.7266×現サンプル （３） に相当する。
準化されたスケーリング係数は0.7265である。スケーリ
ング係数S36は、加算器33によつて得られた和を差２（Q
I−QB）に加えてその和に係数２を乗ずることによつて
近似させることができる。サンプルQBを減算器25でサン
プルQIから減算する。この差は、減算器25の１ビツトの
遅延によつて２倍に（２を乗ずる）される。減算器25か
らの差と加算器33からの和とが、本質的に２を乗算する
作用を行う加算器27で加えられる。加算器27から出力さ
れる値は S36＝２（QI−QB）＋２（QE＋QF） （１） ＝２｛２（1/512−1/128）＋（1/16＋1/8）｝ ×現サンプル （２） ＝0.7266×現サンプル （３） に相当する。
標準化された72゜の正弦に相当するスケーリング係数S7
2は、同様に、加算器29でサンプルQBとQCとを加算し、
この和を加算器37でサンプルQGに加え、さらにこの総和
からサンプルQBを減算器39で減算することによつて得ら
れる。この３つのレベルの加算器／減算器ツリーにおけ
る固有の遅延は S72＝２〔｛２（QB＋QC）＋QG｝−QB〕 （４） ＝２〔２｛２（1/128＋1/64）＋1/4｝−1/128〕 ×現サンプル （５） ＝1.1718×現サンプル （６） という結果になる。
2は、同様に、加算器29でサンプルQBとQCとを加算し、
この和を加算器37でサンプルQGに加え、さらにこの総和
からサンプルQBを減算器39で減算することによつて得ら
れる。この３つのレベルの加算器／減算器ツリーにおけ
る固有の遅延は S72＝２〔｛２（QB＋QC）＋QG｝−QB〕 （４） ＝２〔２｛２（1/128＋1/64）＋1/4｝−1/128〕 ×現サンプル （５） ＝1.1718×現サンプル （６） という結果になる。
スケーリング回路14からのスケーリングされた出力サン
プルSO、S18、S36、S54、S72及びS90は、10対１のマル
チプレクサ40のそれぞれの入力へ供給される。出力サン
プルSOは、マルチプレクサ・スイツチ０に供給され、出
力サンプルS18は、マルチプレクサ・スイツチ１及び９
に供給される。出力サンプルS36は、マルチプレクサ・
スイツチ２及び８に供給され、出力サンプルS54は、マ
ルチプレクサ・スイツチ３及び７に供給される。出力サ
ンプルS72は、マルチプレクサ・スイツチ４及び６に供
給され、出力サンプルS90は、マルチプレクサ・スイツ
チ５に供給される。
プルSO、S18、S36、S54、S72及びS90は、10対１のマル
チプレクサ40のそれぞれの入力へ供給される。出力サン
プルSOは、マルチプレクサ・スイツチ０に供給され、出
力サンプルS18は、マルチプレクサ・スイツチ１及び９
に供給される。出力サンプルS36は、マルチプレクサ・
スイツチ２及び８に供給され、出力サンプルS54は、マ
ルチプレクサ・スイツチ３及び７に供給される。出力サ
ンプルS72は、マルチプレクサ・スイツチ４及び６に供
給され、出力サンプルS90は、マルチプレクサ・スイツ
チ５に供給される。
マルチプレクサ40の各スイツチは、信号Spによつてサン
プル周波数でクロツク制御される10進計数器41によつて
選択的に制御され、スケーリングされたサンプル値を順
次２の補数回路43に供給する。１サンプル期間について
１個のスケーリングされたサンプルが２の補数回路43に
供給される。正弦波信号による乗算を行うため、10進計
数器41は、マルチプレクサ・スイツチ０乃至９を番号の
小さい方から順番に排他的に閉じ、この動作を連続的に
繰り返すように構成されている。マルチプレクサ・スイ
ツチ０乃至９の各閉路シーケンスについて、マルチプレ
クサ40の出力は、すべてのスケーリング回路が正の値の
スケーリング係数を生成するため、正弦波の正の半波を
乗じられた供給PCMサンプルに相当する。２の補数回路4
3は、マルチプレクサ40の出力に結合されており、正弦
波信号によつてスケーリングされたサンプルの１つ置き
の半サイクルの極性を反転させる。即ち、マルチプレク
サ・スイツチ０乃至９の１連の閉路シーケンスにおいて
１つ置きのシーケンスに対し２の補数回路43は、その入
力に供給されたサンプルを変更せずに通過させるよう調
節されている。また、マルチプレクサ・スイツチ０乃至
９の閉路シーケンスのうち他方の１つ置きのシーケンス
が現われる期間には、２の補数回路43は、補数動作を行
なう、即ち、その入力に供給されたサンプルの極性を反
転させるように調節されている。10進計数器41としてア
ールシーエー社（RCA Corp.Somerville,NJ.）製のCD401
7型10進計数器を使用した場合、２の補数回路43は、例
えば10進計数器41からの桁上げ信号（carry−out signa
l）によつて制御される。この桁上げ信号は、計数出力
信号T0乃至T9の最初のものと一致する正方向の遷移を持
つている。この桁上げ信号は、２分周器として構成され
た正の端縁（エツジ）によつてトリガーされるフリツプ
−フロツプ42へ供給される。このように構成されたフリ
ツプ−フロツプ42は、所望の極性の反転が得られるよう
に、連続する計数出力信号列T0乃至T9の１つ置きの列に
対して論理高レベルを生成し、計数出力信号列T0乃至T9
の上記列に挾まれた他方の１置きの列に対して論理低レ
ベルを生成する。
プル周波数でクロツク制御される10進計数器41によつて
選択的に制御され、スケーリングされたサンプル値を順
次２の補数回路43に供給する。１サンプル期間について
１個のスケーリングされたサンプルが２の補数回路43に
供給される。正弦波信号による乗算を行うため、10進計
数器41は、マルチプレクサ・スイツチ０乃至９を番号の
小さい方から順番に排他的に閉じ、この動作を連続的に
繰り返すように構成されている。マルチプレクサ・スイ
ツチ０乃至９の各閉路シーケンスについて、マルチプレ
クサ40の出力は、すべてのスケーリング回路が正の値の
スケーリング係数を生成するため、正弦波の正の半波を
乗じられた供給PCMサンプルに相当する。２の補数回路4
3は、マルチプレクサ40の出力に結合されており、正弦
波信号によつてスケーリングされたサンプルの１つ置き
の半サイクルの極性を反転させる。即ち、マルチプレク
サ・スイツチ０乃至９の１連の閉路シーケンスにおいて
１つ置きのシーケンスに対し２の補数回路43は、その入
力に供給されたサンプルを変更せずに通過させるよう調
節されている。また、マルチプレクサ・スイツチ０乃至
９の閉路シーケンスのうち他方の１つ置きのシーケンス
が現われる期間には、２の補数回路43は、補数動作を行
なう、即ち、その入力に供給されたサンプルの極性を反
転させるように調節されている。10進計数器41としてア
ールシーエー社（RCA Corp.Somerville,NJ.）製のCD401
7型10進計数器を使用した場合、２の補数回路43は、例
えば10進計数器41からの桁上げ信号（carry−out signa
l）によつて制御される。この桁上げ信号は、計数出力
信号T0乃至T9の最初のものと一致する正方向の遷移を持
つている。この桁上げ信号は、２分周器として構成され
た正の端縁（エツジ）によつてトリガーされるフリツプ
−フロツプ42へ供給される。このように構成されたフリ
ツプ−フロツプ42は、所望の極性の反転が得られるよう
に、連続する計数出力信号列T0乃至T9の１つ置きの列に
対して論理高レベルを生成し、計数出力信号列T0乃至T9
の上記列に挾まれた他方の１置きの列に対して論理低レ
ベルを生成する。
図示された装置において、２の補数回路43では２ビツト
期間の遅延が生じるものとする。従つてシリアル・ビツ
ト・レジスタ12から２の補数回路43の出力までの間にMS
Bが受ける全ビツト遅延は31個のビツお周波数クロツク
・パルスとなる。更に、スケーリングされたサプルのそ
れぞれのものは異なるビツト数を持つている。スケーリ
ングされたサンプルを標準化するために、即ち、スケー
リングされたサンプルのビツトの大きさ及び時間を適正
化するために、２の補数回路43からのサンプルは20段レ
ジスタ44に供給される。この20段レジスタ44、２の補数
回路43及びスケーリング回路14は、すべて、各サンプル
期間について31個のパルスのバーストを持つビツト周波
数のクロツクＰ（第２図、第３図）でクロツク制御され
る。データのサンプルQoより少し遅延した20段レジスタ
44へのスケーリングされたサンプルをクロツクＰでクロ
ツク制御することによつて、データに対するこれらのサ
ンプルのビツトの位置が設定されてスケーリング効果が
維持される。この過程で、スケーリングされたサンプル
の余り有効でないビツトは20段レジスタ44の端部で切捨
てドロツプ・オフ）られる。
期間の遅延が生じるものとする。従つてシリアル・ビツ
ト・レジスタ12から２の補数回路43の出力までの間にMS
Bが受ける全ビツト遅延は31個のビツお周波数クロツク
・パルスとなる。更に、スケーリングされたサプルのそ
れぞれのものは異なるビツト数を持つている。スケーリ
ングされたサンプルを標準化するために、即ち、スケー
リングされたサンプルのビツトの大きさ及び時間を適正
化するために、２の補数回路43からのサンプルは20段レ
ジスタ44に供給される。この20段レジスタ44、２の補数
回路43及びスケーリング回路14は、すべて、各サンプル
期間について31個のパルスのバーストを持つビツト周波
数のクロツクＰ（第２図、第３図）でクロツク制御され
る。データのサンプルQoより少し遅延した20段レジスタ
44へのスケーリングされたサンプルをクロツクＰでクロ
ツク制御することによつて、データに対するこれらのサ
ンプルのビツトの位置が設定されてスケーリング効果が
維持される。この過程で、スケーリングされたサンプル
の余り有効でないビツトは20段レジスタ44の端部で切捨
てドロツプ・オフ）られる。
クロツク発生器50は、供給される装置クロツクから必要
なクロツク信号及び制御信号を生成する。このクロツク
信号は、信号処理技術者であれば、第３図の波形から容
易に生成することが出来るから、クロツク発生器50の詳
細な説明は省略する。
なクロツク信号及び制御信号を生成する。このクロツク
信号は、信号処理技術者であれば、第３図の波形から容
易に生成することが出来るから、クロツク発生器50の詳
細な説明は省略する。
第２図の装置は、マルチプレクサ40の接続形態を再編し
て、スケーリングされたサンプルをS90、S72、S54、S3
6、S18、SO、S18、S36、S54、S72、S90、S72、S54、S3
6、S18、S0、S18、S36、S54、S72、S90等の順序で乗算
処理し、スケーリングあれたサンプルS0の１つ置きの発
生点相互間のスケーリングされサンプルに対して補数処
理を施すことによつて、入力信号に余弦波信号を乗算す
るように構成することができる。更に、極性反転回路で
ある２の補数回路43からの出力信号のLSBの正確さが余
り重要でない場合には、極性の反転は、第１の入力をマ
ルチプレクサ40の出力に結合し第２の入力をフリツプ−
フロツプ42に結合した排他的ORゲートから成る１の補数
回路によつて行うことが出来る。
て、スケーリングされたサンプルをS90、S72、S54、S3
6、S18、SO、S18、S36、S54、S72、S90、S72、S54、S3
6、S18、S0、S18、S36、S54、S72、S90等の順序で乗算
処理し、スケーリングあれたサンプルS0の１つ置きの発
生点相互間のスケーリングされサンプルに対して補数処
理を施すことによつて、入力信号に余弦波信号を乗算す
るように構成することができる。更に、極性反転回路で
ある２の補数回路43からの出力信号のLSBの正確さが余
り重要でない場合には、極性の反転は、第１の入力をマ
ルチプレクサ40の出力に結合し第２の入力をフリツプ−
フロツプ42に結合した排他的ORゲートから成る１の補数
回路によつて行うことが出来る。
ここで注意すべきは、信号と正弦波信号の積はスケーリ
ング回路の係数の正確さに依存し、また被乗算信号のサ
ンプル周波数が正弦波に位相ロツクされているとすれば
スケーリング回路の数とは全く無関係であることであ
る。
ング回路の係数の正確さに依存し、また被乗算信号のサ
ンプル周波数が正弦波に位相ロツクされているとすれば
スケーリング回路の数とは全く無関係であることであ
る。
第４図には、並列ビツト信号に正弦波信号を乗算する並
列ビツト装置が示されている。並列ビツト信号は、並列
ビツト・サンプルのビツトの桁（シグニフイカンス）を
入力サンプルに対してシフトすることによつて２の整数
乗でスケーリングすることが出来る。即ち、並列ビツト
・サンプルの各ビツトの桁がｎ個の桁位置だけシフトさ
れてそれまでよりも小さな或いは大きな桁のビツト位置
になると、そのビツトがシフトされたサンプルはそれぞ
れ2nによつて元のサンプルを除算し或いは乗算したもの
に相当する。この形式のビツト・シフト（即ち、スケー
リング）は、簡単な結線構成によつて行なうことができ
る。第４図には、ハード・ワイヤード（ハード結線式）
・ビツト・シフト・スケーリング回路の一例が回路素子
62及び63によつて表わされている。回路素子62は、バス
60上の入力サンプルのビツトを１桁小さい有効ビツト位
置にシフトして加算器70への入力とする結線構成であ
る。MSB即ち符号ビツトのレプリカが加算器70の空のMSB
入力位置で形成され、２の補数サンプルが収容される。
素子62で注意すべきは、入力サンプルのLSBが使用され
ずに落とされることである。素子62は、1/2による入力
サンプルのスケーリングを行う。スケーリング素子63
は、入力サンプルのビツトを２桁小さい有効ビツト位置
にシフトして、1/4のスケーリングを行う。この回路で
は、入力サンプルの下位２桁のビツトが落とされ、入力
サンプルのMSBのレプリカが加算器70の第２入力の２つ
の空のMSB位置で形成される。
列ビツト装置が示されている。並列ビツト信号は、並列
ビツト・サンプルのビツトの桁（シグニフイカンス）を
入力サンプルに対してシフトすることによつて２の整数
乗でスケーリングすることが出来る。即ち、並列ビツト
・サンプルの各ビツトの桁がｎ個の桁位置だけシフトさ
れてそれまでよりも小さな或いは大きな桁のビツト位置
になると、そのビツトがシフトされたサンプルはそれぞ
れ2nによつて元のサンプルを除算し或いは乗算したもの
に相当する。この形式のビツト・シフト（即ち、スケー
リング）は、簡単な結線構成によつて行なうことができ
る。第４図には、ハード・ワイヤード（ハード結線式）
・ビツト・シフト・スケーリング回路の一例が回路素子
62及び63によつて表わされている。回路素子62は、バス
60上の入力サンプルのビツトを１桁小さい有効ビツト位
置にシフトして加算器70への入力とする結線構成であ
る。MSB即ち符号ビツトのレプリカが加算器70の空のMSB
入力位置で形成され、２の補数サンプルが収容される。
素子62で注意すべきは、入力サンプルのLSBが使用され
ずに落とされることである。素子62は、1/2による入力
サンプルのスケーリングを行う。スケーリング素子63
は、入力サンプルのビツトを２桁小さい有効ビツト位置
にシフトして、1/4のスケーリングを行う。この回路で
は、入力サンプルの下位２桁のビツトが落とされ、入力
サンプルのMSBのレプリカが加算器70の第２入力の２つ
の空のMSB位置で形成される。
スケーリング回路64乃至69は、回路素子62及び63に類似
した結線構成であり、従つて、バス60と加算器あるいは
減算器の各々との結線用接続体以外は実際の回路ハード
ウエアなしに形成できる。
した結線構成であり、従つて、バス60と加算器あるいは
減算器の各々との結線用接続体以外は実際の回路ハード
ウエアなしに形成できる。
第４図の乗算回路は、バス60に供給されたサンプルに54
゜に標準化された正弦波信号を乗算するように構成され
ている。説明を簡潔にするため、この正弦波信号はサン
プル周期の20倍の周期を持つものとする。54゜への標準
化を行なうと、必要なスケーリングされたサンプルを発
生するのに要する加算器／減算器の数が最小になる。第
４図の乗算回路によつて発生されたスケーリングされた
信号SO〜S90は、従つて、表１に示された値に対応す
る。
゜に標準化された正弦波信号を乗算するように構成され
ている。説明を簡潔にするため、この正弦波信号はサン
プル周期の20倍の周期を持つものとする。54゜への標準
化を行なうと、必要なスケーリングされたサンプルを発
生するのに要する加算器／減算器の数が最小になる。第
４図の乗算回路によつて発生されたスケーリングされた
信号SO〜S90は、従つて、表１に示された値に対応す
る。
並列ビツトのシフト及び加算スケーリング回路では、サ
ンプル・ビツトのタイミングは重要ではなく、この装置
は概念的にシリアル・ビツトの装置に比べて簡単であ
る。並列ビツト乗算器は54゜の正弦に標準化されるた
め、スケーリングされたサンプルS54はバス60上の入力
サンプルに相当し、このサンプル54はマルチプレクサ77
の１つの入力に直接供給される。sin0゜を乗じられたサ
ンプルに相当するスケーリングされたサンプルS0は０の
値を持ち、従つて、論理０値（接地）信号がサンプルS0
としてマルチプレクサ77の第２の入力に供給される。si
n18゜/sin54゜を乗じられたサンプルに相当するスケー
リングされたサンプルS18は、バス60からの入力サンプ
ルを回路素子62において1/2で回路素子63において1/4で
スケーリングして、これらのスケーリングされたサンプ
ルを加算器70において加算することによつて近似され、
これによつて現（その時の）サンプルの（1/2＋1/4）
倍、即ち、現サンプルの0.75倍に等しい値が得られる。
加算器70によつて得られた和は、例えば回路素子62と類
似した回路素子78において1/2でスケーリングされて、
現サンプルの0.3750倍に等しいサンプルS18が発生され
る。このサンプルS18は、マルチプレクサ77の第３の入
力に供給される。
ンプル・ビツトのタイミングは重要ではなく、この装置
は概念的にシリアル・ビツトの装置に比べて簡単であ
る。並列ビツト乗算器は54゜の正弦に標準化されるた
め、スケーリングされたサンプルS54はバス60上の入力
サンプルに相当し、このサンプル54はマルチプレクサ77
の１つの入力に直接供給される。sin0゜を乗じられたサ
ンプルに相当するスケーリングされたサンプルS0は０の
値を持ち、従つて、論理０値（接地）信号がサンプルS0
としてマルチプレクサ77の第２の入力に供給される。si
n18゜/sin54゜を乗じられたサンプルに相当するスケー
リングされたサンプルS18は、バス60からの入力サンプ
ルを回路素子62において1/2で回路素子63において1/4で
スケーリングして、これらのスケーリングされたサンプ
ルを加算器70において加算することによつて近似され、
これによつて現（その時の）サンプルの（1/2＋1/4）
倍、即ち、現サンプルの0.75倍に等しい値が得られる。
加算器70によつて得られた和は、例えば回路素子62と類
似した回路素子78において1/2でスケーリングされて、
現サンプルの0.3750倍に等しいサンプルS18が発生され
る。このサンプルS18は、マルチプレクサ77の第３の入
力に供給される。
sin36゜/sin54゜を乗算された入力サンプルに相当する
サンプルS36は、バス60からの入力サンプルを回路素子6
4及び65においてそれぞれ1/32及び1/128でスケーリング
して、乗算器72において回路素子65によつて発生された
スケーリングされたサンプルから回路素子64によつて発
生されたスケーリングされたサンプルを減算することに
よつて近似され、これによつて現サンプルの（1/128）
−1/32）倍の値が得られる。減算器72からのサンプルは
加算器71において加算器70からのサンプルに加算され、
次の式によつて与えられるサンプルS36が発生する。
サンプルS36は、バス60からの入力サンプルを回路素子6
4及び65においてそれぞれ1/32及び1/128でスケーリング
して、乗算器72において回路素子65によつて発生された
スケーリングされたサンプルから回路素子64によつて発
生されたスケーリングされたサンプルを減算することに
よつて近似され、これによつて現サンプルの（1/128）
−1/32）倍の値が得られる。減算器72からのサンプルは
加算器71において加算器70からのサンプルに加算され、
次の式によつて与えられるサンプルS36が発生する。
S36＝〔（1/128−1/32）＋（1/2＋1/4）〕×現サンプル
（７） ＝0.7265×現サンプル （８） 加算器71からのサンプルS36は、マルチプレクサ77の第
４の入力に供給される。それぞれsin72゜/sin54゜及びs
in90゜/sin54゜を乗算したサンプルに相当するスケーリ
ングされたサンプルS72及びS90は、図示された回路によ
つて上記と同様にして発生し、それぞれ、マルチプレク
サ77の第５及び第６の入力に供給される。
（７） ＝0.7265×現サンプル （８） 加算器71からのサンプルS36は、マルチプレクサ77の第
４の入力に供給される。それぞれsin72゜/sin54゜及びs
in90゜/sin54゜を乗算したサンプルに相当するスケーリ
ングされたサンプルS72及びS90は、図示された回路によ
つて上記と同様にして発生し、それぞれ、マルチプレク
サ77の第５及び第６の入力に供給される。
マルチプレクサ77は第２図に示されたような10対１のマ
ルチプレクサではなく６対１のマルチプレクサであり、
これはマルチプレクサ77の入力の各々が複数の接続体を
持つた並列ビツト・ポートであるためである。従つて、
多重送信スイツチの数が大きく扱いにくい。マルチプレ
クサ77は、正弦波信号を乗算した入力サンプルに相当す
る出力信号を発生するのに、スケーリングされた信号の
各々に対して入力ポートを１つしか持たないため、入力
は小さい順からと大きい順からとを交互に繰り返して順
番に出力ポートに供給される。多重化を達成するための
制御信号は、サンプル・クロツクに応答する符号器79に
よつて発生される。この符号器79は、例えば、０から５
へカウント・アツプし、次に５から０へカウント・ダウ
ンし、続いて０から５へカウント・アツプするといつた
動作を繰り返すように構成されたアツプ／ダウン・カウ
ンタである。
ルチプレクサではなく６対１のマルチプレクサであり、
これはマルチプレクサ77の入力の各々が複数の接続体を
持つた並列ビツト・ポートであるためである。従つて、
多重送信スイツチの数が大きく扱いにくい。マルチプレ
クサ77は、正弦波信号を乗算した入力サンプルに相当す
る出力信号を発生するのに、スケーリングされた信号の
各々に対して入力ポートを１つしか持たないため、入力
は小さい順からと大きい順からとを交互に繰り返して順
番に出力ポートに供給される。多重化を達成するための
制御信号は、サンプル・クロツクに応答する符号器79に
よつて発生される。この符号器79は、例えば、０から５
へカウント・アツプし、次に５から０へカウント・ダウ
ンし、続いて０から５へカウント・アツプするといつた
動作を繰り返すように構成されたアツプ／ダウン・カウ
ンタである。
マルチプレクサ77の出力信号は、正弦波信号の大きさを
乗じた入力サンプルに相当する。この出力信号は２入力
形排他的ORゲート（XOR）の列から成る補数回路80へ供
給され、この補数回路80は、符号器79によつて制御さ
れ、10個の出力サンプルの組の１つ置きの組の極性を反
転させて、正弦波信号を乗じた入力サンプルに相当する
出力信号を発生する。上記XORゲートの列の各々は、符
号器79に結合された１つの第１の入力端子と、それぞれ
マルチプレクサ77からの並列出力ビツト接続体の１つに
結合された第２の入力端子とを持つている。
乗じた入力サンプルに相当する。この出力信号は２入力
形排他的ORゲート（XOR）の列から成る補数回路80へ供
給され、この補数回路80は、符号器79によつて制御さ
れ、10個の出力サンプルの組の１つ置きの組の極性を反
転させて、正弦波信号を乗じた入力サンプルに相当する
出力信号を発生する。上記XORゲートの列の各々は、符
号器79に結合された１つの第１の入力端子と、それぞれ
マルチプレクサ77からの並列出力ビツト接続体の１つに
結合された第２の入力端子とを持つている。
第５図には、この発明の装置を利用してBTSC（ステレオ
・テレビジョン）音声信号の差チヤンネル信号（Ｌ−
Ｒ）を復調するシリアル・ビツト音声処理回路が示され
ている。ベースバンドの複合音声信号が、例えばテレビ
ジヨン受像器の同調器から、接続体100に供給される。
この複合音声信号には、約50Hzから15,000Hzに亘る帯域
幅を持つたベースバンドの和（Ｌ＋Ｒ）信号即ちモノ信
号と、15.734Hzのパイロツト信号と、中心がパイロツト
周波数の約２倍である両側波帯振幅変調抑圧搬送波信号
である差（Ｌ−Ｒ）信号即ちステレオ成分とが含まれて
いる。
・テレビジョン）音声信号の差チヤンネル信号（Ｌ−
Ｒ）を復調するシリアル・ビツト音声処理回路が示され
ている。ベースバンドの複合音声信号が、例えばテレビ
ジヨン受像器の同調器から、接続体100に供給される。
この複合音声信号には、約50Hzから15,000Hzに亘る帯域
幅を持つたベースバンドの和（Ｌ＋Ｒ）信号即ちモノ信
号と、15.734Hzのパイロツト信号と、中心がパイロツト
周波数の約２倍である両側波帯振幅変調抑圧搬送波信号
である差（Ｌ−Ｒ）信号即ちステレオ成分とが含まれて
いる。
この複合音声信号Ｃ（ｔ）は数学的例えば次の式で表わ
される。
される。
Ｃ（ｔ）＝Ｓ（ｔ）＋Psin（ωｔ） ＋Ｄ（ｔ）sin（２ωｔ） （９） （但し、Ｓ（ｔ）は（Ｌ＋Ｒ）成分に相当し、Ｐはパイ
ロツト信号の大きさ、ωはパイロツト信号の角周波数、
Ｄ（ｔ）は（Ｌ−Ｒ）変調差成分に相当する。） この複合音声信号は、アナログ−デジタル変換器（AD
C）102のアナログ入力端子に供給される。ADC102は、入
力信号をパイロツト周波数の20倍の周波数でサンプリン
グし、複合音声信号を表わすシリアル・ビツトPCMサン
プルを生成する。ADC102からの出力サンプルはシリアル
・ビツト・デジタル低域通過フイルタ（LPE）104に供給
され、これによつて分離されたモノ（Ｌ＋Ｒ）PCM信号
が生成され、複合音声信号中の他の成分は除去される。
ロツト信号の大きさ、ωはパイロツト信号の角周波数、
Ｄ（ｔ）は（Ｌ−Ｒ）変調差成分に相当する。） この複合音声信号は、アナログ−デジタル変換器（AD
C）102のアナログ入力端子に供給される。ADC102は、入
力信号をパイロツト周波数の20倍の周波数でサンプリン
グし、複合音声信号を表わすシリアル・ビツトPCMサン
プルを生成する。ADC102からの出力サンプルはシリアル
・ビツト・デジタル低域通過フイルタ（LPE）104に供給
され、これによつて分離されたモノ（Ｌ＋Ｒ）PCM信号
が生成され、複合音声信号中の他の成分は除去される。
ADC102からのシリアル・ビツト出力サンプルは、例えば
第２図のシリアル・ビツト・レジスタ12、スケーリング
回路14及びクロツク発生器50に類似した正弦波スケーリ
ング回路116にも供給される。正弦波スケーリング回路1
16は、例えばsin（2Iπ/N）/sin54゜（但し、Ｉは０、
１、２…N/4で、Ｎは20に等しい）によつてスケーリン
グされたシリアル・ビツトPCM複合音声信号サンプルに
相当する複数の信号S0〜S90を発生する。このスケーリ
ングされたサンプルは、第１のマルチプレクサ118のそ
れぞれの入力端子０乃至９に供給される。このスケーリ
ングされたサンプルの供給は、S90は入力端子０へ、S72
へ入力端子１及び９へ、S54は入力端子２及び８へ、S36
は入力端子３及び７へ、S18は入力端子４及び６へ、S0
は入力端子５へ供給される。マルチプレクサ118の入力
端子はサンプル周波数で０から９の順次で往復連続的に
しかも排他的にその出力端子に結合されて、cos（ω
ｔ）（但し、ωはパイロツト信号の周波数に相当する）
の大きさを乗じた入力PCMサンプルに相当する信号が発
生される。第１のマルチプレクサ118からの出力サンプ
ルは連続する10個のサンプルの組の１つ置きの組の極性
を反転させる極性反転回路であるこの補数回路108に供
給され、cos（ωｔ）を乗じた入力サンプルに相当する
信号が生成される。第１のマルチプレクサ118のスイツ
チ０乃至９は10進計数器112からの制御信号T0乃至T9に
応答して閉じ、S90、S72、S54、S36、S18、S0、S18、S3
6、S54、S72等の順序でこれらのスケーリングされたサ
ンプが生成される。極性の反転は、０に相当するスケー
リングされたサンプルS0で始められるべきである。これ
は、10進計数器122からの制御信号T5と一致する。制御
信号T5の開始と同時に10進計数器12（CD4017）の桁上げ
信号は負に転移する。この転移は、インバータ112によ
つて逆転され、分周器として相互接続されたＤ型のフリ
ツプ・フロツプ110をトリガするのに利用される。フリ
ツプ・フロツプ110は、桁上げ信号に応答して、制御信
号T5の１つ置きの発生の時に開始する10個のサンプル・
パルス期間の間論理１の状態であり、制御信号T5のもう
一方の１つ置きの発生時に開始する10個のサンプル・パ
ルス期間の間論理０の状態である方形波を発生する。フ
リツプ・フロツプ110によつて発生されたこの方形波
は、極性反転回路である２の補数回路108を制御するた
めこれに供給される。
第２図のシリアル・ビツト・レジスタ12、スケーリング
回路14及びクロツク発生器50に類似した正弦波スケーリ
ング回路116にも供給される。正弦波スケーリング回路1
16は、例えばsin（2Iπ/N）/sin54゜（但し、Ｉは０、
１、２…N/4で、Ｎは20に等しい）によつてスケーリン
グされたシリアル・ビツトPCM複合音声信号サンプルに
相当する複数の信号S0〜S90を発生する。このスケーリ
ングされたサンプルは、第１のマルチプレクサ118のそ
れぞれの入力端子０乃至９に供給される。このスケーリ
ングされたサンプルの供給は、S90は入力端子０へ、S72
へ入力端子１及び９へ、S54は入力端子２及び８へ、S36
は入力端子３及び７へ、S18は入力端子４及び６へ、S0
は入力端子５へ供給される。マルチプレクサ118の入力
端子はサンプル周波数で０から９の順次で往復連続的に
しかも排他的にその出力端子に結合されて、cos（ω
ｔ）（但し、ωはパイロツト信号の周波数に相当する）
の大きさを乗じた入力PCMサンプルに相当する信号が発
生される。第１のマルチプレクサ118からの出力サンプ
ルは連続する10個のサンプルの組の１つ置きの組の極性
を反転させる極性反転回路であるこの補数回路108に供
給され、cos（ωｔ）を乗じた入力サンプルに相当する
信号が生成される。第１のマルチプレクサ118のスイツ
チ０乃至９は10進計数器112からの制御信号T0乃至T9に
応答して閉じ、S90、S72、S54、S36、S18、S0、S18、S3
6、S54、S72等の順序でこれらのスケーリングされたサ
ンプが生成される。極性の反転は、０に相当するスケー
リングされたサンプルS0で始められるべきである。これ
は、10進計数器122からの制御信号T5と一致する。制御
信号T5の開始と同時に10進計数器12（CD4017）の桁上げ
信号は負に転移する。この転移は、インバータ112によ
つて逆転され、分周器として相互接続されたＤ型のフリ
ツプ・フロツプ110をトリガするのに利用される。フリ
ツプ・フロツプ110は、桁上げ信号に応答して、制御信
号T5の１つ置きの発生の時に開始する10個のサンプル・
パルス期間の間論理１の状態であり、制御信号T5のもう
一方の１つ置きの発生時に開始する10個のサンプル・パ
ルス期間の間論理０の状態である方形波を発生する。フ
リツプ・フロツプ110によつて発生されたこの方形波
は、極性反転回路である２の補数回路108を制御するた
めこれに供給される。
極性反転回路（２の補数回路）108からの出力０（ｔ）
は、Gcos（ωｔ）（但し、Ｇは1/sin54゜）のＣ（ｔ）
倍に相当する。従つて、 Ｏ（ｔ） ＝Ｓ（ｔ）Gcos（ωｔ）PGsin（ωｔ）cos（ωｔ） ＋Ｄ（ｔ）Gsin（２ωｔ）cos（ωｔ） （10） この信号Ｏ（ｔ）は、サンプル・クロツクを発生するク
ロツク発生器回路106に供給される。クロツク発生器106
において、信号Ｏ（ｔ）は、低域フイルタ素子（LPF）1
11に供給されてパイロツト信号の周期に比べて比較的長
い時間に亘つて積分され、移送誤差信号として使用され
る。この積分された信号は、デジタル−アナログ変換器
（DAC）113でアナログ電圧に変換され、電圧制御発振器
（VCO）118の制御入力に供給される。VCO118はサンプリ
ング・クロツク信号を発生する。もしこのサンプリング
・クロツクがパイロツト信号に適切に位相ロツクされて
いれば、信号Ｏ（ｔ）は等式（10）に表わされる通りで
ある。等式（10）中の各項は正弦波であるため、信号Ｏ
（ｔ）の積分によつて、位相ロツク状態を示す０値の誤
差信号が得られる。逆に、サンプル・クロツクがパイロ
ツト信号に位相ロツクされていなければ、余弦項の偏角
（合成正弦波の有効角周波数）は、正弦項の偏角と一致
しない。信号Ｏ（ｔ）の第１の項と第３の項は正弦波と
なりクロツク発生器回路106で積分されて０になるが、
等式（10）の中央の項は積分されて０になる正弦波の他
にDCの項を含んでいる。この中央の項をPGsin（ωｔ）
・cos（ω＋△）（但し、△は、入力信号に乗算するの
に使用される発生された余弦信号とパイロツト信号との
間の位相誤差である）と等しいとする。三角法の恒等式
を使用すると、項PGsin（ωｔ）・cos（ωｔ＋△）は、
PG｛sin（２ωｔ＋△）＋sin△｝/2と等しいものとして
表わされる。この項を積分すると、（PGsin△）/2に比
例する位相誤差信号が得られる。この０でない位相誤差
信号によつて、VCO118の周波数は増加あるいは減少し
て、パイロツト信号に対するサンプリング・クロツクの
位相ロツクが行われる。
は、Gcos（ωｔ）（但し、Ｇは1/sin54゜）のＣ（ｔ）
倍に相当する。従つて、 Ｏ（ｔ） ＝Ｓ（ｔ）Gcos（ωｔ）PGsin（ωｔ）cos（ωｔ） ＋Ｄ（ｔ）Gsin（２ωｔ）cos（ωｔ） （10） この信号Ｏ（ｔ）は、サンプル・クロツクを発生するク
ロツク発生器回路106に供給される。クロツク発生器106
において、信号Ｏ（ｔ）は、低域フイルタ素子（LPF）1
11に供給されてパイロツト信号の周期に比べて比較的長
い時間に亘つて積分され、移送誤差信号として使用され
る。この積分された信号は、デジタル−アナログ変換器
（DAC）113でアナログ電圧に変換され、電圧制御発振器
（VCO）118の制御入力に供給される。VCO118はサンプリ
ング・クロツク信号を発生する。もしこのサンプリング
・クロツクがパイロツト信号に適切に位相ロツクされて
いれば、信号Ｏ（ｔ）は等式（10）に表わされる通りで
ある。等式（10）中の各項は正弦波であるため、信号Ｏ
（ｔ）の積分によつて、位相ロツク状態を示す０値の誤
差信号が得られる。逆に、サンプル・クロツクがパイロ
ツト信号に位相ロツクされていなければ、余弦項の偏角
（合成正弦波の有効角周波数）は、正弦項の偏角と一致
しない。信号Ｏ（ｔ）の第１の項と第３の項は正弦波と
なりクロツク発生器回路106で積分されて０になるが、
等式（10）の中央の項は積分されて０になる正弦波の他
にDCの項を含んでいる。この中央の項をPGsin（ωｔ）
・cos（ω＋△）（但し、△は、入力信号に乗算するの
に使用される発生された余弦信号とパイロツト信号との
間の位相誤差である）と等しいとする。三角法の恒等式
を使用すると、項PGsin（ωｔ）・cos（ωｔ＋△）は、
PG｛sin（２ωｔ＋△）＋sin△｝/2と等しいものとして
表わされる。この項を積分すると、（PGsin△）/2に比
例する位相誤差信号が得られる。この０でない位相誤差
信号によつて、VCO118の周波数は増加あるいは減少し
て、パイロツト信号に対するサンプリング・クロツクの
位相ロツクが行われる。
正弦波スケーリング回路116からのスケーリングされた
サンプルのうちの選択されたものは、マルチプレクサ11
8と同様な形式で10進計数器122に制御される第２のマル
チプレクサ120に供給される。第２のマルチプレクサ120
のスイツチ０乃至９に供給されるスケーリングされたサ
ンプルは、それぞれ、R0、S36、S72、S36、S0、S36、S7
2、S72、S36である。この連続するスケーリングされた
サンプルはサンプル周波数でマルチプレクサ120の出力
端子に供給され、パイロツト周波数の２倍の正弦波信号
即ちsih（２ωｔ）と、Ｃ（ｔ）を表わす入力サンプル
の乗算が行われる。第２のマルチプレクサ120の出力端
子は極性反転回路である２の補数回路114に結合されて
おり、この２の補数回路114は第２のマルチプレクサ120
のスイツチ５乃至９を介して上記出力端子に供給された
スケーリングされたサンプルの極性を反転させる。この
２の補数回路114は、10進計数器122からの桁上げ信号に
よつて直接制御される。この桁上げ信号は、計数器の接
続T0乃至T4からの出力パルスに対して論理高であり、計
数器の接続T5乃至T9からの出力パルスに対しては論理低
である。２の補数回路114は、論理高の制御信号に対し
てはサプルをそのまま通過させ、論理低の制御信号に対
しては供給された信号に補数を与える。
サンプルのうちの選択されたものは、マルチプレクサ11
8と同様な形式で10進計数器122に制御される第２のマル
チプレクサ120に供給される。第２のマルチプレクサ120
のスイツチ０乃至９に供給されるスケーリングされたサ
ンプルは、それぞれ、R0、S36、S72、S36、S0、S36、S7
2、S72、S36である。この連続するスケーリングされた
サンプルはサンプル周波数でマルチプレクサ120の出力
端子に供給され、パイロツト周波数の２倍の正弦波信号
即ちsih（２ωｔ）と、Ｃ（ｔ）を表わす入力サンプル
の乗算が行われる。第２のマルチプレクサ120の出力端
子は極性反転回路である２の補数回路114に結合されて
おり、この２の補数回路114は第２のマルチプレクサ120
のスイツチ５乃至９を介して上記出力端子に供給された
スケーリングされたサンプルの極性を反転させる。この
２の補数回路114は、10進計数器122からの桁上げ信号に
よつて直接制御される。この桁上げ信号は、計数器の接
続T0乃至T4からの出力パルスに対して論理高であり、計
数器の接続T5乃至T9からの出力パルスに対しては論理低
である。２の補数回路114は、論理高の制御信号に対し
てはサプルをそのまま通過させ、論理低の制御信号に対
しては供給された信号に補数を与える。
２の補数回路114からの出力信号Op（ｔ）は、Ｃ（ｔ）
・sin（２ωｔ）に相当し、展開すると次のように表わ
される。
・sin（２ωｔ）に相当し、展開すると次のように表わ
される。
Op（ｔ）＝〔Ｓ（ｔ）・sin（２ωｔ） ＋Ｐ｛cos（ωｔ）−cos（３ωｔ）｝/2 ＋Ｄ（ｔ）｛１−cos（４ωｔ）｝/2〕Ｇ （11） 但し、Ｇはsin54゜の逆数に等しい。２の補数回路114か
らの信号Op（ｔ）は低域通過フイルタ（LPF）115に供給
される。LPF115は、Op（ｔ）の変形された項から（Ｌ−
Ｒ）信号に相当するベースバンド成分GD（ｔ）/2を分離
する。
らの信号Op（ｔ）は低域通過フイルタ（LPF）115に供給
される。LPF115は、Op（ｔ）の変形された項から（Ｌ−
Ｒ）信号に相当するベースバンド成分GD（ｔ）/2を分離
する。
第５図の処理回路は特に構成素子の使用効率がよい。そ
れは、１個のマルチプレクサ・デコーダ（10進計数器12
2）と４個のスケーリング回路（正弦波スケーリング回
路116内）を使用してある周波数の余弦とこの周波数の
２倍の正弦波の両方を発生させ、正弦波信号によつてス
ケーリングされたサンプルを生成し得ることからであ
る。このように少数のハードウエアによつて、（Ｌ−
Ｒ）差信号の同期検波とサンプリング・クロツクを位相
ロツクするための誤差信号の同期検波の双方を行ない得
るという利点がある。
れは、１個のマルチプレクサ・デコーダ（10進計数器12
2）と４個のスケーリング回路（正弦波スケーリング回
路116内）を使用してある周波数の余弦とこの周波数の
２倍の正弦波の両方を発生させ、正弦波信号によつてス
ケーリングされたサンプルを生成し得ることからであ
る。このように少数のハードウエアによつて、（Ｌ−
Ｒ）差信号の同期検波とサンプリング・クロツクを位相
ロツクするための誤差信号の同期検波の双方を行ない得
るという利点がある。
第１図はこの発明を理解するのに役立つ波形図、第２図
はこの発明を実施したシリアル・ビツト乗算器の一例を
示すブロツク図、第３図は第２図の乗算器の動作の説明
に役立つ波形図、第４図はこの発明を実施した並列ビツ
ト乗算器の一例を示すブロツク図、第５図はこの発明を
使用した、複合音声信号の各成分を分離するシリアル・
ビツト音声処理装置のブロツク図である。 100……サンプリングされたデータ信号供給端子、 106……クロツク発生器回路（位相ロツク手段）、 108……２の補数回路（位相ロツク手段）、 116……複数のスケーリング回路、 118……マルチプレクサ（多重化手段）、 120……マルチプレクサ（多重化手段）。
はこの発明を実施したシリアル・ビツト乗算器の一例を
示すブロツク図、第３図は第２図の乗算器の動作の説明
に役立つ波形図、第４図はこの発明を実施した並列ビツ
ト乗算器の一例を示すブロツク図、第５図はこの発明を
使用した、複合音声信号の各成分を分離するシリアル・
ビツト音声処理装置のブロツク図である。 100……サンプリングされたデータ信号供給端子、 106……クロツク発生器回路（位相ロツク手段）、 108……２の補数回路（位相ロツク手段）、 116……複数のスケーリング回路、 118……マルチプレクサ（多重化手段）、 120……マルチプレクサ（多重化手段）。
Claims (1)
- 【請求項１】サンプリングされたデータ信号を供給する
端子と、 上記端子にそれぞれ結合されており、０度と少なくとも
90度との間の角増分の正弦および余弦のうちの１つを表
わす三角比に実質的に相当する係数によってスケーリン
グされた上記サンプリングされたデータ信号を表わす複
数の信号を同時に発生する複数のスケーリング回路と、 上記複数のスケーリング回路に結合されており、上記複
数の信号をある順序で連続的に出力端子に供給して、正
弦波信号を乗ぜられた上記サンプリングされたデータ信
号に相当する出力信号を生成する多重化手段と、 上記多重化手段に結合されており、上記出力信号に応答
して、上記サンプリングされたデータ信号のサンプルの
発生を上記正弦波信号に位相ロックする手段と、からな
るサンプリングされたデータ信号に正弦波信号を乗算す
る装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US879979 | 1986-06-30 | ||
| US06/879,979 US4727333A (en) | 1986-06-30 | 1986-06-30 | Circuitry for multiplying a PCM signal by a sinusoid |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326131A JPS6326131A (ja) | 1988-02-03 |
| JPH0750845B2 true JPH0750845B2 (ja) | 1995-05-31 |
Family
ID=25375273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62162187A Expired - Lifetime JPH0750845B2 (ja) | 1986-06-30 | 1987-06-29 | 乗算装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4727333A (ja) |
| EP (1) | EP0251703B1 (ja) |
| JP (1) | JPH0750845B2 (ja) |
| KR (1) | KR970008534B1 (ja) |
| CA (1) | CA1267698A (ja) |
| DE (1) | DE3787760T2 (ja) |
| ES (1) | ES2043658T3 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361419B1 (ko) * | 1991-11-26 | 2002-11-22 | 엥겔하드 코포레이션 | 세리아-알루미나 산화 촉매 및 그 사용 방법 |
| CA2124439A1 (en) * | 1991-11-26 | 1993-06-10 | Kenneth E. Voss | Oxidation catalyst and method of use |
| US5604768A (en) * | 1992-01-09 | 1997-02-18 | Cellnet Data Systems, Inc. | Frequency synchronized bidirectional radio system |
| US5377232A (en) * | 1992-01-09 | 1994-12-27 | Cellnet Data Systems, Inc. | Frequency synchronized bidirectional radio system |
| US6248684B1 (en) | 1992-11-19 | 2001-06-19 | Englehard Corporation | Zeolite-containing oxidation catalyst and method of use |
| KR100387042B1 (ko) * | 1995-12-30 | 2003-08-14 | 삼성전자주식회사 | 톤신호발생장치 |
| KR20020080669A (ko) * | 2001-04-17 | 2002-10-26 | (주)한일정보비젼 | 원격강의 시스템의 전자펜 |
| US6832078B2 (en) | 2002-02-26 | 2004-12-14 | Broadcom Corporation | Scaling adjustment using pilot signal |
| EP1349386B1 (en) * | 2002-02-26 | 2012-10-24 | Broadcom Corporation | Method and apparatus of performing sample rate conversion of a multi-channel audio signal |
| JP4161913B2 (ja) * | 2004-02-16 | 2008-10-08 | ソニー株式会社 | 正弦波乗算回路及び正弦波乗算方法 |
| EP1605354A1 (en) * | 2004-06-10 | 2005-12-14 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for improved synchronization of a processing unit for multimedia streams in a multithreaded environment |
| US7518661B2 (en) * | 2005-09-30 | 2009-04-14 | Sigmatel, Inc. | System and method of audio detection |
| KR100783691B1 (ko) * | 2006-05-11 | 2007-12-07 | 한국과학기술원 | 프리엠퍼시스를 가지는 직렬 전송 장치 |
| US9561070B2 (en) * | 2013-03-15 | 2017-02-07 | St. Jude Medical, Cardiology Division, Inc. | Ablation system, methods, and controllers |
| EP2967728A1 (en) | 2013-03-15 | 2016-01-20 | St. Jude Medical, Cardiology Division, Inc. | Ablation system, methods, and controllers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050806A (ja) * | 1973-09-05 | 1975-05-07 | ||
| JPS60157306A (ja) * | 1984-01-09 | 1985-08-17 | Yokogawa Hewlett Packard Ltd | 信号検波回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592216B2 (ja) * | 1980-11-28 | 1984-01-17 | ヤマハ株式会社 | Ｆｍステレオ復調回路 |
| NL8104668A (nl) * | 1981-10-14 | 1983-05-02 | Philips Nv | Vermenigvuldigschakeling voor stereo-decoders. |
| NL8204687A (nl) * | 1982-12-03 | 1984-07-02 | Philips Nv | Klokgestuurde filterinrichting. |
| US4731798A (en) * | 1982-12-07 | 1988-03-15 | Josef Dirr | Method for transmitting information, in which the signals are coded as amplitudes of the half-waves or periods of a sinusoidal alternating current |
| NL8302591A (nl) * | 1983-07-20 | 1985-02-18 | Philips Nv | Vermenigvuldigschakeling met geschakelde capaciteiten circuits. |
| NL8401277A (nl) * | 1984-04-19 | 1985-11-18 | Philips Nv | Fasevergrendelde lus met omschakelbare fasedetektor. |
-
1986
- 1986-06-30 US US06/879,979 patent/US4727333A/en not_active Expired - Lifetime
-
1987
- 1987-06-18 CA CA000540010A patent/CA1267698A/en not_active Expired - Fee Related
- 1987-06-25 EP EP87305660A patent/EP0251703B1/en not_active Expired - Lifetime
- 1987-06-25 ES ES87305660T patent/ES2043658T3/es not_active Expired - Lifetime
- 1987-06-25 DE DE87305660T patent/DE3787760T2/de not_active Expired - Fee Related
- 1987-06-29 KR KR1019870006610A patent/KR970008534B1/ko not_active IP Right Cessation
- 1987-06-29 JP JP62162187A patent/JPH0750845B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5050806A (ja) * | 1973-09-05 | 1975-05-07 | ||
| JPS60157306A (ja) * | 1984-01-09 | 1985-08-17 | Yokogawa Hewlett Packard Ltd | 信号検波回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1267698A (en) | 1990-04-10 |
| EP0251703A3 (en) | 1989-07-26 |
| KR880000873A (ko) | 1988-03-30 |
| DE3787760T2 (de) | 1994-04-14 |
| DE3787760D1 (de) | 1993-11-18 |
| JPS6326131A (ja) | 1988-02-03 |
| EP0251703A2 (en) | 1988-01-07 |
| KR970008534B1 (ko) | 1997-05-24 |
| EP0251703B1 (en) | 1993-10-13 |
| ES2043658T3 (es) | 1994-01-01 |
| US4727333A (en) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| JPH0750845B2 (ja) | 乗算装置 | |
| US4878029A (en) | Complex digital sampling converter for demodulator | |
| CA2007149C (en) | Homodyne down-converter with digital hilbert transform filtering | |
| FI85076B (fi) | Digital radiofrekvensmottagare. | |
| JPS60217714A (ja) | 補間的時間−離散フイルタ装置 | |
| US20140159929A1 (en) | Delta-modulation signal processors: linear, nonlinear and mixed | |
| US6285306B1 (en) | Circuits and methods for functional processing of delta modulated pulse density stream | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| US5712879A (en) | Differential detecting device | |
| US4731844A (en) | Apparatus for cancelling a pilot signal from a composite signal | |
| US3761916A (en) | Analog to digital converter | |
| JPS5934017B2 (ja) | デイジタル位相同期ル−プ | |
| JPS61194905A (ja) | デジタル集積周波数復調回路 | |
| JPH01144818A (ja) | 数値制御形発振回路 | |
| JP2596350B2 (ja) | Ｆｓｋ変調器 | |
| JP2625696B2 (ja) | Ｓｓｂ変調回路 | |
| SU449348A1 (ru) | Функциональный преобразователь | |
| JPS6331139B2 (ja) | ||
| SU1448410A1 (ru) | Цифровой синтезатор частот | |
| JPS5915536B2 (ja) | デイジタル位相同期ル−プ | |
| JPH05211412A (ja) | ダイレクト・デジタル・シンセサイザ | |
| Heyliger | Digital frequency modulation as a technique for improving telemetry sampling bandwidth utilization | |
| JPS63142708A (ja) | 周波数復調装置 | |
| JPH0918442A (ja) | 直交度測定装置 |