JPS63142708A - 周波数復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔厘業上の利用分野〕 本発明は周波数復調装置に関し、特にデジタル信号処理
技術によって周波数復調を行なう方式に関する。

〔従来の技術〕

従来、デジタル信号処理技術を使った周波数復調装置と
して、第３図の方式がある。第３図において、１は９０
°位相シフト器、１１は除算器、５はｊａｎ−’発生器
、８は遅延素子、９は減算器である。一般に、振幅変動
を伴なった拘波：Ｅｉ変調ｍｆｔｔｌのｔ＝：ｎＴ（ｎ
：整数、゛ｒ：標本間隔）における標本値に’　（ｎ　
Ｔ　）は、次のように表わされる。

ここで、上＋　（ｎＴ）　：振幅変動をもった周波数変
調信号、Ａ（ｎＴ）：振幅変動、Φ（ｎ’ｒ）：位相信
号、Ｃ１：定数、Ｘ（ｉＴ）：ベースバンド信号、ω０
：搬送角周波数、Ｔ：標本間隔 第３図の方式では振幅変動Ａ　（ｎ　Ｔ　）の影響を充
分に小さくして周波数復調することができる。すなわち
、９０’位相シフト器１によって、入力信号に’　（ｎ
　’ｆ’　）から、９０°位相が遅れた信号Ｇ（、ｎＴ
）を作る。

ここでＧ（ｎ　Ｔ　）は ＧＣｎ’、［”　）　＝Ａ（ｎＴ　）　・ｃｏｓ　（Φ
（ｎ　Ｔ　）　　２Ａ（ｎ’ｌ’）−ｓｉｎ（Φ（ｎＴ
））　　・＋３１と表わされる。

次に、Ｆ（ｎＴ）とＧ　（ｎ　’Ｉｔ’　）を入力する
除算器１１によって、Ｇ　（ｎ　Ｔ　）／Ｆ”　（ｎ　
Ｔ　）を計算し、Ａ（ｎＴ）の影響を除いた信号ｊａｎ
（Φ（ｎＴ））を得る。さらに、この信号をｊａｎ−”
発生器１２に入力し、位相信号Φ（ｎＴ）を得る。さら
に、Φ（ｎＴ）を入力とした遅延素子８によって、−標
本間隔遅延された信号Φ（（ｎ−ｘ）−Ｔ）を得、減算
器９によって、Φ（ｎＴ）−Φ（（ｎ−１）・Ｔ〕を得
る。ここで、Φ（ｎＴ）−Φ（（ｎ−１）　・Ｔ　）＝
Ｃ＋−Ｘ（（ｎ−１）−Ｔ）＋ω□Ｔ・・・・・・（４
） であるので、本周波数復調装置の出力に、適当な加算２
乗算を行なうことによって、ベースバンド信号Ｘ（ｎ’
ｌ’）を得ることができる。また、一般に、ｊａｎ−１
発生器１２を高速に実現するのに、ｔａｎ−’テーブル
ＲＯＭを用いることが多い。このとき、ｔａｎ−’が原
点に対し、対称であることを利用してｔａｎ−１テーブ
ルＲ，ＯＭを小さくする方法があり、これを第４図に示
す。

第４図で、１３は絶対値回路、５は零及び正の値を入力
とするｊａｎ　”発生器であり、６はＦ（ｎ’ｒ）とＧ
（ｎＴ）の符号の排他的論理和を出力する符号比較器で
あり、７はｊａｎ−’発生器５の出力を入力とし、符号
比較器の出力が１１１のときに、補数器として動作し、
符号比較器の出力が０１１でない場合は、入力をぞの箇
ま出力する。制御入力をもった補数器である。第４図の
方式では第３図に比較してｊａｎ−’テーブルＲ，ＯＭ
を妻の大きさにすることができる。

〔発明が解決しようとする問題点〕

上述した従来の周波数復調装置では、除算器を必要とし
ているので、動作速度が除算器の速度によって制限され
る。また、回路構成が複雑になり。

回路規模も大きくなる。また、ｊａｎ　’発生器を構成
するときに、出力が小さいときの入力精度、及び入力が
大きいときの出力精度を充分にとることが輸しく、ｊａ
ｎ　’発生器の構成を複雑にしている。

上述した従来の周波数復調装置に対し、本発明は除算に
対数演算を利用することにより、除算器を用いない構成
となっている。また、さらにｊａｎ　’発生器をｊａｎ
　−’　（ａｘ）発生器とし、入力精度、出力精度を得
や丁くしている。

Ｌ問題点を）Ｅ決するための手段〕 本発明の周波数復調装置は、周波数変調信号を入力とす
る９０’位相シフト器と、前記周波数変調信号を入力と
する第１のＬＯＧ発生器と、前記９０゜位相シフト器の
出力を入力とする第２のＬＯＧ発生器と、前記第１およ
び第２のＬＯＧ発生器の各出力を入力とする減算器と、
該減算器の出力を入力とするコード変換器と、前記周波
数変調信号と前記９０°位相シフト器の出力を入力とす
る符号比較器と、前記コード変換器の出力を入力とし、
前記符号比較器の出力を制御入力とする補数計ｐ器と、
該補数計算器の出力を入力とする遅延素子と、該遅延素
子の出力と、前記補数計算器の出力を入力とする減算器
と合有している。

〔実施例〕

第１図１本発明の一実施例を示すブロック図である。第
１図において、２はＬＯＧ発生器であり、Ｌ（ＪＧの基
数は正の実数ならば何でも良く、本発明では規定しない
。また、ＬＯＧ発生器はＬＯＧテーブルＲＯＭを用いて
構成できる。３は減算器であシ、組合せ回路によって構
成される。４はベキ乗発生器であり、基数ａはＬＯＧ発
生器の基数と同一である３）また、ベキ乗発生ＺＳはａ
ＸデープルＲＯＭを用いて構成できる。そめ他の構成は
第４図に示した従来例と同じでちる。２つのＬＯＧ発生
器２のうち、１つは周波数変調信号Ｆ（ｎＴ）を入力と
し、他の１つはＦ（ｎＴ）の位相を９０°遅らせた信号
Ｇ（ｎ’ｌ’）を入力とし、それぞれＬＯＧ　ａＩＦ（
ｎＴ）　Ｉ、ＬＯＧａＩＧ（ｎ’ｆ’）ｌを出力する。

減算くン 器３は前記２のＬＯＧ発生器２の出力を人力とし、ＬＵ
Ｇａｌｕ（ｎＴ月−ＬＯＧａｌＦ（ｎＴ）　ｌを出力す
る。ベキ乗発生器４は減算器３の出力を入力とじＩＧ（
ｎＴ）／Ｆ（ｎＴ）ｌを出力する。ベキ乗発生器４およ
びｔａｎ−”発生器５によりコード変換器１００を構成
している。その他の動作は第４図に示した従来例と同じ
である。

〔実施例２〕 第２図は本発明の第２の実施例を示すブロック図である
。第２図において、１０はｊａｎ”−’　（ａｘ）発生
器であシ、第１図におけるベキ乗発生器４とｔａｎ”−
’発生器５を同時に栴成しコード発生器１００を得てい
る。ｊａｎ　’（ａｘ）は、ｔａｎ−”　（ａｘ）テー
ブルＲＯＭを用いて構成できる。この実施例では、ベキ
乗発生器とｔａｎ−’発生器を同時に構成するため回路
規模を小さくできる。また、第５図、第６図゛に示すよ
うに、ｔａｎ７’　（ａｘ）の入出力特性の傾きがｔａ
ｎ−’　（ｘｉと比較してゆるやかであるので入力精度
。

出力精度がとりやすいという利点がある。

〔発明の効果〕

以上説明したように、本発明は２つのＬＯＧ発生器と１
つの減算器とベキ栄発生器を用いることによシ、除算器
を用いずに、周波数復調装置を構成でき、比較的簡単な
構成で高速な周波数復調装置が実現でき、さらにｔａｎ
　’（ａ”）発生器を用いることにより、充分な入力精
度、出力精度を得たまま、より簡単な回路構成を実現で
きる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の第２の実施例を示すブロック図、第３図及び第
４図は従来の実施例を示すブロック図、第５図はｊａｎ
−’　（ｘ）、（Ｘ：入力）の入出力特性図、第６図は
ｊａｎ　”（ａｘ）、（ｘ：入力、ａ：基数）の入出力
特性図である。 図中の符号において、１・・・・・・９０°位相シフト
器、２・・・・・・ＬＯＧ発生器、３，９・・・・・・
減算器、４・・・・・・ベキ乗発生器、５，１２・・・
・・・ｔａｎ　”発生器、６・・・・・・符号比較器、
７・・・・・・補数計算器、８・・・・・・遅延素子、
１０・・・・・・ｔａｎ−’（ａｘ）発生器、１１・・
・・・・除算器、１３・・・・・・絶対値回路、１００
・・・・・・コード発生器。 代理人　弁理士　　内　原　　　晋、−舊ダ図 一′　茅乙図　　　゛

Claims (1)

1. 【特許請求の範囲】 １、周波数変調信号を入力とする９０°位相シフト器と
   、前記周波数変調信号を入力とする第１のＬＯＧ発生器
   と、前記９０°位相シフト器の出力を入力とする第２の
   ＬＯＧ発生器と、前記第１および第２のＬＯＧ発生器の
   各出力を入力とする減算器と、前記減算器の出力を入力
   とするコード変換器と、前記周波数変調信号と前記９０
   °位相シフト器の出力を入力とする符号比較器と、前記
   コード変調器の出力を入力とし、前記符号比較器の出力
   を制御入力とする補数計算器と、前記補数計算器の出力
   を入力とする遅延素子と、前記遅延素子の出力と、前記
   補数計算器の出力を入力とする減算器とを有し、前記減
   算器出力をもって復調出力とすることを特徴とする周波
   数復調装置。 ２、前記コード変換器が前記減算器出力を入力とするべ
   き剰発生器と、前記ベキ乗発生器の出力を入力とするｔ
   ａｎ＾−＾１発生器とを有し、前記ｔａｎ＾−＾１発生
   器の出力をもって前記コード変換器出力とする特許請求
   の範囲第１項記載の周波数復調装置。 ３、前記コード変換器がアドレス：Ｘに対し、ｔａｎ＾
   −＾１（ａ＾Ｘ）（ａ：第一項記載の周波数変換装置に
   おけるＬＯＧ発生器の基数）の値を有するＲＯＭである
   特許請求の範囲第１項記載の周波数復調装置。