JP2001186208A - 復調回路 - Google Patents

復調回路

Info

Publication number
JP2001186208A
JP2001186208A JP37096399A JP37096399A JP2001186208A JP 2001186208 A JP2001186208 A JP 2001186208A JP 37096399 A JP37096399 A JP 37096399A JP 37096399 A JP37096399 A JP 37096399A JP 2001186208 A JP2001186208 A JP 2001186208A
Authority
JP
Japan
Prior art keywords
signal
frequency
cos
sin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP37096399A
Other languages
English (en)
Inventor
Yoshihiro Inada
至弘 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP37096399A priority Critical patent/JP2001186208A/ja
Priority to US09/593,933 priority patent/US6356145B1/en
Publication of JP2001186208A publication Critical patent/JP2001186208A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009Compensating quadrature phase or amplitude imbalances
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/66Circuits for processing colour signals for synchronous demodulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Processing Of Color Television Signals (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 クロック信号SCLKの周波数を搬送波周波
数の4の整数倍にしなければ、変調信号Cinを正しく
復調することができず、システムを構築する上で、クロ
ック信号SCLKの周波数に制約が加わるなどの課題が
あった。 【解決手段】 クロマ信号Cinの搬送波周波数ωと同
一周波数の正弦波信号sin(ω)及び余弦波信号co
s(ω)を生成する数値演算オシレータ回路12を設
け、その正弦波信号sin(ω)と余弦波信号cos
(ω)をそれぞれクロマ信号Cinに乗算する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、任意の搬送波周
波数により変調された変調信号を復調する復調回路に関
するものである。
【0002】
【従来の技術】図5は従来の復調回路を示す構成図であ
り、図において、1はシステムクロックであるクロック
信号SCLKの立ち下がりに同期して、分周信号BRS
ELを出力する分周回路、2は分周回路1が出力する分
周信号BRSELの立ち下がりに同期して、分周信号N
PSELを出力する分周回路、3は分周回路1が出力す
る分周信号BRSELを反転して、反転信号NBRSE
Lを出力するインバータ回路、4は変調信号Cinに
“−1”を乗算して、2の補数信号NCinを出力する
2の補数回路、5は分周回路2が出力する分周信号NP
SELが“1”のとき2の補数回路4が出力する2の補
数信号NCinを選択して出力し、その分周信号NPS
ELが“0”のとき変調信号Cinを選択して出力する
データ選択回路である。
【0003】6は分周回路1が出力する分周信号BRS
ELが“1”のとき、クロック信号SCLKの立ち上が
りに同期して、データ選択回路5が出力するデータ入力
信号CABSを出力信号BYとして出力するイネーブル
付DFF回路、7はインバータ回路3が出力する反転信
号NBRSELが“1”のとき、クロック信号SCLK
の立ち上がりに同期して、データ選択回路5が出力する
データ入力信号CABSを出力信号RYとして出力する
イネーブル付DFF回路である。
【0004】次に動作について説明する。この従来例に
おけるクロック信号SCLKの周波数は、変調信号Ci
nの搬送波周波数の4倍であり、変調信号Cinは、B
成分及びR成分が特定の搬送波周波数で直角2相平衡変
調された信号である。
【0005】まず、分周回路1は、図6に示すように、
クロック信号SCLKの立ち下がりに同期して、分周信
号BRSELを出力し、分周回路2は分周回路1が出力
する分周信号BRSELの立ち下がりに同期して、分周
信号NPSELを出力する。また、インバータ回路3は
分周回路1が出力する分周信号BRSELを反転して、
反転信号NBRSELを出力する。
【0006】一方、2の補数回路4は変調信号Cinに
“−1”を乗算して、2の補数信号NCinを出力す
る。そして、データ選択回路5は、分周回路2が出力す
る分周信号NPSELが“1”のときは、2の補数回路
4が出力する2の補数信号NCinを選択し、2の補数
信号NCinをデータ入力信号CABSとして、イネー
ブル付DFF回路6,7に出力する。逆に、分周回路2
が出力する分周信号NPSELが“0”のときは、変調
信号Cinを選択し、その変調信号Cinをデータ入力
信号CABSとして、イネーブル付DFF回路6,7に
出力する。
【0007】イネーブル付DFF回路6は、分周回路1
が出力する分周信号BRSELが“1”のとき、クロッ
ク信号SCLKの立ち上がりに同期して、データ選択回
路5が出力するデータ入力信号CABSを出力信号BY
として出力し、イネーブル付DFF回路7は、インバー
タ回路3が出力する反転信号NBRSELが“1”のと
き、クロック信号SCLKの立ち上がりに同期して、デ
ータ選択回路5が出力するデータ入力信号CABSを出
力信号RYとして出力する。
【0008】これにより、変調信号が“+B1,−R
1,−B2,+R2,+B3,−R3,−B4,+R
4,…”を内容とする信号である場合、図6に示すよう
に、イネーブル付DFF回路6から“B1,B2,B
3,B4,…”を内容とする出力信号BYが出力され、
イネーブル付DFF回路7から“R1,R2,R3,R
4,…”を内容とする出力信号RYが出力される。
【0009】
【発明が解決しようとする課題】従来の復調回路は以上
のように構成されているので、クロック信号SCLKの
周波数を変調信号Cinの搬送波周波数の4倍にすれ
ば、変調信号Cinを正しく復調することができるが、
クロック信号SCLKの周波数を搬送波周波数の4の整
数倍にしなければ、変調信号Cinを正しく復調するこ
とができず、システムを構築する上で、クロック信号S
CLKの周波数に制約が加わるなどの課題があった。
【0010】この発明は上記のような課題を解決するた
めになされたもので、クロック信号の周波数に制約を受
けることなく、変調信号を復調することができる復調回
路を得ることを目的とする。
【0011】
【課題を解決するための手段】この発明に係る復調回路
は、変調信号の搬送波周波数と同一周波数の正弦波信号
及び余弦波信号を生成する信号生成手段を設けたもので
ある。
【0012】この発明に係る復調回路は、フィルタ手段
から出力される復調信号に残留する位相角差分を除去す
る補正手段を設けたものである。
【0013】この発明に係る復調回路は、変調信号に含
まれる周波数成分のうち、搬送波周波数以外の周波数成
分を除去するBPF回路を乗算手段の前段に設けたもの
である。
【0014】この発明に係る復調回路は、システムクロ
ックに同期して基数値を逐次加算し、その加算結果をS
in変換器とCos変換器に入力して、搬送波周波数と
同一周波数の正弦波信号及び余弦波信号を生成するよう
にしたものである。
【0015】この発明に係る復調回路は、変調信号とし
て、映像信号のクロマ信号を用いるようにしたものであ
る。
【0016】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による復
調回路を示す構成図であり、図において、11は変調信
号であるクロマ信号Cinに含まれる周波数成分のう
ち、搬送波周波数ω以外の周波数成分を除去するBPF
回路、12はクロマ信号Cinの搬送波周波数ωと同一
周波数の正弦波信号sin(ω)、余弦波信号cos
(ω)を生成する数値演算オシレータ回路(信号生成手
段)、13は数値演算オシレータ回路12により生成さ
れた正弦波信号sin(ω)をBPF回路11から出力
されたクロマ信号Cinに乗算する乗算器、14は数値
演算オシレータ回路12により生成された余弦波信号c
os(ω)をBPF回路11から出力されたクロマ信号
Cinに乗算する乗算器である。なお、乗算器13,1
4から乗算手段が構成されている。
【0017】15は乗算器13の乗算結果から搬送波周
波数ωの2倍の周波数成分を除去して復調信号であるク
ロマ信号のB成分を出力するLPF回路、16は乗算器
14の乗算結果から搬送波周波数ωの2倍の周波数成分
を除去して復調信号であるクロマ信号のR成分を出力す
るLPF回路である。なお、LPF回路15,16から
フィルタ手段が構成されている。17はLPF回路1
5,16から出力されるクロマ信号のB成分,R成分に
残留する位相角差分を除去する位相補正回路(補正手
段)である。
【0018】図3は数値演算オシレータ回路12の内部
構成を示す構成図であり、図において、21は正弦波信
号sin(ω)及び余弦波信号cos(ω)の周波数を
決定する基数値を格納する基数値格納レジスタ、22は
D−FF回路23の出力値に基数値を加算する加算器、
23はクロック信号SCLKに同期して、加算器22の
加算結果を出力するD−FF回路、24はD−FF回路
23の出力値の上位9ビットをsin変換して正弦波信
号sin(ω)を出力するSin変換器、25はD−F
F回路23の出力値の上位9ビットをcos変換して余
弦波信号cos(ω)を出力するCos変換器である。
【0019】次に動作について説明する。この実施の形
態1における復調回路は、変調信号であるクロマ信号C
inを入力し、そのクロマ信号Cinを復調して、その
B成分とR成分を出力するが、クロマ信号Cinは、図
4に示すように、バースト信号成分と映像信号成分から
構成されている。なお、バースト信号は、変調の搬送波
信号の位相を180度反転した信号であり、復調の基準
位相となるものである。
【0020】まず、BPF回路11は、変調信号である
クロマ信号Cinを入力すると、そのクロマ信号Cin
に含まれる周波数成分のうち、搬送波周波数ω以外の周
波数成分を除去し、除去後のクロマ信号Cinを乗算器
13,14に出力する。一方、数値演算オシレータ回路
12は、クロマ信号Cinの搬送波周波数ωと同一周波
数の正弦波信号sin(ω)、余弦波信号cos(ω)
を生成する。
【0021】即ち、数値演算オシレータ回路12のD−
FF回路23が、図3に示すように、クロック信号SC
LKに同期して、基数値格納レジスタ21に格納されて
いる基数値を加算器22の加算結果に足し加えさせるこ
とにより、クロック信号SCLKと正弦波信号sin
(ω)及び余弦波信号cos(ω)との位相角を計算す
る。
【0022】そして、Sin変換器24は、この位相角
(D−FF回路23の出力値の上位9ビット)をsin
変換することにより正弦波信号sin(ω)を求めて、
その正弦波信号sin(ω)を乗算器13に出力する。
また、Cos変換器25は、この位相角(D−FF回路
23の出力値の上位9ビット)をcos変換することに
より余弦波信号cos(ω)を求めて、その余弦波信号
cos(ω)を乗算器14に出力する。
【0023】ここで、基数値格納レジスタ21に格納さ
れている基数値をN、クロック信号SCLKの周波数を
SCLKf、D−FF回路23の出力値のビット幅をM
とすると、Sin変換器24及びCos変換器25の出
力信号の周波数Fout(理想的には、Foutはωと
一致する)は次のように表すことができる。 Fout=SCLKf×N÷2
【0024】このときの出力信号の周波数分解能Δfは
次の通りである。 Δf=SCLKf÷2 また、この出力信号と理想信号の位相分解能Δθは、S
in変換器24及びCos変換器25に与えるビット幅
をLとすると次のようになる。 Δθ=360÷2 以上から明らかなように、数値演算オシレータ回路12
では、基数値格納レジスタ21に格納する基数値Nを適
宜変えることにより、所望の周波数の出力信号を生成す
ることが可能である。
【0025】このようにして、数値演算オシレータ回路
12が正弦波信号sin(ω)、余弦波信号cos
(ω)を出力すると、これらの信号を用いて、クロマ信
号Cinを復調するが、クロマ信号Cinは、B成分と
R成分の信号をバースト周波数の信号により直角2相平
衡変調されているので(図2を参照)、次のように表さ
れる。 Cin=R・cos(ω)+B・sin(ω) バースト部分は、復調軸に対して180度位相にあるの
で、バースト部分のクロマ信号Cinは、次のように表
される。 Cin=R・cos(π+ω)+B・sin(π+ω) =−R・cos(ω)−B・sin(ω)
【0026】したがって、乗算器13がBPF回路11
から出力されたバースト部分のクロマ信号Cinに数値
演算オシレータ回路12から出力された正弦波信号si
n(ω+θ)を乗算すると次のようになる。ただし、θ
はクロマ信号Cinのバースト信号成分と、正弦波信号
sin(ω)及び余弦波信号cos(ω)との位相差で
ある。理想的にはθ=0であるが、実際には若干の誤差
が生じることがあるので、θを含めている。 Cin・sin(ω+θ) =(−R・cos(ω)−B・sin(ω))・sin(ω+θ) =(−R・sin(2ω)・cos(θ))/2+(−R・sin(θ))/2 +(−R・cos(2ω)・sin(θ))/2+(−B・cos(θ))/2 −(−B・cos(2ω)・cos(θ))/2 +(−B・sin(2ω)・sin(θ))/2
【0027】同様に、乗算器14がBPF回路11から
出力されたバースト部分のクロマ信号Cinに数値演算
オシレータ回路12から出力された余弦波信号cos
(ω+θ)を乗算すると次のようになる。 Cin・cos(ω+θ) =(−R・cos(ω)−B・sin(ω))・cos(ω+θ) =(−R・cos(θ))/2+(−R・cos(2ω)・cos(θ))/2 −(−R・sin(2ω)・sin(θ))/2 +(−B・sin(2ω)・cos(θ))/2−(−B・sin(θ))/2 +(−B・cos(2ω)・sin(θ))/2
【0028】LPF回路15は、乗算器13の乗算結果
からバースト周波数の2倍の周波数成分(2ωの周波数
成分)を減衰させる。即ち、乗算器13の乗算結果にお
いて、cos(2ω)=sin(2ω)=0とする。 Cin・sin(ω+θ) =−R・0・cos(θ)/2−R・sin(θ)/2 −R・0・sin(θ)/2−B・cos(θ)/2 +B・0・cos(θ)/2−B・0・sin(θ)/2 =(−R・sin(θ)−B・cos(θ))/2 (1)
【0029】LPF回路16は、乗算器14の乗算結果
からバースト周波数の2倍の周波数成分(2ωの周波数
成分)を減衰させる。即ち、乗算器14の乗算結果にお
いて、cos(2ω)=sin(2ω)=0とする。 Cin・cos(ω+θ) =−R・cos(θ)/2−R・0・cos(θ)/2 +R・0・sin(θ)/2−B・0・cos(θ)/2 +B・sin(θ)/2−B・0・sin(θ)/2 =(−R・cos(θ)+B・sin(θ))/2 (2)
【0030】式(1)、式(2)において、θ=0の場
合は、下記の通りとなり、クロマ信号CinからB成分
とR成分を復調することができる。 Cin・sin(ω+0)=−B/2 (3) Cin・cos(ω+0)=−R/2 (4) 一方、θ≠0の場合は、クロマ信号Cinから復調され
たB成分とR成分に位相角差分が混合された状態にな
る。
【0031】位相補正回路17は、クロマ信号から復調
されたB成分とR成分に残留する位相角差分を除去する
ため、下記に示す補正演算を実施する。ただし、ここで
は、説明の便宜上、補正前のB成分及びR成分をそれぞ
れB’,R’とし、補正後のB成分及びR成分をそれぞ
れB,Rと表記する。まず、位相補正回路17の入力信
号であるB’,R’は、式(1)、式(2)より、次の
ようになる。 Cin・sin(ω+θ) =B’ =(−R・sin(θ)−B・cos(θ))/2 (5) Cin・cos(ω+θ) =R’ =(−R・cos(θ)+B・sin(θ))/2 (6)
【0032】式(5)、式(6)からB,Rを解くと次
のように表されるので、位相補正回路17は、式
(7)、式(8)の計算結果を補正結果として出力す
る。 B=−2B’・cos(θ)+2R’・sin(θ) (7) R=−2B’・sin(θ)−2R’・cos(θ) (8) ただし、式(7)、式(8)におけるcos(θ)とs
in(θ)は、次のようにして求める。
【0033】まず、クロマ信号Cinのバースト信号成
分は、搬送波周波数(復調軸)に対して180度位相に
あるため、R成分が存在せず、B成分のみが存在する。
したがって、式(5)、式(6)は次のようになる。た
だし、下式において、R_Bstはバースト信号成分の
R成分の波高値、B_Bstはバースト信号成分のB成
分の波高値である。
【0034】 B’ =(−R_Bst・sin(θ)−B_Bst・cos(θ))/2 =(−0・sin(θ)−B_Bst・cos(θ))/2 =−B_Bst・cos(θ)/2 (9) R’ =(−R_Bst・cos(θ)+B_Bst・sin(θ))/2 =(−0・cos(θ)+B_Bst・sin(θ))/2 =B_Bst・sin(θ)/2 (10)
【0035】次に、式(9)、式(10)を変形して、
cos(θ)とsin(θ)を消去すると、次のように
なる。 (B’)+(R’) =(−B_Bst・cos(θ)/2) +(B_Bst・sin(θ)/2) =B_Bst・cos(θ)/4 +B_Bst・sin(θ)/4 =B_Bst(cos(θ)+sin(θ))/4 =B_Bst/4 (11) これにより、式(11)からバースト部分の振幅である
波高値B_Bstを得ることができる。
【0036】そして、この波高値B_Bstと、式
(9)、式(10)から式(7)、式(8)におけるc
os(θ)とsin(θ)を求める。 cos(θ)=−2B’/B_Bst (12) sin(θ)=2R’/B_Bst (13)
【0037】以上で明らかなように、この実施の形態1
によれば、クロマ信号Cinの搬送波周波数ωと同一周
波数の正弦波信号sin(ω)及び余弦波信号cos
(ω)を生成する数値演算オシレータ回路12を設け、
その正弦波信号sin(ω)と余弦波信号cos(ω)
をそれぞれクロマ信号Cinに乗算するように構成した
ので、クロック信号SCLKの周波数に制約を受けるこ
となく、クロマ信号Cinを復調することができる効果
を奏する。
【0038】
【発明の効果】以上のように、この発明によれば、変調
信号の搬送波周波数と同一周波数の正弦波信号及び余弦
波信号を生成する信号生成手段を設け、その正弦波信号
と余弦波信号をそれぞれ変調信号に乗算するように構成
したので、クロック信号の周波数に制約を受けることな
く、変調信号を復調することができる効果がある。
【0039】この発明によれば、フィルタ手段から出力
される復調信号に残留する位相角差分を除去する補正手
段を設けるように構成したので、精度よく変調信号を復
調することができる効果がある。
【0040】この発明によれば、変調信号に含まれる周
波数成分のうち、搬送波周波数以外の周波数成分を除去
するBPF回路を乗算手段の前段に設けるように構成し
たので、精度よく変調信号を復調することができる効果
がある。
【0041】この発明によれば、システムクロックに同
期して基数値を逐次加算し、その加算結果をSin変換
器とCos変換器に入力して、搬送波周波数と同一周波
数の正弦波信号及び余弦波信号を生成するように構成し
たので、構成を複雑化することなく、簡単に搬送波周波
数と同一周波数の正弦波信号と余弦波信号を生成するこ
とができる効果がある。
【0042】この発明によれば、変調信号として、映像
信号のクロマ信号を用いるように構成したので、映像信
号を復調することができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による復調回路を示
す構成図である。
【図2】 各種信号波形を示す波形図である。
【図3】 数値演算オシレータ回路12の内部構成を示
す構成図である。
【図4】 クロマ信号の信号成分を示す説明図である。
【図5】 従来の復調回路を示す構成図である。
【図6】 各種信号のタイミングを示す波形図である。
【符号の説明】
11 BPF回路、12 数値演算オシレータ回路(信
号生成手段)、13乗算器(乗算手段)、14 乗算器
(乗算手段)、15 LPF回路(フィルタ手段)、1
6 LPF回路(フィルタ手段)、17 位相補正回路
(補正手段)、21 基数値格納レジスタ、22 加算
器、23 D−FF回路、24 Sin変換器、25
Cos変換器。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C066 AA03 BA02 BA03 CA00 CA01 DB07 GA03 GA15 GA16 GB03 GB12 HA05 JA06 KA13 KA15 KB01 KB05 KC02 KC04 KE03 KE18 5K004 FG01 FH01 FH03 JG00 JH02

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 変調信号の搬送波周波数と同一周波数の
    正弦波信号及び余弦波信号を生成する信号生成手段と、
    上記信号生成手段により生成された正弦波信号を当該変
    調信号に乗算するとともに、上記信号生成手段により生
    成された余弦波信号を当該変調信号に乗算する乗算手段
    と、上記乗算手段の各乗算結果から搬送波周波数の2倍
    の周波数成分を除去して復調信号を出力するフィルタ手
    段とを備えた復調回路。
  2. 【請求項2】 フィルタ手段から出力される復調信号に
    残留する位相角差分を除去する補正手段を設けたことを
    特徴とする請求項1記載の復調回路。
  3. 【請求項3】 変調信号に含まれる周波数成分のうち、
    搬送波周波数以外の周波数成分を除去するBPF回路を
    乗算手段の前段に設けたことを特徴とする請求項1記載
    の復調回路。
  4. 【請求項4】 信号生成手段は、システムクロックに同
    期して基数値を逐次加算し、その加算結果をSin変換
    器とCos変換器に入力して、搬送波周波数と同一周波
    数の正弦波信号及び余弦波信号を生成することを特徴と
    する請求項1記載の復調回路。
  5. 【請求項5】 変調信号として、映像信号のクロマ信号
    を用いることを特徴とする請求項1記載の復調回路。
JP37096399A 1999-12-27 1999-12-27 復調回路 Pending JP2001186208A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP37096399A JP2001186208A (ja) 1999-12-27 1999-12-27 復調回路
US09/593,933 US6356145B1 (en) 1999-12-27 2000-06-15 Demodulator circuit which demodulates a signal without any restriction from a clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37096399A JP2001186208A (ja) 1999-12-27 1999-12-27 復調回路

Publications (1)

Publication Number Publication Date
JP2001186208A true JP2001186208A (ja) 2001-07-06

Family

ID=18497900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37096399A Pending JP2001186208A (ja) 1999-12-27 1999-12-27 復調回路

Country Status (2)

Country Link
US (1) US6356145B1 (ja)
JP (1) JP2001186208A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226559B1 (ko) * 2011-06-02 2013-01-28 한국과학기술원 자기장 통신 시스템과 그 시스템에 사용되는 자기장 통신 송신기 및 자기장 통신 수신기

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6719288B2 (en) * 1999-09-08 2004-04-13 Vendingdata Corporation Remote controlled multiple mode and multi-game card shuffling device
EP2000810B1 (en) * 2007-06-07 2013-09-04 Mitsubishi Electric Information Technology Centre Europe B.V. Determination of sine wave period

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694326A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency
JPH08298674A (ja) 1995-03-01 1996-11-12 Toshiba Corp 映像信号処理装置
FR2736488B1 (fr) * 1995-07-06 1997-09-19 Sgs Thomson Microelectronics Detecteur de verrouillage d'un demodulateur psk ou qam
US6175389B1 (en) * 1999-02-04 2001-01-16 Conexant Systems, Inc. Comb filtered signal separation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226559B1 (ko) * 2011-06-02 2013-01-28 한국과학기술원 자기장 통신 시스템과 그 시스템에 사용되는 자기장 통신 송신기 및 자기장 통신 수신기

Also Published As

Publication number Publication date
US6356145B1 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
WO1990012451A1 (fr) Modulateur de frequence
EP0692867B1 (en) FM modulation circuit and method
JPH0824260B2 (ja) 位相比較器
JP2001186208A (ja) 復調回路
US5838208A (en) Modulation of transmission data signal in sychronous with transmission clock signal
JP2004023340A (ja) 周波数制御装置
JP2905503B2 (ja) ディジタル式クロック発生装置
EP0488624A2 (en) A digital quadrature phase detection circuit
JPH09130361A (ja) 周波数変換装置
JPH1174732A (ja) 直交変調器によるfm変調装置
JPS63185105A (ja) 高周波任意信号発生回路
JP2011045127A (ja) 変調回路および復調回路
JP2010197091A (ja) デジタルrfメモリ装置
JPH1155036A (ja) 周波数発生回路
JPH0435922B2 (ja)
JPH08237310A (ja) 信号発生器
JP2575057B2 (ja) Fm変調器
JPS5829030B2 (ja) Msk変調装置
JP2000022446A (ja) 周波数シンセサイザおよび周波数シンセサイザにおける出力周波数の制御方法
JPH09284052A (ja) 位相差信号発生器
JP4573276B2 (ja) 搬送波再生装置及び復調装置
KR950003527B1 (ko) I상과 q상간의 지연을 제거하는 cpsk 변조기
KR20220014991A (ko) 올-디지털 위상 고정 루프에서의 디지털 루프 필터
JP2596350B2 (ja) Fsk変調器
JPH08265381A (ja) 直交変調装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060410