JP2004023340A - 周波数制御装置 - Google Patents
周波数制御装置 Download PDFInfo
- Publication number
- JP2004023340A JP2004023340A JP2002173857A JP2002173857A JP2004023340A JP 2004023340 A JP2004023340 A JP 2004023340A JP 2002173857 A JP2002173857 A JP 2002173857A JP 2002173857 A JP2002173857 A JP 2002173857A JP 2004023340 A JP2004023340 A JP 2004023340A
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- frequency
- signal
- loop gain
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000000354 decomposition reaction Methods 0.000 claims description 2
- 238000004148 unit process Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【解決手段】自動周波数制御装置10は、データ変換部12から供給される受信したシンボル間隔の両成分信号12aを用いて位相誤差演算部14では位相誤差sinΔ(14a)を生成し乗算器20の一端側20aに供給し、ゲイン条件生成部16ではループゲインの値αの決定条件166c, 168aを生成して、ループゲイン設定部18に供給する。ループゲイン設定部18では、ループゲインの決定条件に応じたループゲインの値α(18a)を決定して乗算20の他端側20bに出力する。乗算器20は、位相誤差sinΔと値αとを乗算したデータαsinΔ(20c)を積分器22に出力する。積分器22では乗算結果を制御信号22aとしてフィードバック制御用に出力する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、周波数制御装置に関するものであり、特に、受信した信号における周波数を所定の周波数に自動的に制御するAFC(Automatic Frequency Controller)装置等に関するものである。
【0002】
【従来の技術】
受信における安定な動作を得るため受信装置には、自動周波数制御装置が用いられる。自動周波数制御装置について簡単に説明する。受信装置においてアンテナで受信した受信波は、ミキサの一方の入力端に供給され、ミキサの他端側にVCO(Voltage Controlled Oscillator)等の発振器から搬送波が供給される。ミキサは、受信波に対するダウンコンバートを行って搬送波同期をとるとともに、中間周波数またはベースバンド周波数に変換した受信信号をAFC回路に出力する。また、ミキサには、直交復調機能が含まれ、同相成分I(In phase)と直交成分Q(Quadrature)とをそれぞれ出力する。
【0003】
ディジタル処理を行うAFC回路は、データ変換部、位相誤差演算部、乗算器および積分器を有している。データ変換部は、供給される受信データの値を一定にする処理等を施して位相誤差演算部および後段の信号処理部にそれぞれ、出力する。また、データ変換部が、同相成分Iと直交成分Qとの直交復調機能をがもつようにしてもよい。位相誤差演算部では、シンボル間の搬送波誤差、すなわち搬送波に対する位相誤差を求める。位相誤差は、相前後するシンボルデータが示すベクトル成分(I1,Q1),(I2,Q2)を用いる。
【0004】
ここで、前のベクトル成分の位相角をθ1、後のベクトル成分の位相角をθ2とし、このベクトル成分の位相差をΔ=θ2−θ1とする。シンボルの振幅を1に仮定し、この関係から、I1=cosθ1, Q1=sinθ1, I2=cosθ2, Q2=sinθ2 にあることが判る。位相差Δが小さいとき、Δ=sinΔと近似でき、三角関数の加法定理を適用すると、位相誤差演算部は、sinΔ=Q1*I2−I1*Q2を位相誤差として演算する。位相誤差がないとき、シンボルデータが示すベクトルは一定になる。位相誤差演算部は、位相誤差を乗算器の一端に出力する。乗算器は、他端を介してあらかじめ設定したループゲイン値を供給して掛け合わせて積分器に出力する。
【0005】
積分器は、積分結果をアナログ信号に変換してLPF(Low−Pass Filter)を介して折返し歪みのない制御電圧として発信器に供給する。このように動作させて受信波と受信装置内の周波数を一致させることにより、受信装置は、正しい復調を行っている。
【0006】
【発明が解決しようとする課題】
ところで、AFC装置の設計において、以下のような要求がある。第1に、搬送波誤差(または位相誤差)が大きいとき、AFC装置は早く搬送波誤差を収束させる。このために積分器に供給する値を大きくする。第2に、搬送波誤差が収束状態に近づいたときには積分器に供給する値を小さくする。これにより、受信装置は、装置内で使用する周波数の安定性を高めることができる。
【0007】
しかしながら、上述した2つの要求を満足させるため、AFC装置は、ループゲイン値を時間で制御して行っている。この時間制御は根拠に乏しい経験的な見切り制御で対応しているに過ぎない。
【0008】
本発明はこのような従来技術の欠点を解消し、収束の高速化および収束状態における安定性の向上を最適に制御することができる周波数制御装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は上述の課題を解決するために、ディジタル情報を表すシンボルが変調された信号を受信し、この受信した信号に他の周波数の信号を混合してこの受信した信号の周波数を低い周波数に変換し、この変換した周波数信号における同相成分とこの同相成分に対して直交する直交成分に分解する成分分解機能を有する周波数変換手段と、他の周波数の信号を生成する発振手段とを備え、この発振手段が生成する発振周波数を周波数変換手段の出力に基づいて生成する制御信号により制御する周波数制御装置において、周波数変換手段から供給される両成分信号をシンボルの変調処理に合わせて復元処理を行うデータ変換手段と、この復元したデータに対するシンボルの間隔で得られる両成分信号を用いて受信した信号に対する第1の位相誤差を演算する第1の位相誤差演算手段と、第1の位相誤差に乗算する係数を決める条件を受信したシンボルの間隔で得られる両成分信号を用いて生成する条件生成手段と、生成された条件に応じた係数を出力する係数判定手段と、この係数と第1の位相誤差とを乗算する乗算手段と、この乗算結果を積分して前記制御信号を生成する積分手段とを含むことを特徴とする。
【0010】
本発明の周波数制御装置は、データ変換手段から供給される復元したシンボル間隔の両成分信号を用いて第1の位相誤差演算手段では第1の位相誤差、条件生成手段では係数の決定条件をそれぞれ、生成して、係数判定手段で係数の決定条件に応じた係数を乗算手段に出力する。乗算手段は、第1の位相誤差と係数とを乗算して積分手段に出力する。積分手段では乗算結果を制御信号としてフィードバック制御用に出力する。これにより、この制御信号が係数の決定条件を反映した大きさのゲインにして出力している。
【0011】
【発明の実施の形態】
次に添付図面を参照して本発明による周波数制御装置の一実施例を詳細に説明する。
【0012】
本実施例は、本発明の周波数制御装置を自動周波数制御装置(Automatic Frequency Controller:以下、AFCという)10に適用した場合である。本発明と直接関係のない部分について図示および説明を省略する。以下の説明で、信号はその現れる接続線の参照番号で指示する。
【0013】
AFC 10には、データ変換部12、位相誤差演算部14、ゲイン条件生成部16、ループゲイン設定部18、乗算器20および積分器22が含まれている。また、AFC 10には、外部にミキサ24、VCO(Voltage Controlled Oscillator)26およびLPF(Low−Pass Filter)28が配設されている。
【0014】
なお、説明を簡単化するため、電波のフェージングやノイズ等の受信波に変化を与える要因はないものとする。
【0015】
ミキサ24では、図示しないアンテナで受信した信号10aが一端側24aに入力され、他端側24bにVCO 26から搬送波信号26aが供給されている。ミキサ24では、受信信号10aにダウンコンバート処理を施した受信信号24cをAFC 10に供給する。
【0016】
データ変換部12は、ミキサ24にて周波数変換された受信信号24cに対して送信側で使用した多元接続方法の逆変換を施す機能を有している。多元接続には、時間軸上の直交性を利用した時分割多元接続(TDMA:Time Division Multiple Access)、周波数軸上の直交性を利用する周波数分割多元接続(FDMA:Frequency Division Multiple Access )および符号分割多元接続(CDMA:Code Division Multiple Access)がある。これらの少なくとも一つに対応した変換処理を供給される受信信号24cに施して、一つのシンボルに対する同相成分Iと直交成分Qの信号12aを位相誤差演算部14およびゲイン条件生成部16に供給する。そして、データ変換部12は、AFC 10により制御されたシンボルとして信号12aを出力する。
【0017】
位相誤差演算部14は、シンボル間の位相誤差を演算する機能を有している。位相誤差演算部14には、各シンボルの位相成分を一時的に記憶するメモリと正弦波の加法定理に対応する四則演算機能がある。メモリには、一つ前のシンボルが示す位相θ1における位相成分I1=cosθ1, Q1=sinθ1の組と次に供給されるシンボルが示す位相θ2における位相成分I2=cosθ2, Q2=sinθ2の組とが格納される。
【0018】
ここで、位相誤差Δは位相θ2と位相θ1との差(θ2−θ1)であり、位相誤差Δが小さいときの位相誤差Δ=sinΔという近似関係を用いて、四則演算機能の適用して、位相誤差Δ=sinθ2cosθ1−cosθ2sinθ1=Q2I1−I2Q1を算出する。位相誤差演算部14は、算出した位相誤差sinΔ(14a)を乗算器20の一端側20aに供給する。また、位相誤差演算部14は、位相誤差sinΔ(14a)をゲイン条件生成部16にも供給している。
【0019】
ゲイン条件生成部16は、位相誤差演算部160、絶対値回路162, 164、加算器166および極性判定回路168を含んでいる。位相誤差演算部160は、位相誤差演算部14と同様にメモリと四則演算機能を有している。位相誤差演算部160には、位相誤差演算部14と同じシンボル位相の2組が供給される。位相誤差演算部160は、位相誤差cosΔを四則演算により算出する。この算出における四則演算は、三角関数の加法定理を用いて位相誤差cosΔ=cosθ2cosθ1+sinθ2sinθ1=I2I1+Q2Q1から求める。位相誤差演算部160は、算出した位相誤差cosΔ(160a)を絶対値回路164および極性判定回路168に出力する。
【0020】
絶対値回路162, 164は、供給されるデータに対して絶対値を出力する処理回路である。絶対値回路162には、位相誤差演算部14からの位相誤差sinΔ(14a)が供給される。絶対値回路162は、位相誤差の絶対値|sinΔ|(162a)を加算器166の一端側166aに加算(+)して入力する。また、絶対値回路164には、位相誤差演算部160からの位相誤差cosΔ(160a)が供給される。絶対値回路164は、位相誤差の絶対値|cosΔ|(164a)を加算器166の他端側166bに減算(−)して入力する。
【0021】
加算器166は、供給される入力値の大きさを比較する機能を有している。すなわち、加算器166は、位相誤差の絶対値|sinΔ|(162a)と|cosΔ|(164a)の差166cをループゲイン設定部18に出力する。極性判定回路168は、供給される位相誤差cosΔ(160a)の極性を判定し、判定結果として極性データ168aをループゲイン設定部18に出力する。ゲイン条件生成部16は、位相誤差における角の状況を判断するため、差166cおよび極性データ168aをゲイン決定における条件としてループゲイン設定部18に出力する。
【0022】
ループゲイン設定部18は、4つの判定条件により出力するループゲインの値αを設定する。第1に、差166cが負かつ極性データ168aが正の場合、第2に、差166cが正かつ極性データ168aが正の場合、第3に、差166cが正かつ極性データ168aが負の場合、第4に、差166cが負かつ極性データ168aが負の場合である。各場合の位相誤差Δの範囲は45°ずつにしている。より具体的には後段でさらに説明する。ループゲイン設定部18は、決定したループゲイン値αであるデータ18aを乗算器20の他端側20bに供給する。
【0023】
乗算器20は、供給される位相誤差sinΔ(14a)にループゲイン値α(18a)を乗算した結果であるループゲインデータαsinΔ(20c)を積分器22に供給する。積分器22は、供給されるディジタル信号をアナログ信号に変換するA/D変換器である。積分器22は、乗算結果のループゲインデータαsinΔ(20c)をアナログ信号22aに変換してLPF 28に出力する。
【0024】
なお、積分器22は、所定の期間中に供給されるループゲインデータαsinΔ(20c)を積分し、この結果をD/A変換して出力することがより好ましい。
【0025】
LPF 28は、積分器22のアナログ信号22aに含まれるエリアシング歪みを遮断するように周波数の高域信号成分を遮断するフィルタ機能を有している。LPF 28は、折返し歪みのない電圧制御信号28aをVCO 26に供給する。AFC 10は、積分器22、LPF 28を介して電圧制御信号28aを印加することによりVCO 26の発振周波数をフィードバック制御する。前述したようにVCO 26は、ミキサ24に搬送波信号24aとして供給し、周波数の安定した信号24cをAFC 10に供給することになる。
【0026】
次にAFC 10におけるループゲインの条件生成について図1および図2を参照しながら説明する。ここで、ループゲインの条件における位相誤差Δの範囲は、図2に示すように、0°から180°の範囲とする。位相誤差演算部14の演算結果である正弦波sinΔは実線30で表し、位相誤差演算部160の演算結果である余弦波cosΔを実線32で表す。また、絶対値回路162の出力は、正弦波sinΔが検討する位相誤差の範囲内で正の値をとるから実線30に一致する。絶対値回路164の出力は、余弦波cosΔが位相誤差Δ=90°〜180°で負の値をとるから、実線32(0°〜90°)と破線34(90°〜180°)の関係で表される。
【0027】
さらに、加算器166では、比較を行うために演算|sinΔ|−|cosΔ|を行う。この比較演算の結果は、一点鎖線36で示される。極性判定回路168は、供給される位相誤差cosΔの値が正か負かの判定結果を条件としてループゲイン設定部18に供給する。
【0028】
ループゲイン設定部18では、一点鎖線36が負(|cosΔ|>|sinΔ|)で、かつ位相誤差cosΔ>0の場合、第1の範囲Z1(0°≦Δ<45°)にわたって最も小さいループゲイン値αにする。一点鎖線36が正(|cosΔ|<|sinΔ|)で、かつ位相誤差cosΔ>0の場合、第2の範囲Z2(45°≦Δ<90°)にわたってたとえば、1より小さいループゲイン値αにする。次に一点鎖線36が正(|cosΔ|<|sinΔ|)で、かつ位相誤差cosΔ<0の場合、第3の範囲Z3(90°≦Δ<135°)にわたってたとえば1より大きいループゲイン値αにする。最後に、一点鎖線36が負(|cosΔ|>|sinΔ|)で、かつ位相誤差cosΔ<0の場合、第4の範囲Z4(135°≦Δ<180°)にわたって最も大きいループゲイン値αにする。
【0029】
ここで、ループゲイン設定部18は、第1の範囲Z1ではループゲイン値α=0.2、第2の範囲Z2ではループゲイン値α=0.7、第3の範囲Z3ではループゲイン値α=1.5、第4の範囲Z4ではループゲイン値α=3にする。この場合、乗算器20が出力するループゲインデータαsinΔは、位相誤差Δに応じて図3に示す実線38で表される。図3の破線40は、位相誤差sinΔである。範囲Z1からZ4のうち、位相誤差の小さい範囲Z1, Z2において、これまでの位相誤差sinΔの大きさよりもループゲインデータαsinΔを小さくすることができる。また、位相誤差の大きい範囲Z3, Z4において、これまでの位相誤差sinΔの大きさよりもループゲインデータαsinΔを大きくすることができる。
【0030】
なお、逆拡散器を用いている場合、この逆拡散器から得られるシンボルの値(振幅)は、搬送波に誤差があった場合、逆拡散器の内部でもチップデータが回転し、互いに振幅を打ち消す作用が発生するため、誤差が大きいほどシンボルの値が小さくなり、位相誤差360°では「0」になる。これらシンボルの値の推移を掛け合わせたものであることから、誤差が大きくなるに従って演算結果の値が小さくなっている。
【0031】
以上のように構成することにより、位相誤差の収束性を早めるゲイン値と位相誤差における収束状態の安定性を高めるゲイン値を位相誤差の大きさ応じて正確に制御することができる。これにより、これまでの見切り制御に比べて確実な制御の再現性をもたらすことができる。
【0032】
【発明の効果】
このように本発明の周波数制御装置によれば、データ変換手段から供給される復元したシンボル間隔の両成分信号を用いて第1の位相誤差演算手段では第1の位相誤差、条件生成手段では係数の決定条件をそれぞれ、生成して、係数判定手段で係数の決定条件に応じた係数を乗算手段に出力し、乗算手段では、第1の位相誤差と係数とを乗算して積分手段に出力し、積分手段では乗算結果を積分して制御信号として出力して、この制御信号を係数の決定条件を反映した大きさのゲインにして出力することができるので、これまで見切り制御していた周波数制御におけるゲイン制御を確実性および再現性の高い制御を行うことができる。そして、この結果、収束の高速化や収束状態で安定性の向上をもたらす制御を行うことができる。
【図面の簡単な説明】
【図1】本発明の周波数制御装置を適用した自動周波数制御装置の概略的な構成を示すブロック図である。
【図2】図1のゲイン条件生成部にて生成される条件と位相誤差Δとの関係に応じた範囲の設定を説明する図である。
【図3】図2の関係に対応した位相誤差Δに対する位相誤差演算sinΔとループゲインαsinΔの関係をそれぞれ示す図である。
【符号の説明】
10 自動周波数制御装置(AFC)
12 データ変換部
14, 160 位相誤差演算部
16 ゲイン条件生成部
18 ループゲイン設定部
20 乗算器
22 積分器
162, 164 絶対値回路
166 加算器
168 極性判定回路
Claims (3)
- ディジタル情報を表すシンボルが変調された信号を受信し、該受信した信号に他の周波数の信号を混合して該受信した信号の周波数を低い周波数に変換し、該変換した周波数信号における同相成分と該同相成分に対して直交する直交成分に分解する成分分解機能を有する周波数変換手段と、
前記他の周波数の信号を生成する発振手段とを備え、
該発振手段が生成する発振周波数を前記周波数変換手段の出力に基づいて生成する制御信号により制御する周波数制御装置において、該装置は、
前記周波数変換手段から供給される両成分信号を前記シンボルの変調処理に合わせて復元処理を行うデータ変換手段と、
該復元したデータに対するシンボルの間隔で得られる両成分信号を用いて前記受信した信号に対する第1の位相誤差を演算する第1の位相誤差演算手段と、
第1の位相誤差に乗算する係数を決める条件を前記受信したシンボルの間隔で得られる両成分信号を用いて生成する条件生成手段と、
前記生成された条件に応じた前記係数を出力する係数判定手段と、
該係数と第1の位相誤差とを乗算する乗算手段と、
該乗算結果を積分して前記制御信号を生成する積分手段とを含むことを特徴とする周波数制御装置。 - 請求項1に記載の装置において、前記条件生成手段は、前記受信したシンボルの間隔で得られる両成分信号を用いて前記受信した信号に対する第2の位相誤差を演算する第2の位相誤差演算手段と、
第1の位相誤差演算手段の出力結果に対する絶対値処理を施す第1の絶対値処理手段と、
第2の位相誤差演算手段の出力結果に対する絶対値処理を施す第2の絶対値処理手段と、
第2の位相誤差演算手段の出力結果が有する極性を判断する極性判断手段と、第1および第2の絶対値処理手段の大きさの比較を行う比較手段とを含むことを特徴とする周波数制御装置。 - 請求項1または2に記載の装置において、第1の位相誤差演算手段は、第1の位相誤差の演算を正弦波として処理し、
第2の位相誤差演算手段は、第2の位相誤差の演算を余弦波として処理することを特徴とする周波数制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173857A JP3532908B2 (ja) | 2002-06-14 | 2002-06-14 | 周波数制御装置 |
US10/456,528 US7224755B2 (en) | 2002-06-14 | 2003-06-09 | Method and apparatus for generating a frequency control signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173857A JP3532908B2 (ja) | 2002-06-14 | 2002-06-14 | 周波数制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023340A true JP2004023340A (ja) | 2004-01-22 |
JP3532908B2 JP3532908B2 (ja) | 2004-05-31 |
Family
ID=29727942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002173857A Expired - Fee Related JP3532908B2 (ja) | 2002-06-14 | 2002-06-14 | 周波数制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7224755B2 (ja) |
JP (1) | JP3532908B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007528643A (ja) * | 2004-01-28 | 2007-10-11 | クゥアルコム・インコーポレイテッド | 無線通信ネットワークにおける周波数取得のための装置及び方法 |
US8433005B2 (en) | 2004-01-28 | 2013-04-30 | Qualcomm Incorporated | Frame synchronization and initial symbol timing acquisition system and method |
US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5256229B2 (ja) * | 2010-02-19 | 2013-08-07 | トヨタ自動車株式会社 | 受信装置、及び無線通信システム並びに受信方法 |
JP5621476B2 (ja) * | 2010-09-29 | 2014-11-12 | ソニー株式会社 | 同期回路、同期方法、および受信システム |
KR101736796B1 (ko) | 2016-01-04 | 2017-05-17 | 광운대학교 산학협력단 | 데이터 신호의 잡음 제거 장치 및 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3327152B2 (ja) * | 1996-12-25 | 2002-09-24 | 三菱電機株式会社 | 自動周波数制御回路 |
JP3504470B2 (ja) * | 1997-09-18 | 2004-03-08 | 日本放送協会 | Afc回路、キャリア再生回路および受信装置 |
JP3084362B2 (ja) * | 1997-12-04 | 2000-09-04 | 株式会社ケンウッド | ディジタル放送受信機 |
JP3910443B2 (ja) * | 1999-06-09 | 2007-04-25 | 三菱電機株式会社 | 自動周波数制御装置 |
JP2001016135A (ja) * | 1999-06-29 | 2001-01-19 | Nec Corp | 自動周波数制御方法と自動周波数制御方式とcdma受信機 |
JP2001223610A (ja) | 2000-02-10 | 2001-08-17 | Sharp Corp | Cdma受信機 |
JP2002111541A (ja) | 2000-09-27 | 2002-04-12 | Hitachi Kokusai Electric Inc | Afc方式 |
US6847688B1 (en) * | 2000-10-30 | 2005-01-25 | Ericsson Inc. | Automatic frequency control systems and methods for joint demodulation |
-
2002
- 2002-06-14 JP JP2002173857A patent/JP3532908B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-09 US US10/456,528 patent/US7224755B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007528643A (ja) * | 2004-01-28 | 2007-10-11 | クゥアルコム・インコーポレイテッド | 無線通信ネットワークにおける周波数取得のための装置及び方法 |
JP2010220238A (ja) * | 2004-01-28 | 2010-09-30 | Qualcomm Inc | 無線通信ネットワークにおける周波数取得のための装置及び方法 |
US8433005B2 (en) | 2004-01-28 | 2013-04-30 | Qualcomm Incorporated | Frame synchronization and initial symbol timing acquisition system and method |
US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
Also Published As
Publication number | Publication date |
---|---|
US7224755B2 (en) | 2007-05-29 |
US20030231724A1 (en) | 2003-12-18 |
JP3532908B2 (ja) | 2004-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002319987A (ja) | 位相検出回路および受信機 | |
JP2000022772A (ja) | 搬送波再生回路並びに搬送波再生方法 | |
TW408523B (en) | Transmitter | |
JP2000209291A (ja) | 直交変調器 | |
JP2001339452A (ja) | 直交変調装置及び直交変調誤差検出方法 | |
JP3532908B2 (ja) | 周波数制御装置 | |
US6483883B1 (en) | Automatic gain control type demodulation apparatus having single automatic gain control circuit | |
JP2001136223A (ja) | 復調装置及び方法 | |
JP2005295376A (ja) | 直交変調器のエラー補償回路 | |
JP3999640B2 (ja) | 周波数制御装置 | |
JP4312705B2 (ja) | 直交復調誤差補償方法および直交復調誤差補償回路 | |
JP3504800B2 (ja) | 直交復調装置 | |
JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
JP4538157B2 (ja) | 負帰還回路を備えた電力増幅回路及び位相制御方法 | |
JPH07202574A (ja) | 復調器 | |
JPH09130361A (ja) | 周波数変換装置 | |
JP2009188757A (ja) | ポーラ変調送信装置及び変調方法 | |
JP4463063B2 (ja) | 復調回路及び復調方法 | |
JP3984377B2 (ja) | ディジタル変調装置 | |
JP4260187B2 (ja) | 周波数同期方法及び装置 | |
JP2002217992A (ja) | 復調装置および復調方法 | |
JP2996167B2 (ja) | 自動周波数制御装置 | |
JP2003309615A (ja) | 直交復調器 | |
JPH1056489A (ja) | ディジタル変調信号復調装置 | |
JP2705363B2 (ja) | 自動干渉除去装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |