JPH08298674A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ラインロックしていない信号をクロックとし
て採用可能とすることにより、回路を完全ΙＣ化するこ
とができるようにする。 【解決手段】 ＡＤＣ141 にて発振器140 からの固定周
波数クロックにより入力コンポジット映像信号をディジ
タル化し、この信号からＢＰＦ144 及び色復調回路145
によりベースバンド色信号を得る。ＡＤＣ141 からの映
像信号及び色復調回路145 からのベースバンド色信号を
それぞれ移相回路1420〜1422で移相する。一方、同期検
出回路1424にて、クロックタイミングで再生同期信号を
発生し、その同期位置に対する移相回路1420からの映像
信号の同期位置の誤差を求め、その誤差に基づいて各移
相回路1420〜1422に映像信号を移相することで、同期位
置を所定の位相関係に略一致させる。各移相回路1420〜
1422の出力映像信号を映像処理部143 ，149 〜1419によ
りデコードしてＲ，Ｇ，Ｂ信号を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はテレビジョン信号の
複合処理技術に係り、特に集積回路化が容易な映像信号
処理装置に関する。

【０００２】

【従来の技術】近年、ディジタル技術の進歩に伴い、画
像情報もディジタル処理されるようになり、例えば、デ
ィジタル信号処理方式のテレビジョン受信機も盛んに開
発されている。

【０００３】図１８はＮＴＳＣ方式によるテレビジョン
受信機の全体構成を示すもので、アンテナ１１で受けた
受信信号はチューナ１２に入力され、任意のチャンネル
周波数信号が選局されて検波回路１３に供給される。こ
の検波回路１３は入力信号からコンポジット映像信号を
検波するもので、その検波出力は映像信号処理装置１４
の端子１４ａに供給される。

【０００４】この映像信号処理装置１４は、デジタル信
号処理によって、入力映像信号から水平同期信号及び垂
直同期信号を再生する機能と、入力映像信号をＲＧＢ映
像信号に変換する機能を有する。

【０００５】この映像信号処理装置１４で得られたＲＧ
Ｂ映像信号はそれぞれ端子１４ｂ〜１４ｄを介して、ま
た再生された水平同期信号及び垂直同期信号は端子１４
ｅを介して、それぞれＣＲＴ（陰極線管）等の表示デバ
イス１５に供給される。

【０００６】この表示デバイス１５は端子１４ｆからの
水平及び垂直同期信号に基づいて偏向信号を生成し、そ
の偏向信号に応じて偏向走査することにより、映像信号
処理装置１４からの出力されるＲＧＢ映像信号を画像表
示する。

【０００７】図１９は上記映像信号処理装置１４の具体
的な構成を示すもので、入力端子１４ａには検波回路１
３からのコンポジット映像信号が入力される。この映像
信号はアナログ・ディジタル変換器（以下、ＡＤＣとい
う）１４１に供給される。このＡＤＣ１４１は、ＶＣΧ
Ｏ（周波数電圧可変発振器）１４２で発生されるクロッ
ク（周波数４ｆｓｃ；ｆｓｃはカラーサブキャリア信号
周波数）を用いて映像信号をサンプリングしてディジタ
ル化する。

【０００８】ところで、映像信号のディジタル化におい
ては、水平同期信号にロック（ラインロック）したクロ
ック、すなわち、１Η（Ηは水平周期）期間のクロック
数が整数個となる周波数のクロックを用いてディジタル
化する必要がある。ラインロックしていないクロックを
用いて映像信号をディジタル化すると、各ラインの映像
信号のサンプリング位置がラインごとにずれてしまい、
これによって画像が歪んでしまう。

【０００９】そこで、ΝΤＳＣ信号においては、カラー
サブキャリア信号のｆｓｃと水平同期信号の周波数ｆｈ
とが下記（１）式に示す関係を有するようにしている。 ｆｓｃ＝４５５ｘｆｈ／２ …（１） この（１）式から明らかなように、カラーサブキャリア
の４倍の周波数のクロック（以下、４ｆｓｃ信号とい
う）を再生すれば、この４ｆｓｃ信号は水平同期信号に
ロックしたクロックとなる。

【００１０】図１９では、カラーサブキャリア信号にロ
ックした４ｆｓｃ信号を発生させるために、ＶＣＸＯ１
４２の外に、位相比較回路１４６、ｆｓｃ発生回路１４
７及びバースト・同期検出回路１４８によって構成され
るΡＬＬ（位相同期ループ）回路が設けられている。

【００１１】すなわち、バースト・同期検出回路１４８
はＡＤＣ１４１の出力からバースト期間を検出し、その
バースト期間を示す同期信号を作成する。一方、ｆｓｃ
発生回路１４７はＶＣＸＯ１４２の出力を４分周して周
波数がｆｓｃの信号（以下、ｆｓｃ信号という）を発生
する。

【００１２】位相比較回路１４６は、バースト・同期検
出回路１４８の出力からバースト期間を判別し、その期
間においてＡＤＣ１４１の出力とｆｓｃ発生回路１４７
からのｆｓｃ信号との位相を比較することで位相誤差信
号を得る。この位相誤差信号はＶＣＸＯ１４２に供給さ
れる。このＶＣＸＯ１４２は、位相誤差信号が０になる
ように発振周波数を変化させる。これにより、ＶＣＸＯ
１４２からは、カラーサブキャリア信号に同期し、周波
数が４ｆｓｃのクロックが得られる。

【００１３】ＡＤＣ１４１によってディジタル化された
映像信号は、１Ηメモリ１４３及び引き算器１４１１，
１４１５にも供給される。これらの引き算器１４１１，
１４１５の間にはハイパスフィルタ（以下、ＨＰＦとい
う）１４１４が介在される。これらの１Ηメモリ１４
３、引き算器１４１１，１４１５及びＨＰＦ１４１４は
コムフィルタを構成している。

【００１４】ここで、１Ｈメモリ１４３はバースト・同
期検出回路１４８から供給される同期信号に基づいて、
ＡＤＣ１４１からのディジタル映像信号を１Ｈ期間だけ
遅延させるもので、その遅延出力は引き算器１４１１に
供給される。

【００１５】この引き算器１４１１はＡＤＣ１４１の出
力から１Ｈメモリ１４３の出力を減算する。すなわち、
映像信号に含まれる搬送色信号は１Η毎に反転している
ので、１Ηメモリ１４３及び引き算器１４１１の処理に
よって、映像信号から色信号成分が分離される。

【００１６】この色信号成分はΗΡＦ１４１４に与えら
れ、色信号帯域の成分のみが取り出されて引き算器１４
１５に供給される。この引き算器１４１５はＡＤＣ１４
１の出力からΗＰＦ１４１４の出力を減算することによ
り輝度信号Ｙを分離するもので、その出力はディジタル
・アナログ変換器（以下、ＤＡＣという）１４１６に供
給される。

【００１７】一方、ΑＤＣ１４１の出力はバンドパスフ
ィルタ（以下、ΒΡＦという）１４４にも供給され、搬
送色信号周波数帯域の成分が取り出されて色復調回路１
４５に供給される。また、ｆｓｃ発生回路１４７は、カ
ラーサブキャリア信号にロックしたｆｓｃ信号及びこの
ｆｓｃ信号とは位相が９０度異なる信号の２軸の信号を
発生しており、これらの２軸のｆｓｃ信号は色復調回路
１４５に供給される。

【００１８】色復調回路１４５はｆｓｃ発生回路１４７
からの２軸の信号を用いて色復調を行って２つのベース
バンド色信号を生成する。一方のベースバンド色信号は
１Ｈメモリ１４９及び加算器１４１２に供給され、他方
のベースバンド色信号は１Ｈメモリ１４１０及び加算器
１４１３に供給される。尚、一般的には、２つのベース
バンド色信号は、色差信号Ｒ−Ｙ，Ｂ−Ｙであることが
多い。

【００１９】１Ηメモリ１４９，１４１０は、それぞれ
入力されたベースバンド色信号を１Ｈ期間遅延させて加
算器１４１２，１４１３に出力する。加算器１４１２，
１４１３は、各々１Η期間前後のベースバンド色信号を
加算する。すなわち、１Ηメモリ１４９及び加算器１４
１２、１Ηメモリ１４１０及び加算器１４１３は、それ
ぞれ垂直ローバスフィルタを構成しており、べースバン
ド色信号からクロスカラー成分を除去するもので、その
出力信号はそれぞれＤＡＣ１４１７，１４１８に供給さ
れる。

【００２０】上記ＤＡＣ１４１６，１４１７，１４１８
は、入力された信号をアナログ信号に戻してマトリクス
回路１４１９に与える。このマトリクス回路１４１９の
マトリクス処理によって、輝度信号及び２つのベースバ
ンド色信号は、Ｒ，Ｇ，Ｂ信号に変換される。これらの
Ｒ，Ｇ，Ｂ信号は、それぞれ端子１４ｂ，１４ｃ，１４
ｄを介して表示デバイス１５に供給される。

【００２１】ところで、最近では、テレビジョン受信機
に対する小型化の要求により、図１９の映像信号処理装
置をＩＣ（集積回路）化することが考えられている。し
かしながら、ＶＣＸＯ１４２は、水晶発振子、可変容量
ダイオード、抵抗及びコンデンサ等のアナログ回路によ
って構成されているため、ΙＣ内に組み込むことができ
ない。よって、必然的に外付け部品となり、コスト増と
なってしまうという問題があった。

【００２２】また、上述したように、ＶＣＸＯ１４２に
てカラーサブキャリア信号に同期した４ｆｓｃの周波数
信号を発生して、ラインロックした４ｆｓｃ信号を得て
いる。しかしながら、家庭用ＶＴＲ（ビデオテープレコ
ーダ）の再生信号等においては、精度上必ずしも上記
（１）式を満足しない。

【００２３】この場合には、カラーサブキャリア信号に
ロックした４ｆｓｃ信号がラインロックした信号とはな
らない。この４ｆｓｃ信号を用いてディジタル・アナロ
グ変換を行うと、上述したように、画面歪みが生じてし
まう。

【００２４】そこで、通常、ＡＤＣ１４１の出力から周
波数が９１０ｆｈ（ｆｈは水平周波数）のラインロック
したクロック（以下、９１０ｆｈ信号という）を再生す
るためにΡＬＬ回路が付加される。但し、このＰＬＬ回
路はアナログ回路であるＶＣＯ（電圧制御発振器）を有
しているため、さらに外付け部品が増えてしまい、一層
コスト増となってしまう。

【００２５】また、入力信号に応じた周波数のクロック
を発生しているので、入力信号の変動によってシステム
クロックが変化することになり、回路動作が影響を受け
てしまうという問題がある。例えば、システムクロック
の周波数が高くなると、消費電力が高くなってしまう。
また、そのシステムクロックの周波数が高くなると、各
回路の演算時間の余裕（タイムマージン）が小さくな
り、設計上の制限が大きくなってしまう。

【００２６】また、ΡＬＬ回路を構成するＶＣＯ，ＶＣ
ＸＯは任意周波数に対応しているのではなく、発生する
周波数が変化した場合には、ＶＣＯ，ＶＣＸＯも対応す
る規格のものに変更する必要がある。したがって、ＮＴ
ＳＣ信号及びΡＡＬ信号といった方式の異なる複数の映
像信号を受信可能とするためには、受信しようとする方
式の信号分だけＶＣΟ，ＶＣＸＯが必要となってしま
う。

【００２７】同様にΡΙＰ（ピクチャー・イン・ピクチ
ャー）等のように２ソースの映像信号に対応させる場合
には、各映像信号同士は同期していないので、各映像信
号に対応したクロックを発生する回路が必要になる。さ
らに、これらの各映像信号に対応したクロック同士の周
波数が異なると、差の周波数成分のノイズが画面に表示
されてしまうという問題もある。

【００２８】また、同様に、文字多重放送及びキャプシ
ョン放送等に対応させる場合には、これらの放送信号を
デコードするための回路のクロックを別系統で発生させ
る必要がある。この場合には、Ａ／Ｄ変換器等も別々に
設ける必要がある。

【００２９】

【発明が解決しようとする課題】このように、上述した
従来の映像信号処理装置においては、ＩＣ化に際してΡ
ＬＬ回路を構成するＶＣＸＯが外付け部品となることか
ら、回路を完全ΙＣ化することができず、コスト増を招
いてしまうという問題があった。

【００３０】また、家庭用ＶＴＲの再生信号等が入力さ
れることを考慮すると、システムクロックを発生するた
めのΡＬＬ回路を設ける必要があり、さらにコストが高
くなってしまうという問題があった。

【００３１】また、ラインロックしたクロックを発生さ
せる必要があることから、入力映像信号の変動によって
システムクロックが変化して回路動作が影響を受けてし
まうという問題もあった。

【００３２】また、入力映像信号の方式に応じてクロッ
ク発生回路を切り換える必要があり、また、複数種類の
入力映像信号に対応させるために、各入力映像信号に応
じたクロックを発生させる回路が必要であり、文字多重
放送のデコーダ用にも別系統のクロック発生回路が必要
となるという問題もあった。

【００３３】本発明は、かかる問題点に鑑みてなされた
ものであり、ラインロックしていない信号をシステムク
ロックとして採用可能とすることにより、回路を完全Ι
Ｃ化することができる映像信号処理装置を提供すること
を目的とする。

【００３４】また、本発明は、ラインロックしていない
信号をシステムクロックとして採用可能とすることによ
り、ΡＬＬ回路を不要にしてコストを低減することがで
きる映像信号処理装置を提供することを目的とする。

【００３５】また、本発明は、ラインロックしていない
信号をシステムクロックとして採用可能とすることによ
り、入力信号の変動によって回路動作が影響されること
を防止することができる映像信号処理装置を提供するこ
とを目的とする。

【００３６】また、本発明は、ラインロックしていない
信号をシステムクロックとして採用可能とすることによ
り、入力映像信号の方式が異なる場合でも、共通のクロ
ック発生回路を用いてコストを低減することができる映
像信号処理装置を提供することを目的とする。

【００３７】また、本発明は、ラインロックしていない
信号をシステムクロックとして採用可能とすることによ
り、複数種類の映像信号が入力される場合でも、共通の
クロック発生回路を用いてコストを低減することができ
る映像信号処理装置を提供することを目的とする。

【００３８】また、本発明は、ラインロックしていない
信号をシステムクロックとして採用可能とすることによ
り、入力映像信号に含まれる文字多重信号のデコーダ回
路を入力映像信号のデコーダ回路と共通化することがで
きる映像信号処理装置を提供することを目的とする。

【００３９】

【課題を解決するための手段】上記の課題を解決する本
発明の請求項１に係る映像信号処理装置は、所定の発振
周波数で発振してクロックを発生する発振手段と、入力
されたコンポジット映像信号を前記発振手段からのクロ
ックを用いてサンプリングしてディジタル映像信号に変
換するアナログディジタル変換手段と、前記アナログデ
ィジタル変換手段から出力されるディジタル映像信号を
移相する移相手段と、前記クロックタイミングで再生同
期信号を発生するとともに、前記移相手段からのディジ
タル映像信号の同期信号の位置と前記クロックタイミン
グの再生同期信号の位置との誤差情報を求め、この誤差
情報に基づいて前記移相手段に前記ディジタル映像信号
をその同期位置が前記再生同期信号の位置と所定の位相
関係に略一致するように移相させる同期検出手段と、前
記移相手段からのディジタル映像信号をデコードして表
示デバイスに出力する映像処理手段とを具備したもので
ある。

【００４０】本発明の請求項２に係る映像信号処理装置
は、所定の発振周波数で発振してクロックを発生する発
振手段と、入力されたコンポジット映像信号を前記発振
手段からのクロックを用いてサンプリングしてディジタ
ル映像信号に変換するアナログディジタル変換手段と、
前記アナログディジタル変換手段からのディジタル映像
信号から搬送色信号帯域を分離するフィルタと、前記フ
ィルタの出力を色復調する色復調手段と、前記アナログ
ディジタル変換手段からのディジタル映像信号及び前記
色復調手段からのベースバンド色信号をそれぞれ移相す
る移相手段と、前記クロックタイミングで再生同期信号
を発生するとともに、前記移相手段からのディジタル映
像信号の同期信号の位置と前記クロックタイミングの再
生同期信号の位置との誤差情報を求め、その誤差情報に
基づいて、前記移相手段に前記ディジタル映像信号をそ
の同期位置が前記再生同期信号の位置と所定の位相関係
に略一致するように移相させる同期検出手段と、前記移
相手段からのディジタル映像信号をデコードして表示デ
バイスに出力する映像処理手段とを具備したものであ
る。

【００４１】本発明の請求項６に係る映像信号処理装置
は、所定の発振周波数で発振してクロックを発生する発
振手段と、入力されたコンポジット映像信号を前記発振
手段からのクロックを用いてサンプリングしてディジタ
ル映像信号に変換するアナログディジタル変換手段と、
前記アナログディジタル変換手段からのディジタル映像
信号から搬送色信号帯域を分離するフィルタと、前記フ
ィルタの出力を色復調する色復調手段と、前記アナログ
ディジタル変換手段からのディジタル映像信号及び前記
色復調手段からのベースバンド色信号をそれぞれ移相す
る移相手段と、前記クロックタイミングで再生同期信号
を発生するとともに、前記移相手段からのディジタル映
像信号の同期信号の位置と前記クロックタイミングの再
生同期信号の位置との誤差情報を求め、この誤差情報に
基づいて前記移相手段に前記ディジタル映像信号をその
同期位置が前記再生同期信号の位置と所定の位相関係に
略一致するように移相させる同期検出手段と、副画面用
の画像を作成するために前記移相手段の出力を前記再生
同期信号を時間基準として記憶する記憶手段とを具備し
たものである。

【００４２】本発明の請求項７に係る映像信号処理装置
は、所定の発振周波数で発振してクロックを発生する発
振手段と、それぞれ入力されたコンポジット映像信号を
前記発振手段からのクロックを用いてサンプリングして
ディジタル映像信号に変換する複数のアナログディジタ
ル変換手段と、前記複数のアナログディジタル変換手段
からのディジタル映像信号をそれぞれ移相する複数の移
相手段と、前記クロックタイミングで複数の再生同期信
号を発生するとともに、前記複数の移相手段からの各デ
ィジタル映像信号の同期信号の各位置と前記クロックタ
イミングの再生同期信号の位置との誤差情報を求め、こ
の誤差情報に基づいて前記複数の移相手段の移相量を制
御する複数の同期検出手段と、副画面用の画像を作成す
るために、前記複数の移相手段の出力のうち副画面用の
ディジタル映像信号を移相する移相手段からの出力を対
応する再生同期信号を時間基準として記憶するととも
に、前記複数の同期検出手段のうち主画面用のディジタ
ル映像信号に基づいて得られた前記再生同期信号を時間
基準として読み出しを行う１つ以上の記憶手段と、前記
１つ以上の記憶手段の読み出し出力をアナログ映像信号
に変換する１つ以上のディジタルアナログ変換手段と、
前記複数の移相回路の出力のうち主画面用のディジタル
映像信号を処理する主画面映像信号処理手段と、前記主
画面映像信号処理手段で処理された主画面映像信号と前
記１つ以上のディジタルアナログ変換手段から出力され
た副画面映像信号とを切り換えて表示デバイスに出力す
る出力切換手段とを具備したものである。

【００４３】本発明の請求項９に係る映像信号処理装置
は、所定の発振周波数で発振してクロックを発生する１
つ以上の発振手段と、それぞれ入力されたコンポジット
映像信号を前記発振手段からのクロックを用いてサンプ
リングしてディジタル映像信号に変換する複数のアナロ
グディジタル変換手段と、前記複数のアナログディジタ
ル変換手段から出力される一つ以上のディジタル映像信
号を移相する１つ以上の移相手段と、前記クロックタイ
ミングで複数の再生同期信号を発生するとともに、前記
１つ以上の移相手段からのディジタル映像信号の同期信
号の位置と前記クロックタイミングの再生同期信号の位
置との誤差情報を求め、この誤差情報に基づいて前記１
つの以上の移相手段の移相量を制御する複数の同期検出
手段と、副画面用の画像を作成するために、前記１つ以
上の移相手段のうち副画面用のディジタル映像信号を移
相する移相手段からの出力を対応する再生同期信号を時
間基準として各々記憶するとともに、前記複数の同期検
出手段のうち主画面用のディジタル映像信号用に得た前
記再生同期信号を時間基準として読み出しを行う１つ以
上の記憶手段と、前記複数のアナログディジタル変換手
段から出力される一つのディジタル映像信号を主画面用
のディジタル映像信号として処理する主画面映像信号処
理手段と、前記主画面映像信号処理手段で処理された主
画面映像信号と前記１つ以上のディジタルアナログ変換
手段から出力された副画面映像信号とを切り換えて表示
デバイスに出力する出力切換手段とを具備したものであ
る。

【００４４】本発明の請求項１において、入力されたコ
ンポジット映像信号はアナログディジタル変換手段によ
ってディジタル信号に変換されて同期検出手段に与えら
れる。同期検出手段は、コンポジット映像信号の同期信
号の位置と発振手段のクロックタイミングの再生同期信
号の位置との誤差情報に基づいて、再生同期信号の位置
をコンポジット映像信号の同期位置に略一致させて出力
する。アナログディジタル変換手段の出力は映像処理手
段によってデコードされてＲ，Ｇ，Ｂ信号に変換された
後、表示デバイスに供給される。

【００４５】本発明の請求項２において、アナログディ
ジタル変換手段によってディジタル信号に変換されたコ
ンポジット映像信号は同期検出手段に与えられる。同期
検出手段は、コンポジット映像信号の同期位置に略一致
させた再生同期信号を出力する。また、同期検出手段は
コンポジット映像信号の同期信号と再生同期信号との位
相誤差情報も出力する。アナログディジタル変換手段の
出力は移相手段に与えられ、上記位相誤差情報に基づい
て移相される。これにより、発振手段のクロックがライ
ンロックしていない場合でも、垂直方向の歪みが除去さ
れる。移相手段の出力は映像信号処理手段によってデコ
ードされてＲ，Ｇ，Ｂ信号に変換された後、表示デバイ
スに供給される。

【００４６】本発明の請求項６において、アナログディ
ジタル変換手段によってディジタル信号に変換されたコ
ンポジット映像信号は同期検出手段に与えられて、コン
ポジット映像信号の同期位置に略一致した再生同期信号
が得られ、また、コンポジット映像信号の同期信号と再
生同期信号との位相誤差情報も得られる。一方、アナロ
グディジタル変換手段の出力はフィルタによって搬送色
信号帯域が分離され、さらに色復調手段によって色復調
される。アナログディジタル変換手段の出力と色復調手
段からのベースバンド色信号とが移相手段に与えられ、
位相誤差情報に基づいて移相される。移相手段の処理前
に色復調しているので、色復調処理に用いるカラーサブ
キャリア信号を移相させる必要はない。移相手段の出力
は映像処理手段によってデコードされてＲ，Ｇ，Ｂ信号
に変換された後、表示デバイスに供給される。

【００４７】本発明の請求項７において、移相手段の出
力は記憶手段に与えられる。記憶手段は再生同期信号を
時間基準として移相手段の出力は記憶手段に与えられ
る。記憶手段は再生同期信号を時間基準として移相手段
の出力を記憶する。これにより、記憶手段には例えば副
画面用の画像が記憶される。

【００４８】本発明の請求項８において、複数のアナロ
グディジタル変換手段によってディジタル信号に変換さ
れた複数のコンポジット映像信号は複数の同期検出手段
に与えられる。複数の同期検出手段は、複数のコンポジ
ット映像信号の同期位置にそれぞれ略一致させた複数の
再生同期信号を出力する。また、複数の同期検出手段は
コンポジット映像信号の同期信号と再生同期信号との複
数の位相誤差情報も出力する。少なくとも副画面用のコ
ンポジット映像信号については、アナログディジタル変
換手段の出力は移相手段に与えられて、位相誤差情報に
基づいて移相される。移相手段からの副画面用のコンポ
ジット映像信号は記憶手段に与えられて、各再生同期信
号を時間基準として記憶される。アナログディジタル変
換手段からの主画面用のコンポジット映像信号または移
相手段からの主画面用コンポジット映像信号と、記憶手
段から読み出された出力とは、出力切換手段によって選
択的に切り換えられて表示デバイスに供給される。これ
により、多画面表示が行われる。

【００４９】本発明の請求項９において、複数のアナロ
グディジタル変換手段によってディジタル信号に変換さ
れた複数のコンポジット映像信号は複数の同期検出手段
に与えられる。複数の同期検出手段は、複数のコンポジ
ット映像信号の同期位置にそれぞれ略一致させた複数の
再生同期信号を出力する。また、複数の同期検出手段は
コンポジット映像信号の同期信号と再生同期信号との複
数の位相誤差情報も出力する。少なくとも副画面用のコ
ンポジット映像信号については、アナログディジタル変
換手段の出力は移相手段に与えられて、位相誤差情報に
基づいて移相される。移相手段からの副画面用のコンポ
ジット映像信号は記憶手段に与えられて、再生同期信号
を時間基準として記憶され、主画面用の再生同期信号を
時間基準として読み出される。アナログディジタル変換
手段からの主画面用のコンポジット映像信号または移相
手段からの主画面用コンポジット映像信号と、記憶手段
から読み出された出力とは、出力切換手段によって選択
的に切り換えられて表示デバイスに供給される。これに
より、方式の異なる映像信号の多画面表示が行われる。

【００５０】

【発明の実施の形態】以下、図１乃至図１７を参照して
本発明の実施の形態を詳細に説明する。

【００５１】図１は本発明に係る第１の実施形態の映像
信号処理装置が適用される、文字多重放送受信機能を備
えたＮＴＳＣ方式によるテレビジョン受信機の全体構成
を示すものである。尚、図１において、図１８と同一部
分には同一符号を付して示し、重複する説明は省略す
る。

【００５２】図１に示すテレビジョン受信機の映像信号
処理装置１４は、周波数固定のシステムクロックを発生
する発振器を備え、さらに入力映像信号から文字多重信
号（ビットデータ）を取り出す機能を有する。

【００５３】この映像信号処理装置１４で得られたＲＧ
Ｂ映像信号及び文字多重信号はそれぞれ端子１４ｂ〜１
４ｄ，１４ｆを介してセレクタ１６に供給される。この
セレクタ１６は、端子１４ｂ〜１４ｄからのＲＧＢ映像
信号と端子１４ｆからの文字多重信号のいずれかを選択
するもので、その選択出力は表示デバイス１５に供給さ
れ、画像表示される。

【００５４】図２は上記映像信号処理装置１４の具体的
な構成を示すものである。但し、図２において図１９と
同一部分には同一符号を付して示す。

【００５５】図２において、端子１４ａには図１の検波
回路１３からのコンポジット映像信号が供給される。こ
の映像信号処理装置１４は周波数固定のシステムクロッ
クを発生する発振器１４０を備え、その発生クロックは
端子１４０１から装置内部の必要な回路に送られる。

【００５６】端子１４ａに入力されたコンポジット映像
信号はＡＤＣ１４１に供給される。このΑＤＣ１４１は
入力されたコンポジット映像信号をシステムクロックを
用いてサンプリングしてディジタル化する。このＡＤＣ
１４１から出力されるディジタルコンポジット映像信号
は、ΒΡＦ１４４、移相回路１４２０及び文字多重信号
デコーダ１４２５にも供給される。

【００５７】上記ΒＰＦ１４４は入力されたディジタル
コンポジット映像信号から搬送色信号周波数帯域の成分
を取り出して色復調回路１４５に出力する。この色復調
回路１４５には後述するｆｓｃ再生回路１４２３からカ
ラーサブキャリア信号にロックしたｆｓｃ信号及びこの
ｆｓｃ信号と位相が９０度異なる信号の２軸の信号を入
力し、これらの２軸の信号を用いて色復調を行い、２つ
のベースバンド色信号を生成する。これらのベースバン
ド色信号はそれぞれ移相回路１４２１，１４２２に供給
される。

【００５８】上記ＡＤＣ１４１はラインロックしていな
いシステムクロックを用いてアナログディジタル変換を
行う。このため、ΑＤＣ１４１によるサンプリング位置
はライン毎に相違する。そこで、ここでは移相回路１４
２０，１４２１，１４２２によってディジタル映像信号
を適宜移相させることにより、画面歪みを防止するよう
になっている。これらの移相回路１４２０，１４２１，
１４２２の各移相量はそれぞれ同期検出回路１４２４か
ら端子２４ｃを介して供給される制御信号によって制御
される。

【００５９】上記同期検出回路１４２４は上記移相回路
１４２０から出力されるコンポジット映像信号を端子２
４ａを介して入力し、そのコンポジット映像信号から水
平及び垂直同期信号を再生して端子２４ｅから端子１４
ｅへ出力する。また、入力コンポジット映像信号の同期
信号の位置とシステムクロックに基づいて、発生したク
ロックタイミングの同期位置との差を検出する。そし
て、この差を０とするようにクロックタイミングと同期
の位置関係を補正するべく、同期位置の差に基づいて制
御信号を生成し、端子２４ｃより移相回路１４２０，１
４２１，１４２２に送出してそれぞれの移相量を制御す
る。

【００６０】上記移相回路１４２０，１４２１，１４２
２はいずれも同構成である。図３に移相回路１４２０を
代表させてその具体的な構成を示す。

【００６１】端子２０ａに入力された映像信号は、遅延
回路２０１で１クロック分遅延される。遅延回路２０１
で遅延される前の信号は係数器２０２に入力され、端子
２０ｂに与えられた係数（同期検出回路１４２４からの
位相誤差情報）で重み付けされる。

【００６２】また、端子２０ｂに加わった係数は引き算
器２０３により１から引き算される。すなわち、端子２
０ｂに加わった係数をｋとすると、引き算器２０３の出
力は１−ｋとなる。

【００６３】一方、遅延回路２０１で１クロック遅延さ
れた映像信号は係数器２０４に入力され、引き算器２０
３で得られた係数１−ｋで重み付けされる。各係数器２
０２，２０４で重み付けされた信号は加算器２０５で加
算されて端子２０ｃより出力される。

【００６４】ここで、端子２０ｂに与えられる係数は０
から１の範囲の値をとる。１に近ければ遅延のほとんど
ない信号が端子２０ｃに得られ、０に近ければ１クロッ
ク近く遅延した信号が端子２０ｃに得られる。つまり、
概略１−ｋクロックの遅延が得られることになる。

【００６５】図４は、図２中の同期検出回路１４２４の
具体的な構成を示すブロック回路図である。また、図
５、図６はそれぞれ図４中の第１及び第２のループフィ
ルタ２４３，２４７の具体的な構成を示すブロック回路
図である。図７は、図２中のｆｓｃ再生回路１４２３、
色復調回路１４５の具体的な構成を示すブロック回路図
である。また、図８は、同期検出回路１４２４の各回路
出力の波形を示す波形図であり、図９乃至図１１は同期
検出回路１４２４の移相量制御動作を説明するための波
形図、図１２は同期検出回路１４２４の同期再生動作を
説明するためのタイミング波形図である。

【００６６】まず、上記ＡＤＣ１４１によってディジタ
ル化された入力コンポジット映像信号は、移相回路１４
２０によって位相シフトされた後、同期検出回路１４２
４の端子２４ａに与えられる。

【００６７】この同期検出回路１４２４において、端子
２４ａに入力された映像信号は、図４に示す同期分離回
路２４１に供給される。この同期分離回路２４１は、入
力映像信号から水平同期信号及び垂直同期信号を分離す
るもので、水平同期信号は位相比較器２４２に供給され
る。水平同期信号の波形を図８（ａ）に示す。

【００６８】一方、位相比較器２４２には、システムク
ロックをカウントして再生同期信号を得る水平カウンタ
２４４から、カウント値が４未満で−１、４以上で＋１
となる信号が与えられる。この信号を図８（ｂ）に示
す。位相比較器２４２では、まず、この信号と水平同期
信号とを掛け算し、図８（ｃ）に示す信号を得て積分す
る。水平カウンタ２４４からは、水平同期期間が終了し
たタイミング信号が与えられ、その時点での積分結果が
位相誤差情報となる。この位相誤差情報は第１のループ
フィルタ２４３に与えられる。

【００６９】ここで、移相回路１４２０がクロックとコ
ンポジット映像信号の位相差を消すように動作している
通常動作時では、この位相誤差情報はどのラインにおい
ても０となる。

【００７０】図５に示す第１のループフィルタ２４３で
は、こうして得られた位相誤差情報を元に、水平カウン
タ２４４のカウント周期をいくつにすべきかという値
と、移相回路１４２０，１４２１，１４２２に与える移
相量の算出を行う。

【００７１】図５において、端子２４３ａに加わる位相
誤差情報は、係数器２４３１，２４３５で所定値を掛け
られる。加算器２４３２とラッチ回路２４３３は積分回
路を構成し、係数器２４３１から得られる値をライン毎
に累積加算する。その累積加算結果は加算器２４３４で
係数器２４３５からの値と加算される。

【００７２】その加算結果は整数部と小数部に分けら
れ、整数部は加算器２４３６に、小数部は加算器２４３
７及びラッチ回路２４３８からなる積分回路に与えられ
る。加算器２４３７の加算結果は再び整数部と小数部に
分けられる。

【００７３】加算器２４３４から出力される小数部は、
各ライン毎に加算器２４３７とラッチ回路２４３８で累
積加算される。すると、その結果はいつかは１を越え
る。越えた場合には加算器２４３６で加算器２４３４の
整数部出力と加算され、端子２４３ｂに出力される。こ
の端子２４３ｂの出力値は水平カウンタ２４４に周期を
示す値として与えられる。

【００７４】また、ラッチ回路２４３８から得られる小
数部の値は端子２４３ｃを介して同期検出回路１４２４
の端子２４ｃに出力され、移相量の制御信号として移相
回路１４２０，１４２１，１４２２に与えられる。

【００７５】図９では、水平カウンタ２４４のカウント
値と、第１のループフィルタ２４３の端子２４３ｂと２
４３ｃに出力される値との関係を示している。また、図
１０ではコンポジット映像信号の波形とシステムクロッ
ク、水平カウンタ２４４のカウント値との関係を示して
いる。この例においては、入力コンポジット映像信号の
周期が「９０９．６７」の場合である。以下にその各ラ
インでの処理動作について説明する。

【００７６】第１ラインの最初では、ループフィルタ２
４３の加算器２４３４での出力が「９０９．６７」、ラ
ッチ回路２４３８の出力が「０．７」の状態としてい
る。

【００７７】移相回路１４２０には「０．７」が与えら
れ、当該移相回路１４２０に加えられた映像信号は約
０．３クロック遅延した信号が得られる。その波形は図
１１（ａ）に示すようになる。

【００７８】このとき、ラッチ２４３８の出力「０．
７」に加算器２４３４の出力の小数部「０．６７」が加
算され、その結果、加算器２４３７の出力に整数部
「１」、小数部「０．３７」が得られる。加算器２４３
６にて、加算器２４３４の出力の整数部「９０９」に加
算器２４３７の出力の整数部「１」が加算され、端子２
４３ｂに「９１０」を得る。よって、第１ラインにおい
て、水平カウンタ２４４は端子２４３ｂからの値「９１
０」を受けて、「９０９」までカウントアップした後
「０」に戻る。

【００７９】第２ラインの最初では、加算器２４３４の
出力は、クロックと移相回路１４２０の出力映像信号と
の差がなかったとすると、「９０９．６７」となる。水
平カウンタ２４４のカウント値が「０」に戻ると同時
に、加算器２４３７の出力の小数部「０．３７」がラッ
チ回路２４３８の出力となり、端子２４３ｃに出力され
る。

【００８０】このため、移相回路１４２０には「０．３
７」が与えられ、当該移相回路１４２０に加えられた映
像信号は約０．６３クロック分遅延されて出力される。
その出力波形は、図１１（ｂ）に示すような波形とな
る。

【００８１】このとき、加算器２４３７にて、ラッチ回
路２４３８の出力「０．３７」に加算器２４３４の出力
の小数部０．６７が加算される。その結果、加算器２４
３７の出力には整数部「１」、小数部「０．０４」が得
られる。加算器２４３６にて、加算器２４３４の出力の
整数部「９０９」に加算器２４３７の出力の整数部
「１」が加算され、端子２４３ｂに「９１０」を得る。
よって、第２ラインにおいて、水平カウンタ２４４は端
子２４３ｂからの値「９１０」を受けて、「９０９」ま
でカウントアップした後に「０」に戻る。

【００８２】第３ラインの最初では、加算器２４３４の
出力は、クロックと移相回路１４２０の出力映像信号と
の差がなかったとすると、「９０９．６７」となる。水
平カウンタ２４４のカウント値が「０」に戻ると同時
に、加算器２４３７の出力の小数部「０．０４」がラッ
チ回路２４３８の出力となり、端子２４３ｃに出力され
る。

【００８３】このため、移相回路１４２０には「０．０
４」が与えられ、当該移相回路１４２０に加えられた映
像信号は約０．９６クロック分遅延されて出力される。
その波形は、図１１（ｃ）に示すような波形となる。

【００８４】このとき、加算器２４３７にて、ラッチ回
路２４３８の出力「０．０４」に加算器２４３４の出力
の小数部「０．６７」が加算される。その結果、加算器
２４３７の出力には整数部「０」、小数部「０．７１」
が得られる。加算器２４３６にて、加算器２４３４の出
力の整数部「９０９」に加算器２４３７の出力の整数部
「０」が加算され、端子２４３ｂに「９０９」を得る。
よって、第３ラインにおいて、水平カウンタ２４４は端
子２４３ｂからの値「９０９」を受けて、「９０８」カ
ウントアップした後に「０」に戻る。

【００８５】第４ラインの最初では、加算器２４３４の
出力は、クロックと移相回路１４２０の出力映像信号と
の差がなかったとすると、「９０９．６７」となる。水
平カウンタ２４４のカウント値が「０」に戻ると同時
に、加算器２４３７の出力の小数部「０．７１」がラッ
チ回路２４３８の出力となり、端子２４３ｃに出力され
る。

【００８６】このため、移相回路１４２０には「０．７
１」が与えられ、当該移相回路１４２０に加えられた映
像信号は約０．２９クロック分遅延されて出力される。
その波形は、図１１（ｄ）に示すような波形となる。

【００８７】このとき、加算器２４３７にて、ラッチ回
路２４３８の出力「０．７１」に加算器２４３４の出力
の小数部「０．６７」が加算される。その結果、加算器
２４３７の出力には整数部「１」、小数部「０．３８」
が得られる。加算器２４３６にて、加算器２４３４の出
力の整数部「９０９」に加算器２４３７の出力の整数部
「１」が加算され、端子２４３ｂに「９１０」を得る。
よって、第３ラインにおいて、水平カウンタ２４４は端
子２４３ｂからの値「９１０」を受けて、「９０９」ま
でカウントアップした後に「０」に戻る。以下、同様に
動作する。

【００８８】図１２は、上記同期検出回路１４２４の同
期再生処理動作におけるタイミング関係を示すもので、
（ａ）は水平周期、（ｂ）は入力コンポジット映像信
号、（ｃ）は移相回路１４２０の出力映像信号、（ｄ）
は同期検出回路１４２４の再生同期信号を示している。

【００８９】すなわち、入力コンポジット映像信号が図
１２（ｂ）に示すタイミングで入力されると、その同期
信号は図１２（ａ）に示す位置にある。ここで水平カウ
ンタ２４４のカウント周期は、第１、第２、第４の各ラ
インでは「９１０」であるが、第３ラインでは「９０
９」である。

【００９０】よって、第１ラインでは０．３クロック遅
延、第２ラインでは０．６３クロック遅延、第３ライン
では０．９６クロック遅延、第４ラインでは０．２９ク
ロック遅延というように遅延量が与えられる。しかし、
再生同期信号は、第１ライン、第２ライン、第４ライン
ではそれぞれ９１０クロック間隔で、第３ラインでは９
０９クロック間隔で出力される。

【００９１】尚、図４に示す同期検出回路１４２４にお
いて、同期分離回路２４１で分離された垂直同期信号
は、図示しない垂直同期再生回路によって同期再生さ
れ、その再生された垂直同期信号も端子２４ｅから出力
される。

【００９２】一方、図２において、ｆｓｃ再生回路１４
２３は、同期検出回路１４２４の端子２４ｂから発振周
波数値が与えられており、この発振中は数値に基づいて
カラーサブキャリア信号を発生する。具体的には、図７
に示すように、端子２４ｂからの数値を加算器２３１及
びラッチ回路２３２によって積分し、これによって得ら
れる鋸波状波データを読出しアドレスとして波形ＲＯＭ
２３３に入力し、ＳＩＮ波形及びＣＯＳ波形のカラーサ
ブキャリアを発生させる。

【００９３】これら二つのカラーサブキャリア信号は色
復調回路１４５に与えられる。この色復調回路１４５で
は、図７に示すように、端子５ａにΒΡＦ回路１４４で
抽出されたディジタルコンポジット映像信号の色信号成
分が与えられる。この色信号成分は、ｆｓｃ再生回路１
４２３で得られた二つのカラーサブキャリア信号を掛け
算器５１，５２で掛け算され、ＬＰＦ５３，５４にて低
域成分が取り出され、これによって二つの色信号が得ら
れる。これらの色信号はそれぞれ端子５ｂ，５ｃより移
相回路１４２１，１４２２に送出される。

【００９４】一方の移相回路１４２２から出力される色
信号は同期検出回路１４２４の端子２４ｄに与えられ
る。同期検出回路１４２４では、図４に示すように、端
子２４ｄに与えられた色信号は位相比較器２４６に加え
られ、カラーバーストの存在する期間に基準値発生回路
２４５の発生する基準値と位相比較され、これによって
復調位相誤差値を得る。この復調位相誤差値は第２のル
ープフィルタ２４７で平均化される。

【００９５】上記第２のループフィルタ２４７は、具体
的には図６に示すように構成される。図６において、端
子２４７ａに加わる位相誤差値は、係数器２４７１，２
４７５で所定値を掛けられる。加算器２４７２とラッチ
回路２４７３は積分回路を構成し、係数器２４７１から
得られる値をライン毎に累積加算する。その累積加算結
果は加算器２４７４で係数器２４７５からの値と加算さ
れ、これによって位相誤差平均値を得る。この情報は端
子２４７ｂより同期検出回路１４２４の端子２４ｂを介
してｆｓｃ再生回路１４２３に供給され、前述の処理に
供される。

【００９６】上記移相回路１４２０，１４２１，１４２
２の各出力は、１Ηメモリ１４３，１４９，１４１０に
供給される。１Ηメモリ１４３は入力されたベースバン
ド輝度信号を１Η期間遅延させて引き算器１４１１に出
力する。また、１Ηメモリ１４９，１４１０はそれぞれ
入力されたベースバンド色信号を１Ｈ期間遅延させて各
々加算器１４１２，１４１３に出力する。

【００９７】引き算器１４１１，加算器１４１２，１４
１３には、各々移相回路１４２０，１４２１，１４２２
の出力も与えられており、引き算器１４１１は１Η期間
前後のベースバンド輝度信号を引き算し、加算器１４１
２，１４１３は各々１Η期間前後のベースバンド色信号
を加算する。

【００９８】すなわち、１Ηメモリ１４３及び引き算器
１４１１によって垂直ハイパスフィルタが構成され、１
Ηメモリ１４９及び加算器１４１２、１Ηメモリ１４１
０及び加算器１４１３によって各々垂直ローパスフィル
タが構成される。

【００９９】引き算器１４１１の出力はさらにハイパス
フィルタ（ΗΡＦ）１４１４に与えられて高域成分が取
り出される。この信号は引き算器１４１５に入力され、
移相回路１４２０の出力信号から引き算される。これに
よってベースバンド輝度信号が得られる。

【０１００】ＤＡＣ１４１６，１４１７，１４１８は各
々入力信号をアナログ信号に戻してマトリクス回路１４
１９に与える。このマトリクス回路１４１９は、マトリ
クス処理によって、輝度信号と二つのベースバンド色信
号からＲ，Ｇ，Ｂ信号を作成し、各々出力端子１４ｂ，
１４ｃ，１４ｄから出力するようになっている。尚、同
期検出回路１４２４の端子２４ｅから出力される再生水
平同期信号及び垂直同期信号は、端子１４ｅを介して出
力されるようになっている。

【０１０１】また、本実施形態では、ＡＤＣ１４１から
出力されるディジタルコンポジット映像信号は、文字多
重信号デコーダ１４２５にも供給されるようになってい
る。ＡＤＣ１４１の出力は、発振器１６の発振クロック
を用いた一定のサンプリング周波数でサンプリングされ
たディジタルデータであり、映像信号の影響を全く受け
ていない。そこで、文字多重信号デコーダ１４２５は、
入力されたディジタルコンポジット映像信号からデータ
クロックを再生して文字多重信号を分離し、ビットデー
タを再生するようになっている。再生されたビットデー
タは図１の表示デバイス１５に供給されて適宜文字表示
される。

【０１０２】ところで、上記同期検出回路１４２４で得
られる位相誤差情報は１水平期間毎に変化することか
ら、−般的には移相回路１４２１，１４２２の出力も位
相誤差情報の変化点で出力値が不連続な値となる。一
方、ｆｓｃ再生回路１４２３が発生するカラーサブキャ
リア信号は連続した値であるので、色復調は値が連続し
ている移相回路１４２１，１４２２の前段にて行うこと
が望ましい。

【０１０３】もし、色復調を移相回路１４２１，１４２
２の後段において行う場合には、ｆｓｃ再生回路１４２
３において発生したカラーサブキャリア信号も移相回路
１４２１，１４２２によって位相変化させる必要があ
り、システム規模の増大を招いてしまう。この理由か
ら、本実施形態においては、色復調回路１４５を移相回
路１４２１，１４２２の前段に設けている。

【０１０４】このように、本実施形態においては、シス
テムクロックに基づくクロックタイミングの同期位置と
入力コンポジット映像信号の同期信号位置とに基づいて
係数を発生させて、計数値をクロック毎にカウントし
て、カウントアップしたことにより得た同期位置と映像
信号の同期位置との比較から計数値を更新して、映像信
号の同期位置に１クロック期間の範囲内で一致した再生
同期信号を得るようにしている。また、映像信号の水平
周期と再生同期周期との差に基づいて入力映像信号を移
相させることにより、画面歪みの発生を防止している。

【０１０５】すなわち、入力コンポジット映像信号の同
期信号にラインロックしたクロックを発生させる必要が
ないので、クロック再生のためのＰＬＬ回路に代えて、
ΙＣ化が可能な固定発振周波数の発振器を用いてクロッ
クを発生させればよく、水晶発振子を除いた回路の完全
ΙＣ化が可能となる。このため、システムを安価に構成
することができる。

【０１０６】また、ラインロックしていないシステムク
ロックを用いているので、入力信号の周波数が変化して
も、各回路の動作が影響を受けることはなく、消費電力
の増加及びタイムマージンのロス等が発生することはな
いので、システム設計が容易となる。さらに、システム
クロックは、ラインロックしている必要はなく、入力映
像信号の周波数にかかわらず、発振器は所定の周波数で
発振すればよい。

【０１０７】したがって、上記構成による映像信号処理
装置は、方式が異なる映像信号が入力された場合であっ
ても、また、複数種類の映像信号が入力された場合で
も、共通のクロックを用いることができる。例えば、受
信信号がＮＴＳＣ信号からΡΑＬ信号に変化した場合で
も、回路の変更は少なく、特にクロック周波数を変更す
る必要はない。

【０１０８】また、ＡＤＣ１４１によってサンプリング
されたデータは映像信号の周波数に依存しないことか
ら、文字多重信号のように映像信号に多重されたデータ
をＡＤＣ１４１の出力から取り出して使用することが可
能であるので、文字多重放送信号などのデコーダ用のク
ロック発生器と、映像信号処理システムのクロック発生
器とを共用することができ、ハードウェア規模を縮小す
ると共に、クロック間干渉の発生を防止することができ
る。

【０１０９】図１３は本発明に係る第２の実施形態の映
像信号処理装置が適用される、ＰＩＰ表示機能を備えた
ＮＴＳＣ方式によるテレビジョン受信機の全体構成を示
すものである。尚、図１３において、図１と同一部分に
は同一符号を付して示し、重複する説明は省略する。

【０１１０】図１３に示すテレビジョン受信機では、ア
ンテナ１１で受けた受信信号は副画面用及び主画面用チ
ューナ１２Ａ，１２Ｂに入力され、それぞれ任意のチャ
ンネル周波数信号が選局されて副画面用、主画面用検波
回路１３Ａ，１３Ｂに供給される。これらの検波回路１
３Ａ，１３Ｂはそれぞれ入力信号からコンポジット映像
信号を検波するもので、各検波出力はそれぞれ映像信号
処理装置１４ＡＢの端子１４Ａａ，１４Ｂａに供給され
る。

【０１１１】上記映像信号処理装置１４ＡＢは、各端子
１４Ａａ，１４Ｂａに入力される二つのコンポジット映
像信号をそれぞれベースバンドの輝度信号及び色信号に
変換し、選択的にＲＧＢ変換出力することで、ＰＩＰ処
理されたＲＧＢ映像信号を生成すると共に、垂直及び水
平同期信号を再生する機能を有する。ここで得られた映
像信号はＢＧＢ出力毎に、再生同期信号と共に端子１４
ｂ，１４ｃ，１４ｄ，１４ｅを介して表示デバイス１５
に供給され、２分割されて表示される。

【０１１２】図１４は上記映像信号処理装置１４ＡＢの
具体的な構成を示すものである。但し、図１４におい
て、図２と同一部分には同一符号を付して示し、重複す
る説明は省略する。

【０１１３】図１４において、１４Ａは副画面用映像デ
コーダ、１４Ｂは主画面用映像デコーダである。いずれ
も前述の周波数固定の発振器１４０で発生されるシステ
ムクロックを端子１４０１より入力し、内部の必要な回
路に与えるようになっている。すなわち、端子１４Ａａ
に入力されるコンポジット映像信号は副画面のソースと
して用いられ、端子１４Ｂａに入力されるコンポジット
映像信号は主画面のソースとして用いられる。

【０１１４】ここで、本実施形態においては、図２に示
した文字多重信号デコーダ１４２５を含めてもよいが、
図中では省略している。また、１Ηメモリ１４３，１４
９，１４１０、加算器（引き算器）１４１１，１４１
２，１４１３，１４１５及びΗΡＦ１４１４によって構
成されるＹ／Ｃ分離回路を省略し、ＡＤＣ１４１の出力
をローパスフィルタ（以下ＬＰＦという）１４３１を介
して移相回路１４２０に与えている。ＬＰＦ１４３１は
入力コンポジット映像信号の低域成分を通過させること
により輝度信号を分離して移相回路１４２０に出力す
る。

【０１１５】移相回路１４２０，１４２１，１４２２の
出力は各々フィードメモリ１４３２，１４３３，１４３
４に供給される。本実施形態においては、端子１４Ａａ
に入力されるコンポジット映像信号を副画面用として用
いているので、画質の多少の劣化を許容することができ
る。このため、輝度信号と色信号との分離回路（Ｙ／Ｃ
分離回路）を簡単なものにしている。尚、図２と同様の
Ｙ／Ｃ分離回路を用いてもよいことは勿論である。

【０１１６】フィールドメモリ１４３２，１４３３，１
４３４は、各々同期検出回路１４２４から端子２４ｅを
介して入力される再生同期信号に基づいて、移相回路１
４２０，１４２１，１４２２の出力を書き込み、同期発
生回路１４３５から端子３５ａを介して送出される主画
面用同期信号に基づいて読出し出力する。尚、本実施形
態においては、同期検出回路１４２４からの再生同期信
号は図１３の表示デバイス１５の表示用としては用いな
い。

【０１１７】一方、端子１４Ｂａには２画面のうちの主
画面のソースである主画面用コンポジット映像信号が入
力される。このコンポジット映像信号は主画面用映像デ
コーダ１４Ｂに供給される。

【０１１８】この映像デコーダ１４Ｂの構成は、同図中
の副画面用デコーダ１４Ｂの構成と同様であり、入力さ
れた主画面用コンポジット映像信号をデコードして、ア
ナログの輝度信号及び二つの色差信号を各々スイッチ１
４４１，１４４２，１４４３の端子ａに出力する。ま
た、映像デコーダ１４Ｂはディジタル化した主画面用コ
ンポジット映像信号を副画面用映像デコーダ１４Ａ内の
同期発生回路１４３５にも出力する。

【０１１９】この同期発生回路１４３５は基本的に同期
検出回路１４２４と同様の構成であり、主画面用コンポ
ジット映像信号から主画面用同期信号を再生すると共
に、主画面用コンポジット映像信号のデコードに必要な
サブキャリア周波数情報や位相誤差情報を出力する。
尚、主画面用映像デコーダ１４Ｂは副画面用映像デコー
ダと同様の構成であるので、発振器１４０が発生したシ
ステムクロックを用いて各種処理を行うことができる。
また、主画面用処理は、主画面用のクロック発振器を別
途使用し、独立のクロックで動作させてもよい。

【０１２０】上記同期発生回路１４３５からの主画面用
同期信号はフィールドメモリ１４３２，１４３３，１４
３４に与えられる。フィールドメモリ１４３２，１４３
３，１４３４は主画面用同期信号に基づいて、記憶して
いる映像信号を読み出して各々ＤＡＣ１４１６，１４１
７，１４１８に出力する。尚、この場合には、フィール
ドメモリ１４３２，１４３３，１４３４は、副画面表示
領域に対応した縮小率となるように、例えば間引きを行
って信号を読み出すようになっている。また、同期発生
回路１４３５から出力された主画面用同期信号は端子１
４ｅを通して表示デバイス１５にも供給されるようにな
っている。

【０１２１】ＤＡＣ１４１６，１４１７，１４１８の出
力はスイッチ１４４１，１４４２，１４４３の端子ｂに
供給される。スイッチ１４４１，１４４２，１４４３は
副画面表示領域に対応するタイミングで端子ｂを選択し
てＤＡＣ１４１６，１４１７，１４１８の出力をマトリ
クス回路１４１９に与え、他のタイミングで端子ａを選
択して映像デコーダ１４Ｂからの主画面用輝度信号及び
色信号をマトリクス回路１４１９に与えるようになって
いる。

【０１２２】次に、上記のように構成された実施形態の
動作について説明する。

【０１２３】まず、主画面用コンポジット映像信号は端
子１４Ｂａを介して映像デコーダ１４Ｂに与えられ、副
画面用のコンポジット映像信号は入力端子１４Ａａを介
してＡＤＣ１４１に与えられる。副画面用のコンポジッ
ト映像信号は、ＡＤＣ１４１によってディジタル信号に
変換された後、ＬＰＦ１４３１，ΒΡＦ１４４及び移相
回路１４２０を介して同期検出回路１４２４に与えられ
る。ＬＰＦ１４３１によって分離された輝度信号は移相
回路１４２０に供給され、ＢＰＦ１４４によって分離さ
れた搬送色信号は色復調回路１４５において色復調され
て移相回路１４２１，１４２２に供給される。

【０１２４】上記同期検出回路１４２４は、一定の発振
周波数で発振する発振器１４０からのシステムクロック
を用いて、副画面用の入力コンポジット映像信号から垂
直及び水平同期信号を再生するとともに、再生同期信号
とシステムクロックとの位相誤差情報を出力する。移相
回路１４２０，１４２１，１４２２は位相誤差情報に基
づいて入力された信号を遅延されて各々フィールドメモ
リ１４３２，１４３３，１４３４に与える。フィールド
メモリ１４３２，１４３３，１４３４は副画面用の再生
同期信号を用いて移相回路１４２０，１４２１，１４２
２の出力を書き込む。

【０１２５】一方、主画面用映像デコーダ１４Ｂは主画
面用コンポジット映像信号から輝度信号及び色信号を得
る。同期発生回路１４３５は発振器１４０からのクロッ
クを用いて、主画面用のコンポジット映像信号から主画
面用同期信号を再生する。なお、映像デコーダ１４Ｂは
同期発生回路１４３５から与えられる位相誤差情報に基
づいて映像信号の位相誤差を補正している。

【０１２６】主画面用同期信号はフィールドメモリ１４
３２，１４３３，１４３４に与えられて、データの読み
出しに用いられる。これにより、フィールドメモリ１４
３２，１４３３，１４３４からは副画面用の縮小画像用
の輝度信号及び色信号が出力される。フィールドメモリ
１４３２，１４３３，１４３４の出力はＤＡＣ１４１
６，１４１７，１４１８によってアナログ信号に変換さ
れてスイッチ１４４１，１４４２，１４４３に供給され
る。

【０１２７】スイッチ１４４１，１４４２，１４４３は
副画面表示領域に対応するタイミングでＤＡＣ１４１
６，１４１７，１４１８の出力を選択し、他のタイミン
グで主画面映像デコーダ１４Ｂの出力を選択する。こう
して、主画面の輝度信号及び色信号、副画面の輝度信号
及び色信号が選択的にマトリクス回路１４１９に与えら
れて、Ｒ，Ｇ，Ｂ信号に変換されて出力される。表示デ
バイス１５は主画面用同期信号を用いて端子１４ｂ，１
４ｃ，１４ｄからのＲ，Ｇ，Β信号に基づく表示を行
う。

【０１２８】このように、本実施形態においては、主画
面用の回路及び副画面用の回路のいずれも発振器１４０
からのクロックを用いて同期信号を再生することがで
き、回路の共用化が可能である。すなわち、主画面用及
び副画面用の２つのシステムクロックを採用していない
ので、２信号間のクロック干渉を防止することができ、
システムクロック周波数の差成分によって画像が歪むこ
とはない。

【０１２９】また、主画面信号処理のために、独立のク
ロックを用いる場合でも、ＰＬＬ回路を不要にしてコス
トを低減することができる、入力信号の変動によって回
路動作が影響されることを防止することができる、入力
映像信号の方式が異なる場合でも、共通のクロック発生
回路を用いることができるなどの効果が得られる。

【０１３０】また、図１３に示す装置をΡＡＬ方式のコ
ンポジット映像信号のデコード用として用いることもで
きる。この場合でも、発振器１４０の発振周波数はＮＴ
ＳＣ方式のコンポジット映像信号のデコード時に用いた
周波数と同一であってもよいし、異なる周波数を用いて
もよい。

【０１３１】異なる周波数を用いた場合には、各方式の
フィルタの回路が構成しやすくなるということがある。
クロックの共通化によるメリットが得られなくなるが、
信号処理回路が簡素化できるという利点がある。いずれ
にしても、周波数固定でよいことは勿論であり、ＩＣ化
に適した発振器を利用することができる。

【０１３２】図１５は本発明の第３の実施形態を示すブ
ロック図である。図１５において、図１４と同一部分に
は同一符号を付してその説明を省略する。

【０１３３】本実施形態は、上記第２の実施形態におけ
る主画面映像信号としてΜΡＥＧ方式によるデジタル放
送を受信する場合を想定して構成した例であり、端子１
４Ｃａにはデジタル映像信号が供給され、第２の実施形
態における映像デコーダ１４Ｂに代わってＭＰＥＧデコ
ーダ１４Ｃが用いられる。

【０１３４】この場合、主画面処理のクロックは、発振
器１４０にて発生されたクロックを用いるか、もしく
は、主画面用のクロックを用いる。主画面のクロックを
用いた場合、ＰＬＬ回路を不要にしてコストを低減する
ことができる、入力信号の変動によって回路動作が影響
されることを防止することができる、入力映像信号の方
式が異なる場合でも、共通のクロック発生回路を用いる
ことができるなどの効果が得られる。

【０１３５】また、主画面、副画面の処理に共通のクロ
ックを用いる場合は、さらに回路の共通化、クロック間
干渉の問題が改善されるという効果がある。

【０１３６】図１６は、本発明に係る第４の実施形態を
示すブロック回路図である。図１６において、図２と同
一部分には同一符号を付して説明を省略する。本実施形
態は上記各実施形態をＤＳＰ（ディジタルシグナルプロ
セッサ）を用いて構成した例である。

【０１３７】本実施形態においても、発振器１４０は所
定の固定発振周波数で発振してシステムクロックを出力
する。ＡＤＣ１４１は、このシステムクロックを用いて
端子１４ａからのコンポジット映像信号をディジタル信
号に変換する。このディジタルコンポジット信号はバス
１４５１に出力される。また、発振器１４０で発生され
るシステムクロックはＤＳΡ１４５２にも供給される。

【０１３８】尚、図１６では、発振器１４０をＡＤＣ１
４１に供給するシステムクロック用及びＤＳＰｌ４５２
が使用するクロック用として兼用したが、ＤＳＰ１４５
２専用のクロック発振器を別に設けてもよい。また、発
振器１４０を図示しない通信回路用のクロック発振器用
として兼用としてもよいし、別に設けてもよい。

【０１３９】図２の装置における映像信号のデコード処
理はディジタル処理であるので、ソフトウェアによる処
理が可能である。プログラムメモリ１４５４はこのよう
なコンポジット映像信号をデコードするためのプログラ
ム等が格納されている。

【０１４０】ＤＳΡ１４５２は、プログラムメモリ１４
５４に格納されているプログラムに基づいて、データメ
モリ１４５３を用いて図２のＢＰＦ１４４、ｆｓｃ再生
回路１４２３、色復調回路１４５、同期検出回路１４２
４及び移相回路１４２０，１４２１，１４２２の処理、
すなわち搬送色信号帯域のフィルタ処理、カラーサブキ
ャリア信号の再生処理、色復調処理、同期再生処理、位
相誤差情報検出処理及び移相処理等をソフトウェア処理
によって行う。

【０１４１】また、ＤＳＰ１４５２は１Ｈメモリ１４
３，１４９，１４１０、加算器（引き算器）１４１１，
１４１２，１４１３，１４１５及びΗΡＦ１４１４によ
るＹ／Ｃ分離処理もソフトウェアで行う。さらに、ＤＳ
Ρ１４５２は、マトリクス回路１４１９のマトリクス処
理もソフトウェアで行う。

【０１４２】ＤＳＰｌ４５２は、これらのソフトウェア
処理によって得たデータ、即ち、Ｒ，Ｇ，Ｂ信号、及び
再生同期信号を各々バス１４５１を介して出力ポート１
４５５〜１４５８へ出力する。出力ポート１４５５〜１
４５８は各々入力されたデータをアナログ信号に戻し、
出力端子１４ｂ〜１４ｅを介して表示デバイス１５に供
給するようになっている。

【０１４３】このように構成された映像信号処理装置に
おいては、コンポジット映像信号はＡＤＣ１４１によっ
てディジタル信号に変換された後、バス１４５１を介し
てＤＳΡ１４５２に供給される。ＤＳＰ１４５２はプロ
グラムメモリ１４５４に格納されているプログラムに基
づいて映像信号のデコ−ダ処理を行う。

【０１４４】ここで、ＤＳＰ１４５２は図２の同期検出
回路１４２４及び移相回路１４２０，１４２１，２４２
２と同様の処理が可能であるので、ＤＳΡ１４５２にお
いて用いるシステムクロックはラインロックした信号で
ある必要はない。ＤＳΡ１４５２はデコード処理によっ
て得たＲ，Ｇ，Ｂ信号及び再生同期信号を各々出力ポー
ト１４５５〜１４５８を介して出力端子１４ｂ〜１４ｅ
に出力する。

【０１４５】したがって、本実施形態においても図２と
同様の効果を得ることができる。このように、本実施形
態においては、信号処理をＤＳΡ１４５２で実行してお
り、ＤＳΡ１４５２を用いた一般的なシステムに発振器
１４０及びＡＤＣ１４１の追加を行うことにより映像信
号のデコード処理を実現することができる。

【０１４６】また、ＤＳΡ１４５２において用いるクロ
ック発振器をサンプリングクロックとして使用すること
ができるので、発振器１４０を省略することも可能であ
る。また、ソフトウェアの変更だけでＮＴＳＣ方式及び
ＰＡＬ方式等の他方式の信号処理が可能である。

【０１４７】図１７は、本発明の第５の実施形態を示す
ブロック図である。本実施形態はマイクロコンピュータ
及びパーソナルコンピュータ（以下パソコンという）等
に適応した例である。

【０１４８】近年、パーソナルコンピュータ（以下、パ
ソコンと称する）にテレビジョン信号受信用のビデオカ
ードを搭載した、いわゆるパソコンテレビが商品化され
ている。このパソコンテレビにおいては、ビデオカード
に組み込まれたチューナによって受信したテレビジョン
信号をデコードし、デコード結果をビデオＲＡＭに転送
して画面表示を行っており、パソコン本来の画像と同時
にテレビジョン画像も表示することができ、マルチメデ
ィアに対応した機器として普及しようとしている。

【０１４９】しかしながら、このようなパソコンテレビ
においては、入力映像信号にロックしたクロックが必要
であり、入力する映像信号分のクロック発生器が必要で
ある。

【０１５０】そこで、本実施形態では、このようなパソ
コンテレビに適応するために、単一の発振器を用いて装
置を構成している。すなわち、端子７１，７２，７３に
入力されるコンポジット映像信号はそれぞれＡＤＣ７
４，７５，７６に供給される。発振器７７は所定の固定
の周波数のシステムクロックを発生し、サンプリングク
ロックとしてＡＤＣ７４，７５，７６及びＣＰＵ７８に
出力する。ＡＤＣ７４，７５，７６は発振器７７からの
クロックを用いて入力コンポジット映像信号をディジタ
ル信号に変換してバス７９に出力する。

【０１５１】尚、図１７では発振器７７をＡＤＣ７４，
７５，７６に供給するサンプリングクロック用及びＣＰ
Ｕ７８が使用するクロック用として兼用したが、ＣＰＵ
７８専用のクロック発振器を別に設けてもよい。また、
発振器７７を図示しない通信回路用のクロック発振器用
として兼用してもよいし、別に設けてもよい。

【０１５２】ＤＭＡ（ダイレクトメモリアクセス）コン
トローラ８０は、ＣＰＵ７８の制御を受けて、バス７９
によるデータ転送を制御する。ＡＤＣ７４，７５，７６
からのディジタル映像信号はＤＭΑコントローラ８０に
よって転送制御され、バス７９を介してデータメモリ８
２に供給されるようになっている。

【０１５３】プログラムメモリ８１、データメモリ８
２、表示メモリ８３、表示制御部８５、バス７９、ＣＰ
Ｕ７８及びＤΜＡコントローラ８０によって、−般的な
パーソナルコンピュータシステムが構成される。本実施
形態においては、ＣＰＵ７８は発振器７７からのシステ
ムクロックに基づいて動作するようになっている。

【０１５４】プログラムメモリ８１はコンポジット映像
信号をデコードするためのプログラムが格納されてい
る。ＣＰＵ７８は、プログラムメモリ８１に格納されて
いるプログラムに基づいて、データメモリ８２を用い
て、図２のΒＰＦ１４４、ｆｓｃ再生回路１４２３、色
復調回路１４５、同期検出回路１４２４及び移相回路１
４２０，１４２１，２４２２の処理、すなわち搬送色信
号帯域のフィルタ処理、カラーサブキャリア信号の再生
処理、色復調処理、同期再生処理、位相誤差情報検出処
理及び移相処理等をソフトウェア処理によって行う。

【０１５５】また、ＣＰＵ７８は１Ηメモリ１４３，１
４９，１４１０、加算器（引き算器）１４１１，１４１
２，１４１３，１４１５及びΗΡＦ１４１４によるＹ／
Ｃ分離処理をソフトウェア処理で行う。さらに、ＣＰＵ
７８はマトリクス回路１４１９のマトリクス処理もソフ
トウェア処理で行う。尚、ＣＰＵ７８に代えてＤＳΡを
採用してもよいことは勿論である。

【０１５６】上記ＣＰＵ７８は、ＤＭＡコントローラ８
０を制御して、ソフトウェア処理によって得たデータ、
すなわちＲ，Ｇ，Β信号を各々バス７９を介して表示メ
モリ８３に転送させる。表示メモリ８３はＣＰＵ７８の
処理に基づく画像データを保持する。表示制御部８５は
表示メモリ８３に記憶された画像データを読み出して
Ｒ，Ｇ，Β信号に変換し、端子８６，８７，８８を介し
て図示しない表示デバイスに供給するようになってい
る。

【０１５７】このように構成された実施形態において
は、複数の種類のコンポジット映像信号の入力が可能と
なっている。端子７１，７２，７３を介して入力された
これらのコンポジット映像信号は、各々発振器７７のシ
ステムクロックを用いたＡＤＣ７４，７５，７６によっ
てディジタル信号に変換される。ＤＭＡコントローラ８
０はＡＤＣ７４，７５，７６からの映像データをバス７
９を介してデータメモリ８２に供給し記憶させる。

【０１５８】ＣＰＵ７８は、プログラムメモリ８１から
のプログラムに基づいて、データメモリ８２に記憶され
た映像データのデコード処理を行い、デコード結果を表
示メモリ８３に与えて記憶させる。

【０１５９】尚、ＣＰＵ７８は入力された複数の映像信
号データについて同様の信号処理を並行して行うことが
できる。この場合には、ＣＰＵ７８は入力コンポジット
映像信号の各方式に対応した信号処理プログラムを用い
て各映像データの処理を行う。また、ＣＰＵ７８はテレ
ビジョン受信機能以外の一般的なパソコン処理も行うこ
とができる。この処理に基づく画像データも表示メモリ
８３に供給される。

【０１６０】デコード結果は表示制御部８５の書込み制
御を受けて表示メモリ８３に記憶され、表示制御部８５
の読出し制御を受けて読み出される。表示制御部８５は
表示メモリ８３からの複数種類の画像データに重ね合わ
せ処理等を施してＲ，Ｇ，Ｂ信号を端子８６，８７，８
８から出力する。

【０１６１】例えば、表示制御部８５は、デコードした
複数の画像を多画面表示するように表示メモリ８３に対
する書込み及び読出しを行ってもよく、また、所定のテ
レビジョン画像上にパソコン処理に基づく文字情報等を
スーパーインポーズするように表示メモリ８３に対する
書込み及び読出しを行ってもよい。

【０１６２】このように、本実施形態においては、一般
的なコンピュータシステムにＡＤＣを追加することのみ
によって、複数の映像信号の並行処理を可能にすること
ができる。また、各ＡＤＣのサンプルレートは相互に同
一でよいので、入力映像信号数だけＡＤＣを設けること
なく、アナログスイッチを用いて、複数の映像信号を時
分割に１つのＡＤＣに供給するようにしてもよい。

【０１６３】尚、上記各実施形態においては、Ｒ，Ｇ，
Ｂ信号を表示デバイスに出力するようにしたが、輝度信
号と色差信号を表示デバイスに出力するようにしてもよ
い。その他、種々の変形が可能であることはいうまでも
ない。

【０１６４】

【発明の効果】以上のように、本発明によれば、ライン
ロックしていない信号をシステムクロックとして採用す
ることを可能とすることにより、回路を完全ΙＣ化する
ことができ、ΡＬＬ回路を不要にしてコストを低減する
ことができ、入力信号の変動によって回路動作が影響さ
れることを防止することができ、入力映像信号の方式が
異なる場合でも、共通のクロック発生回路を用いること
ができ、複数種類の映像信号が入力される場合でも、共
通のクロック発生回路を用いることができ、入力映像信
号に含まれる文字多重信号用のデコーダ用の回路を入力
信号のデコーダ用の回路と共通化することができるとい
う効果を有する。

【図面の簡単な説明】

【図１】 本発明に係る第１の実施形態の映像信号処理
装置が適用される、文字多重放送受信機能を備えたＮＴ
ＳＣ方式によるテレビジョン受信機の全体構成を示すブ
ロック回路図。

【図２】 同実施形態の映像信号処理装置の具体的な構
成を示すブロック回路図。

【図３】 図２に示す映像信号処理装置の移相回路の具
体的な構成を示すブロック回路図。

【図４】 図２に示す映像信号処理装置の同期検出回路
の具体的な構成を示すブロック回路図。

【図５】 図４に示す同期検出回路の第１のループフィ
ルタの具体的な構成を示すブロック回路図。

【図６】 図４に示す同期検出回路の第２のループフィ
ルタの具体的な構成を示すブロック回路図。

【図７】 図２に示す映像信号処理装置のｆｓｃ再生回
路及び色復調回路の具体的な構成を示すブロック回路
図。

【図８】 図４に示す同期検出回路の各回路出力の波形
を示す波形図。

【図９】 図４に示す同期検出回路の水平カウンタのカ
ウント値と第１のループフィルタの端子に出力される値
との関係を示す図。

【図１０】 図４に示す同期検出回路のコンポジット映
像信号の波形とシステムクロック、水平カウンタのカウ
ント値との関係を示す波形図。

【図１１】 図４に示す同期検出回路の移相量制御動作
を説明するための波形図。

【図１２】 図４に示す同期検出回路の同期再生動作を
説明するためのタイミング波形図。

【図１３】 本発明に係る第２の実施形態の映像信号処
理装置が適用される、ＰＩＰ表示機能を備えたＮＴＳＣ
方式によるテレビジョン受信機の全体構成を示すブロッ
ク回路図。

【図１４】 図１３に示す映像信号処理装置の具体的な
構成を示すブロック回路図。

【図１５】 本発明の第３の実施形態として、第２の実
施形態における主画面映像信号としてΜΡＥＧ方式によ
るデジタル放送を受信する場合を想定した場合の映像信
号処理装置の構成を示すブロック回路図。

【図１６】 本発明に係る第４の実施形態として、ＤＳ
Ｐを用いた場合の映像信号処理装置の構成を示すブロッ
ク回路図。

【図１７】 本発明に係る第５の実施形態として、パソ
コン等に適応した場合の映像信号処理装置の構成を示す
ブロック回路図。

【図１８】 ＮＴＳＣ方式によるテレビジョン受信機の
全体構成を示すブロック回路図。

【図１９】 図１８に示す映像信号処理装置の具体的な
構成を示すブロック回路図。

【符号の説明】

１１…アンテナ、１２…チューナ、１３…検波回路、１
４…映像信号処理装置、１５…表示デバイス、１６…セ
レクタ、１４０…クロック発振器、１４１…ＡＤＣ、１
４２…ＶＣΧＯ、１４３…１Ｈメモリ、１４４…ＢＰ
Ｆ、１４５…色復調回路、１４６…位相比較回路、１４
７…ｆｓｃ発生回路、１４８…バースト・同期検出回
路、１４９，１４１０…１Ｈメモリ、１４１１…引き算
器、１４１２，１４１３…加算器、１４１４…ＨＰＦ、
１４１５…引き算器、１４１６，１４１７，１４１８…
ＤＡＣ、１４１９…マトリクス回路、１４２０，１４２
１，１４２２…移相回路、１４２３…ｆｓｃ再生回路、
１４２４…同期検出回路、１４２５…文字多重信号デコ
ーダ、２０１…遅延回路、２０２…係数器、２０３…引
き算器、２０４…係数器、２０５…加算器、２４１…同
期分離回路、２４２…位相比較器、２４３…第１のルー
プフィルタ、２４４…水平カウンタ、２４５…基準値発
生回路、２４６…位相比較器、２４７…第２のループフ
ィルタ、２４３１…係数器、２４３２…加算器、２４３
３…ラッチ回路、２４３４…加算器、２４３５…係数
器、２４３６，２４３７…加算器、２４３８…ラッチ回
路、２３１…加算器、２３２…ラッチ回路、２３３…波
形ＲＯＭ、５１，５２…掛け算器、５３，５４…ＬＰ
Ｆ、１２Ａ…副画面用チューナ、１２Ｂ…主画面用チュ
ーナ、１３Ａ…副画面用検波回路、１３Ｂ…主画面用検
波回路、１４ＡＢ…映像信号処理装置、１４Ａ…副画面
用映像デコーダ、１４Ｂ…主画面用映像デコーダ、１４
Ｃ…ＭＰＥＧデコーダ、１４３１…ＬＰＦ、１４３２，
１４３３，１４３４…フィールドメモリ、１４３５…同
期発生回路、１４４１，１４４２，１４４３…スイッ
チ、１４５１…バス、１４５２…ＤＳＰ、１４５３…デ
ータメモリ、１４５４…プログラムメモリ、１４５５〜
１４５８…出力ポート、７１，７２，７３…映像信号入
力端子、７４，７５，７６…ＡＤＣ、７７…発振器、７
８…ＣＰＵ、７９…バス、８０…ＤＭＡコントローラ、
８１…プログラムメモリ、８２…データメモリ、８３…
表示メモリ、８５…表示制御部、８６，８７，８８…Ｒ
ＧＢ映像信号出力端子。

Claims (16)

【特許請求の範囲】
1. 【請求項１】 所定の発振周波数で発振してクロックを
   発生する発振手段と、 入力されたコンポジット映像信号を前記発振手段からの
   クロックを用いてサンプリングしてディジタル映像信号
   に変換するアナログディジタル変換手段と、 前記アナログディジタル変換手段から出力されるディジ
   タル映像信号の位相をシフトする移相手段と、 前記クロックタイミングで再生同期信号を発生するとと
   もに、前記移相手段からのディジタル映像信号の同期信
   号の位置と、前記クロックタイミングの再生同期信号の
   位置との誤差情報に基づいて、前記移相手段に前記ディ
   ジタル映像信号をその同期位置が前記再生同期信号の位
   置と所定の位相関係に略一致するように移相させる同期
   検出手段と、 前記移相手段からのディジタル映像信号をデコードして
   表示デバイスに出力する映像処理手段とを具備したこと
   を特徴とする映像信号処理装置。
2. 【請求項２】 所定の発振周波数で発振してクロックを
   発生する発振手段と、 入力されたコンポジット映像信号を前記発振手段からの
   クロックを用いてサンプリングしてディジタル映像信号
   に変換するアナログディジタル変換手段と、 前記アナログディジタル変換手段からのディジタル映像
   信号から搬送色信号帯域を分離するフィルタと、 前記フィルタの出力を色復調する色復調手段と、 前記アナログディジタル変換手段からのディジタル映像
   信号及び前記色復調手段からのベースバンド色信号をそ
   れぞれ移相する移相手段と、 前記クロックタイミングで再生同期信号を発生するとと
   もに、前記移相手段からのディジタル映像信号の同期信
   号の位置と前記クロックタイミングの再生同期信号の位
   置との誤差情報に基づいて、前記移相手段に前記ディジ
   タル映像信号をその同期位置が前記再生同期信号の位置
   と所定の位相関係に略一致するように移相させる同期検
   出手段と、 前記移相手段からのディジタル映像信号をデコードして
   表示デバイスに出力する映像処理手段とを具備したこと
   を特徴とする映像信号処理装置。
3. 【請求項３】 前記同期検出手段は、前記再生同期信号
   を前記表示デバイスの表示の基準とすることを特徴とす
   る請求項１、２いずれかに記載の映像信号処理装置。
4. 【請求項４】 前記同期検出手段は、 前記発振手段のクロックを計数するカウンタと、 前記カウンタの値と前記ディジタル映像信号中に含まれ
   る水平同期信号との位相を比較する位相比較手段と、 前記位相比較手段の出力をフィルタリングし、フィルタ
   イリングした出力信号に基づいて前記水平カウンタのカ
   ウントする周期を制御するループフィルタ手段とを具備
   し、 前記カウンタのカウント周期を再生同期信号として出力
   することを特徴とする請求項１、２いずれかに記載の映
   像信号処理装置。
5. 【請求項５】 前記映像処理手段は、垂直フィルタを用
   いて前記移相手段の出力から輝度信号と色信号を分離す
   ることを特徴とする請求項１、２いずれかに記載の映像
   信号処理装置。
6. 【請求項６】 所定の発振周波数で発振してクロックを
   発生する発振手段と、 入力されたコンポジット映像信号を前記発振手段からの
   クロックを用いてサンプリングしてディジタル映像信号
   に変換するアナログディジタル変換手段と、 前記アナログディジタル変換手段からのディジタル映像
   信号から搬送色信号帯域を分離するフィルタと、 前記フィルタの出力を色復調する色復調手段と、 前記アナログディジタル変換手段からのディジタル映像
   信号及び前記色復調手段からのベースバンド色信号をそ
   れぞれ移相する移相手段と、 前記クロックタイミングで再生同期信号を発生するとと
   もに、前記移相手段からのディジタル映像信号の同期信
   号の位置と前記クロックタイミングの再生同期信号の位
   置との誤差情報を求め、この誤差情報に基づいて前記移
   相手段に前記ディジタル映像信号をその同期位置が前記
   再生同期信号の位置と所定の位相関係に略一致するよう
   に移相させる同期検出手段と、 副画面用の画像を作成するために前記移相手段の出力を
   前記再生同期信号を時間基準として記憶する記憶手段と
   を具備したことを特徴とする映像信号処理装置。
7. 【請求項７】 所定の発振周波数で発振してクロックを
   発生する発振手段と、 それぞれ入力されたコンポジット映像信号を前記発振手
   段からのクロックを用いてサンプリングしてディジタル
   映像信号に変換する複数のアナログディジタル変換手段
   と、 前記複数のアナログディジタル変換手段からのディジタ
   ル映像信号をそれぞれ移相する複数の移相手段と、 前記クロックタイミングで複数の再生同期信号を発生す
   るとともに、前記複数の移相手段からの各ディジタル映
   像信号の同期信号の各位置と前記クロックタイミングの
   再生同期信号の位置との誤差情報を求め、この誤差情報
   に基づいて前記複数の移相手段の移相量を制御する複数
   の同期検出手段と、 副画面用の画像を作成するために、前記複数の移相手段
   の出力のうち副画面用のディジタル映像信号を移相する
   移相手段からの出力を対応する再生同期信号を時間基準
   として記憶するとともに、前記複数の同期検出手段のう
   ち主画面用のディジタル映像信号に基づいて得られた前
   記再生同期信号を時間基準として読み出しを行う１つ以
   上の記憶手段と、 前記１つ以上の記憶手段の読み出し出力をアナログ映像
   信号に変換する１つ以上のディジタルアナログ変換手段
   と、 前記複数の移相回路の出力のうち主画面用のディジタル
   映像信号を処理する主画面映像信号処理手段と、 前記主画面映像信号処理手段で処理された主画面映像信
   号と前記１つ以上のディジタルアナログ変換手段から出
   力された副画面映像信号とを切り換えて表示デバイスに
   出力する出力切換手段とを具備したことを特徴とする映
   像信号処理装置。
8. 【請求項８】 前記主画面映像信号処理手段は、前記発
   振手段で生成されるクロックに基づいて処理を行うこと
   を特徴とする請求項７に記載の映像信号処理装置。
9. 【請求項９】 所定の発振周波数で発振してクロックを
   発生する１つ以上の発振手段と、 それぞれ入力されたコンポジット映像信号を前記発振手
   段からのクロックを用いてサンプリングしてディジタル
   映像信号に変換する複数のアナログディジタル変換手段
   と、 前記複数のアナログディジタル変換手段から出力される
   一つ以上のディジタル映像信号を移相する１つ以上の移
   相手段と、 前記クロックタイミングで複数の再生同期信号を発生す
   るとともに、前記１つ以上の移相手段からのディジタル
   映像信号の同期信号の位置と前記クロックタイミングの
   再生同期信号の位置との誤差情報を求め、この誤差情報
   に基づいて前記１つ以上の移相手段の移相量を制御する
   複数の同期検出手段と、 副画面用の画像を作成するために、前記１つの以上の移
   相手段のうち副画面用のディジタル映像信号を移相する
   移相手段からの出力を対応する再生同期信号を時間基準
   として各々記憶するとともに、前記複数の同期検出手段
   のうち主画面用のディジタル映像信号用に得た前記再生
   同期信号を時間基準として読み出しを行う１つ以上の記
   憶手段と、 前記複数のアナログディジタル変換手段から出力される
   一つのディジタル映像信号を主画面用のディジタル映像
   信号として処理する主画面映像信号処理手段と、 前記主画面映像信号処理手段で処理された主画面映像信
   号と前記１つ以上のディジタルアナログ変換手段から出
   力された副画面映像信号とを切り換えて表示デバイスに
   出力する出力切換手段とを具備したことを特徴とする映
   像信号処理装置。
10. 【請求項１０】 前記複数のコンポジット映像信号は、
    方式の異なる信号を含むことを特徴とする請求項９に記
    載の映像信号処理装置。
11. 【請求項１１】 前記同期検出手段、前記移相手段、及
    び前記映像信号処理手段は、信号処理プログラムを格納
    するメモリ及び信号処理を行うプロセッサによって構成
    されてソフトウェア処理によって各処理が行われること
    を特徴とする請求項１に記載の映像信号処理装置。
12. 【請求項１２】 前記同期検出手段、前記フィルタ、前
    記色復調手段、前記移相手段、及び前記映像信号処理手
    段は、信号処理プログラムを格納するメモリ及び信号処
    理を行うプロセッサによって構成されてソフトウェア処
    理によって各処理が行われることを特徴とする請求項２
    に記載の映像信号処理装置。
13. 【請求項１３】 前記同期検出手段、前記移相手段、及
    び前記記憶手段は、信号処理プログラムを格納するメモ
    リ及び信号処理を行うプロセッサによって構成されてソ
    フトウェア処理によって各処理が行われることを特徴と
    する請求項６，７いずれかに記載の映像信号処理装置。
14. 【請求項１４】 前記複数の同期検出手段、前記１つ以
    上の移相手段、前記１つ以上の記憶手段及び前記出力手
    段は、信号処理プログラムを格納するメモリ及び信号処
    理を行うプロセッサによって構成されてソフトウェア処
    理によって各処理が行われることを特徴とする請求項
    ８，９いずれかに記載の映像信号処理装置。
15. 【請求項１５】 前記メモリは、前記コンポジット映像
    信号の種類に応じて異なる処理プログラムを格納するこ
    とを特徴とする請求項１１，１２，１３，１４のいずれ
    かに記載の映像信号処理装置。
16. 【請求項１６】 前記コンポジット映像信号に多重され
    た所定の多重データを前記アナログディジタル変換手段
    の出力から抽出してデコードする多重データデコード手
    段を付加したことを特徴とする請求項１，２，６，７，
    ８，９のいずれかに記載の映像信号処理装置。