JP2645337B2 - サンプル・データ処理装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えば、ピクチャーインピクチャー（pix
−in−pix）のテレビジョン表示システムの挿入画像に
おけるタイミングエラーの可視性を減少させる装置並び
に方法に関する。

発明の背景 pix−in−pixのシステムにおいては、相関関係の無い
場合もあるソースからの２つの画像が１つの画像として
同時に表示される。合成画像は圧縮された挿入副画像と
共に完全な大きさの主画像を含んでいる。挿入画像の主
観的な画質を主信号または副信号のどちらかのタイミン
グエラーにより影響される。

本発明に関連するタイミングエラーは、例えば、主も
しくは副の信号が非標準信号のとき生じる。本明細書で
使われているように、非標準信号という用語はビデオ信
号が公称上一致する信号標準（例えば、NTSC、PAL、SEC
AM）により決まる水平ライン周期に対して長さが変わる
水平ライン周期を有するビデオ信号を意味する。雑音を
含んでいるがその他の点で標準信号である信号は、その
雑音が水平ライン同期（水平同期）信号の遷移を阻止す
るのに十分な振幅であるならば、非標準信号のようにな
る。

このようなタイミングエラーが挿入画像にどのように
影響を与えるかを理解するために、副の信号がどのよう
に処理されて表示されるかを知ることが役立つ。普通の
pix−in−pix表示システムにおいて、副の信号は副の信
号の水平ライン走査周波数と一定関係にあることが望ま
しいサンプリング・クロック信号で決まる時点において
サンプリングされる。カラーテレビジョン信号のクロミ
ナンス信号成分の復調を容易にするために、サンプリン
グ・クロック信号はクロミナンス副搬送波周波数の倍数
の周波数を有することが望ましい。倍数が偶数、例え
ば、標準信号の場合４であるならば、これは適当なサン
プリング信号である。何故なら、すべての主たるビデオ
信号標準の下で、ライン期間当り整数個のサンプルが発
生されるからである。NTSC方式の下では、このサンプリ
ング・クロック信号は、例えば、色副搬送波信号の周波
数_ｃの４倍、すなわち４_ｃの周波数を有するサンプ
リング信号を発生し、副の複合ビデオ信号の色基準バー
スト成分に位相が固定されている位相ロックループによ
り発生される。

副のビデオ信号はその成分要素、通常ルミナンス信号
と２つの色差信号に分離される。次いで、これらの成分
信号は水平および垂直方向にサブサンプリングされ、圧
縮画像を表わす信号を発生する。副信号の１フィールド
の間に抽出されるサンプルから成るラインはメモリに貯
えられる。これらのサンプルは、主のビデオ信号の水平
ライン走査周波数に関連していることが望ましいクロッ
ク信号を使って表示のためにメモリから読み出される。

副の信号が雑音のあるソースもしくはビデオテープレ
コーダ（VTR）またはビデオゲームのような非標準ソー
スから生じる場合、色副搬送波信号の周波数、従って色
基準バースト信号の周波数が比較的安定であるのに対し
て、水平同期信号の周波数はラインからラインで著しく
変化することがある。この変動はピックアップ用ヘッド
の不整合、VTRにおける伸びたテープ、あるいはビデオ
ゲーム回路で使われる周波数の不精確さにより生じる。
先に述べた例において、サンプリング・クロック信号は
色基準バースト信号に位相が固定されているから、連続
するライン上の対応するサンプルは互いにシフトもしく
はスキューしていることがある。サンプルから成るこれ
らのラインが主の信号に同期して表示されると、これら
の対応するサンプルにより発生されるピクセル（画素）
は垂直方向に整列しないことがある。従って、挿入画像
における任意の垂直ラインは（水平同期信号の周期がラ
ンダムに変化するならば）ぎざぎざが付いているように
見え、あるいは（水平同期信号および色バースト信号の
相対周波数に固定のエラーがあるならば）傾いて見え
る。この種の画像歪みを発生させる周波数および位相の
変動はタイミングエラーもしくはスキューエラーとして
知られている。

本発明に関連するタイミングエラーの１形式は、主の
水平同期信号と主信号の色基準バースト成分に位相固定
されているビデオ表示用クロック信号との間の周波数あ
るいは位相の変動に起因する。この形式のエラーは（水
平同期パルスで決まる）主画像の左側エッジと（表示用
クロック信号で決まる）挿入画像のラインの始まりとの
間の距離をランダムに変える。サンプリング・クロック
周期の整数についての主信号のタイミングエラーは水平
同期信号を発生する位相ロックループにおいて補償され
る。サンプリング・クロック周期の分数であるスキュー
エラーは補正することが更に難しい。

このようなタイミングエラーを補正する１つの方法
は、サンプル値を貯えたり表示したりするのに使われる
クロック信号に合うサンプル値を発生するために補間を
用いることである。もう１つの方法は、クロック信号の
位相が水平同期信号と適正に整合がとれるように、サン
プル値を表示するのに使われるクロック信号の位相をシ
フトすることである。これらの方法は“ピクチャーイン
ピクチャーのテレビジョン・システムのためのタイミン
グ補正”という名称の米国特許第4,638,360号明細書に
開示されている。

また、スキューエラーは、スキューシフトされた固定
のクロック信号に同期して成分ビデオ信号を表わすサン
プルを発生することにより補正することができる。これ
らのサンプルは、スキューシフトされていないライン固
定のクロック信号とサンプルとを整合させるクロック転
送回路に供給される。“テレビジョン信号用の多重入力
デイジタルビデオ特性処理回路”という名称の米国特許
第4,782,391号明細書はこの形式のシステムに関するも
のである。

以上述べた最初の２つの方法は実質的に独立した２つ
のクロック信号を使用する。追加のクロック信号を発生
するために使われる余分の回路は別として、多重のクロ
ック信号を使用するシステムは信号間の無線周波干渉を
防止するために注意深くシールドする必要がある。

先に述べた第３の方法において、副信号のルミナンス
信号成分と色差信号成分はアナログ回路により分離さ
れ、それからデイジタル化される。この方法を使用する
システムは、複合ビデオ信号をデイジタル化し、それか
ら成分要素に分離するシステムより更に複雑である。ま
た、この第２番目の方法はライン固定のクロック信号を
使うから、表示のために２つの信号が時分割多重される
ように圧縮ビデオ信号のカラー情報信号を復号化するこ
とが難しい。

発明の概要 本発明は、貯えられた第２のビデオ信号に関して第１
のビデオ信号におけるタイミングエラーを補償するシス
テムにおいて具体化される。このシステムは、貯えられ
た第２のビデオ信号のサンプルをメモリから取り出すた
めの第１のクロック信号を含んでいる。信号位相整合回
路は第１のクロック信号の位相をシフトさせ、第１のビ
デオ信号から得られる水平走査信号に同期化される第２
のクロック信号を発生する。第２のクロック信号に応答
するクロック転送回路は、第１のクロック信号に同期し
て取り出されたサンプルを、位相シフトされたクロック
信号と予め定められる位相関係で整合させる。

発明の効果 主の信号に対する副の信号の望ましくないスキュー
が、メモリから読み出される副の信号が制御されなくて
も、実質的に除去される。

実施例 本発明は、例えば、消費者用テレビジョン受像機に関
してpix−in−pix機能を実行するデイジタル回路に関連
させて説明される。しかしながら、本発明は広い応用範
囲が考えられる。２つの画像もしくは２つの画像の部分
が同時に表示される（例えば、並んでまたは一方が他方
の上に）別のシステムに使うこともできるし、デイジタ
ルのメモリ回路の代りに電荷結合装置のようなアナログ
回路を使ってもよい。

以下に説明するテレビジョン・システムにおいて、主
のビデオ信号は普通のアナログ回路により処理され、完
全な大きさの画像を発生する。副の信号は受信され、デ
イジタル回路によりデイジタル化され処理されて、ルミ
ナンス信号および直角位相関係にある２つの色差信号を
発生する。これらの分離された信号はサブサンプリング
され、圧縮画像を表わす信号を発生する。サブサンプリ
ングされた信号は圧縮信号の１フィールド期間を保持す
るメモリに貯えられる。圧縮画像が表示されるとき、貯
えられた信号はメモリから取り出され複合ビデオ信号に
符号化される。この複合ビデオ信号は主の複合ビデオ信
号の一部の代りとなり、合成画像を表示するためにアナ
ログ回路により処理される合成信号を発生する。この合
成画像は挿入画像として表示される圧縮副画像の入った
完全な大きさの主画像を含んでいる。

複合ビデオ信号は３つの成分信号、すなわちルミナン
ス信号Ｙ、および２つの色差信号、例えば、（Ｒ−Ｙ）
と（Ｂ−Ｙ）を含んでいる。この２つの色差信号は直角
位相関係にある各副搬送波信号を変調してクロミナンス
信号を発生する。このクロミナンス信号はベースバンド
のルミナンス信号と加法的に合成され複合ビデオ信号を
発生する。複合ビデオ信号を復合化する普通のアナログ
技術はルミナンス信号Ｙを復元するための低減通過のフ
ィルタおよびクロミナンス帯域信号を復元するための帯
域通過フィルタを含んでいる。次いで、クロミナンス帯
域信号は再生された色副搬送信号を使って同期的に復調
される。

一般に、デイジタル処理技術が使われるとき、複合ビ
デオ信号は最初にサンプリングされ、デイジタル化され
る。これらのサンプルを発生するために使われるサンプ
リング用クロック信号は複合ビデオ信号の色バースト信
号に位相固定されているのが普通である。このサンプリ
ング信号はクロミナンス信号の復調に役立つ。例えば、
選択されたサンプリング用クロック信号が色調搬送波信
号の周波数_ｃの４倍すなわち４_ｃの周波数を有する
と、分離されたクロミナンス信号の連続するサンプルは
（Ｒ−Ｙ）、（Ｂ−Ｙ）、−（Ｒ−Ｙ）、−（Ｂ−
Ｙ）、（Ｒ−Ｙ）のようなシーケンスで表わされる。こ
こで、一の符号はサンプリング位相を表わし、サンプル
の極性を必ずしも表わすものではない。（Ｒ−Ｙ）と
（Ｂ−Ｙ）の色差信号はデマルチプレクシングおよび選
択的極性反転の処理により光のシーケンスから再生する
ことができる。

従って、これらの普通の技術が独立した２つの複合ビ
デオ信号のクロミナンス信号成分を復号化するのに使わ
れるならば、２つの複合ビデオ信号の各色副搬送波信号
に関連する２つの振幅信号を発生することが望ましい。
２つのクロック信号を使用することは、２つの信号間の
干渉を制限するために電磁遮蔽が必要とされるから受像
機の設計を複雑にする。

２つのビデオ信号を復調する別の方法は、唯１つの振
動信号、例えば、主信号の色副搬送波信号を発生するこ
とである。次いで、この信号は副信号を処理するデイジ
タル回路用のサンプリング・クロック信号を発生するた
めに使われる。しかしながら、主信号と副信号のクロミ
ナンス信号位相が異なることがあるから、副信号の色基
準バースト成分に基づいてデイジタルの復号化色差サン
プルの位相を補正する回路を含んでいることが望まし
い。

また、サンプリング用クロック信号の選択は、どんな
形式のスキューエラー補償回路がシステムで使われるか
を決定する要因である。主のバースト信号に固定されて
いるクロック信号は副のバーストに固定されているクロ
ック信号よりも副の水平同期信号に近接して整合してい
ないから、圧縮された副の信号がメモリに貯えられると
き、スキューエラーの可能性が増大する。さらに、サン
プリング用クロック信号が主信号のバーストに固定され
ていれば、主信号中の雑音により生じるあるいは主信号
の水平同期信号および色副搬送波信号の相対周波数の変
動により生じるスキューエラーは減少しない。また、副
信号の水平同期信号成分に固定されているサンプリング
用クロック信号を使用してもよい。

以下に説明するテレビジョン受像機において、第１の
形式のスキューエラーは最高１クロック周期の1/3（例
えば、４_ｃのサンプリング周波数を有するサンプル・
データNTSC信号の場合、最高23ナノ秒）に減少し、第２
の形式のスキューエラーは実質的に除去される。

以下に説明するシステムにおいて、副のビデオ信号の
各水平ライン期間のルミナンス信号成分は６対１の割合
でサブサンプリングされ、次いで主信号のバーストから
得られる４_ｃのサンプリング・クロック信号の1/2の
サンプル周波数で表示される。これにより３対１の実効
サンプリング比が得られる。このようにして、実効サブ
サンプリング・クロック信号はサンプルを表示するため
に使われるクロック信号の1/3の周波数を有する。サブ
サンプリング用クロック信号が発生されるとき、等しい
間隔だけ離れた６つの異なる位相を有する信号が供給さ
れる。第１の形式のスキューエラーは副のビデオ信号の
各水平ラインの開始時に前述の６つのサブサンプリング
・クロック信号位相の中から最高の１つを選択すること
により減少する。選択される位相は副の水平同期信号に
対する各位相の相対的タイミングにより決まる。

第２の形式のスキューエラーは、表示の水平走査を制
御する信号と整合のとれている表示用クロック信号を主
のクロック信号から発生させるための位相整合回路を使
うことにより実質的に除去される。次いで、主のクロッ
ク信号に同期して供給されるサンプルを表示用クロック
信号に同期するサンプルに変換するためにクロック転送
回路が使われる。この表示用クロック信号は主のクロッ
ク信号から得られるから、２つのクロック信号間の周波
数差により生じる出力サンプルの歪みはない。

図において、太い矢印は多ビットのデイジタル信号を
伝えるための信号路を表わし細い矢印はアナログ信号ま
たは単一ビットのデイジタル信号を伝えるための結線を
表わす。装置の処理速度に依り、信号路の或るものには
補償用遅延が必要である。この種の遅延が個々のシステ
ムのどこで必要とされるかについては、デイジタル信号
処理回路の設計分野の当業者は知っている。

第１図は、本発明の一実施例は含むpix−in−pix機能
を有するテレビジョン受像機のブロック図である。第１
図において、主のチューナ110から供給される主の複合
ビデオ信号MCVは普通の同期信号分離回路112に供給され
る。回路112は信号MCVの水平ライン同期信号成分および
垂直フィールド同期信号成分をそれぞれ表わす信号MHS
とMVSを発生する。また回路112は、主のバーストゲート
信号MBG、信号MCVが画像の上側フィールドであることを
示す信号MU、および主の複合ブランキング信号MCBを発
生する。信号MCBは偏向回路113から基準信号として発生
される水平フライバック信号FBを使う位相ロックループ
回路により発生される。従って、信号MCBはビデオ表示
を発生させるために使われる水平ライン走査信号に固定
されている。信号MCBは信号MCV中の雑音から比較的独立
しており、高電圧供給源の負荷に関連する走査周波数の
変動を追従する傾向にある。

信号MCVはマルチプレクサ114の第１の入力端子にも供
給される。マルチプレクサ114の第２の入力端子は圧縮
された副画像を表わす複合ビデオ信号ACVを受け取るよ
うに結合される。各フィールドの一部において信号MCV
の代りに信号ACVを使うために、マルチプレクサ114は信
号DM′により制御される。信号DM′は以下に説明するよ
うにpix−in−pix挿入回路120とクロック転送回路146に
より発生される。信号DM′が論理“0"のとき、主信号MC
Vの代りに圧縮信号ACVが使われる。マルチプレクサ114
の出力信号は挿入副画像の入った主画像を表わす合成複
合ビデオ信号CCVである。

pix−in−pix挿入回路120は主の水平および垂直同期
信号MHSとMVS並びにクロック信号MCKに応答して信号DM
を発生する。信号DMは、以下に述べるように、クロック
転送回路146に供給され、合成表示を発生させるために
使われる水平走査信号と整合のとれている信号DM′を発
生する。本発明のこの実施例において、圧縮された副画
像は主信号の各フィールドの間の連続する69個のライン
期間の間表示される。表示される各圧縮ラインは対応す
る主信号の水平ライン期間の約４分の１を占める。

マルチプレクサ114の出力端子は、例えば、信号CCVの
ルミナンスとクロミナンス信号成分を分離し、クロミナ
ンス信号成分を直角位相関係にある色差信号成分に復調
し、陰極線管（CRT）118に供給される赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の原色信号をルミナンス信号と色差信
号から発生する普通のアナログのデコーダおよびマトリ
ックス回路116に結合される。信号CCVにより表わされる
画像は偏向回路113から発生される偏向信号の制御の下
でCRT118上に再生される。

副の複合ビデオ信号XCVは普通のテレビジョン・チュ
ーナ122により発生され、信号ACVは信号XCVから発生さ
れる。信号XCVはサンプリング用クロック信号MCKにより
クロック制御されるアナログ・デイジタル（AD）変換器
124に供給される。信号MCKは位相ロックループ（PLL）
回路140から発生される。普通のバースト固定のPLLを含
んでいる回路140は、例えば、アナログのデコードおよ
びマトリックス回路116から発生される主のクロミナン
ス信号成分MCと主のバーストゲート信号MBGに応答し、
信号MCVの色副搬送波信号成分の周波数_ｃの４倍の周
波数４_ｃを有するクロック信号MCKを発生する。この
信号MCKは主の信号MCVの色同期ベースト信号成分に位相
固定されている。

色バースト信号は複合ビデオ信号の色副搬送波信号と
予め定められる位相関係にある基準信号である。従っ
て、AD変換器124は主の信号MCVのクロミナンス副搬送波
信号成分に同期している副の信号XCVのサンプルを発生
する。

AD変換器124から発生されるサンプルは、信号MCKに応
答して信号AVS,ABG,AV,AS,NLを発生する副のタイミング
回路126に供給される。信号AVSは副のビデオ信号につい
てのフィールド垂直同期信号である。信号ABGは副のバ
ーストゲート信号である。信号AUは副のサンプルが上側
フィールドまたは下側フィールドからのものであること
を示す。信号ASとNLは副信号のピクセルおよびラインが
それぞれ圧縮画像を形成するために使われることを示す
パルス信号である。これらの信号は画像の上端および下
端における幾本かのラインと画像の左側および右側にお
ける幾つかのピクセル位置を除去する。画像のこれらの
部分は画像を貯えるために使われるメモリの量を減少さ
せ、副画像が表示される挿入面の大きさを減少させるた
めに除去される。

先に述べたように、サブサンプリング信号ASは副信号
の各水平ライン周期の開始時に位相調整される。この位
相調整により信号MCKから発生される位相シフトされた
６つのサブサンプリング信号の中の１つが有効に選択さ
れる。この調整を使うことにより、副の水平同期パルス
および貯えられた第１のピクセルの発生の相対的時間の
差により生じる表示のスキューエラーは23ナノ秒［1/
（12_ｃ）］に制限される。

第1a図はサブサンプリング信号ASを発生する例示的な
回路を示す。この回路は副のタイミング回路126の一部
である。第1a図において、信号MCKは副の水平同期信号A
HSによりリセットされる分周器160に供給される。２_c
/3の周波数を有する分周器160の出力信号は信号AHSによ
りリセットされる７ビットのカウンタ162に供給され
る。カウンタ162の出力信号は第１および第２のデコー
ダ164と166に結合される。デコーダ164と166は、カウン
タ162から発生される値がそれぞれ19と127に等しいとき
論理“1"の出力パルスを発生する。デコーダ164と166か
ら発生される値はRS型のフリップフロップ168と170をセ
ットするために使われる。これらのフリップフロップは
信号AHSによりリセットされる。フリップフロップ168の
出力信号およびフリップフロップ170の反転出力信号に
より、アンドゲート174は分周器160により発生される信
号を副の各ラインの中央部の間通過させる。分周器160
は各水平ライン期間の開始時にリセットされるから、サ
ブサンプリング用クロック信号ASの位相は信号AHSの位
相を追従するようにラインからラインで変わる。

AD変換器124から発生されるサンプルは、副のタイミ
ング回路126から発生される信号ABGを受け取るように結
合されるルミナンス・クロミナンス（Y/C）分離器およ
びクロミナンス信号復調器128に供給される。回路128の
Y/C分離器の部分は副の複合ビデオ信号からルミナンス
信号とクロミナンス帯域信号とを分離するために標準の
低域通過および帯域通過のフィルタ構成を利用する。回
路128のクロミナンス信号復調器部分はクロミナンス帯
域信号を直角位相関係にある２つの色差信号、例えば、
（Ｒ−Ｙ）と（Ｂ−Ｙ）に分離する。

信号XCVが主信号の色副搬送波信号に同期してサブサ
ンプリングされるから、回路128から発生される色素サ
ンプルは主および副のビデオ信号の色副搬送波信号間の
位相差を補正するために位相をシフトする必要がある。
このため、回路128はタイミング回路126により発生され
る副のバーストゲート信号ABGを受け取るように結合さ
れる。回路128はバーストゲート信号ABGに応答し、サン
プル・データの副信号の色バースト信号成分を監視し、
復調色差信号の位相をライン毎に補正する。この機能を
実行する例示的回路は米国特許第4,558,348号明細書に
開示されている。

Y/C分離器およびクロミナンス復調器128からの出力信
号はサンプル・フォーマット化回路130に供給される。
フォーマット化回路130は信号ASに応答し、サンプル・
データのルミナンス信号を６対１の割合で水平方向にサ
ブサンプリングし、サンプル・データの色差信号の各々
をサブサンプリングして、_c/9（４_c/36）なるサン
プリング周波数を有する圧縮された色差信号を発生す
る。この水平方向のサブサンプリングは、ルミナンス信
号２_ｃのサンプル周波数で表示され、色差信号が_c/
3の実効サンプリング周波数で表示されるとき、副画像
を３対１の割合で圧縮する。

このサブサンプリング方法を使うことにより、２つの
色差信号を表わす一対のサンプルが６つのルミナンス・
サンプルごとに発生される。フォーマット化回路130
は、８ビットの各出力サンプルの中の６ビットがルミナ
ンス情報を表わし、残りの２ビットが対応する２つの色
差信号サンプルの各１ビットを表わすように、ルミナン
スと色差サンプルの各々を有効な６ビットに減少させ、
ルミナンス・サンプルと色差サンプルとを合成する。こ
の方法は連続する６つのルミナンス・サンプルに亘って
色差サンプルの各対に及ぶ。サンプル・フォーマット化
回路130はこれら８ビットのサンプルをバッファ132に供
給する。

バッファ132に供給されるサンプルはバッファ132の内
部にある先入れ先出し（FIFO）メモリ（図示せず）に貯
えられる。貯えられたサンプルはメモリ・アドレス発生
器134の制御の下にバッファ132からメモリ136に転送さ
れる。またアドレス発生器134は表示のためにメモリ136
からサンプルを読み出すことを制御する。メモリ136に
サンプルを書き込む場合、アドレス発生器134は水平方
向にサブサンプリングされた副信号を垂直方向にサブサ
ンプリングし、垂直方向および水平方向に圧縮された画
像を表わすサンプルを発生する。本発明のこの実施例で
使われているメモリ136は圧縮画像のサンプルから成る
１フィールドを保持するのに十分な数の記憶セルを含ん
でいる。

サンプルはメモリ・アドレス発生器から供給されるア
ドレス信号に応答して２_ｃの周波数でメモリから読み
出される。これらのサンプルは以下に説明する回路によ
り処理され、合成のpix−in−pix画像を発生するため
に、先に述べたように信号MCVと合成される複合ビデオ
信号ACVを発生する。

メモリ136から読み出されたサンプルはサンプル・フ
ォーマット化回路138に供給される。フォーマット化回
路138はフォーマット化回路130により実行された処理を
逆にし、各々が４_ｃのサンプル周波数で生じる個別の
ルミナンス信号と２つの個々の色差信号を発生する。し
かしながら、本発明のこの実施例において、ルミナンス
・サンプルは最高２_ｃの周波数で値を変え、色差サン
プルは_c/3の周波数で変える。サンプル・データの
（Ｒ−Ｙ）および（Ｂ−Ｙ）の色差信号は、色差サンプ
ルを間挿し、補間し、選択的に反転させてサンプル・デ
ータのクロミナンス信号を発生するクロミナンス信号エ
ンコーダ150に供給される。このサンプル・データのク
ロミナンス信号の有効色副搬送波信号は、エンコーダ15
0により使われるクロック信号MCKが主信号にバースト固
定されているから、信号MCVの色副搬送波と周波数およ
び位相が同じである。

フォーマット化回路138から供給されるサンプル・デ
ータのルミナンス信号YAおよびpix−in−pix挿入回路12
0から供給される信号DMはクロック転送回路146に供給さ
れる。第４図を参照して以下に説明する回路146は、そ
の入力信号のタイミングを変えてクロック信号YCKに同
期している信号YA′とDM′を発生する。

信号YCKは主の複合信号の水平同期信号成分と位相が
整合している。第２図と第３図を参照して以下に説明す
るクロック位相シフト回路142は、信号MCKの多位相を供
給し、多位相の中の１つを信号YCKとして選択すること
によりクロック信号YCKを発生する。選択された位相は
信号MCBから得られる水平ライン走査基準信号に最も近
接して整合のとれているものである。

クロミナンス信号のエンコーダ150から供給される信
号CAは信号YCKと整合がとれていない。これにより圧縮
ビデオ信号と主のビデオ信号のクロミナンス信号の整合
が保たれる。整合がとれないために圧縮画像で使われる
カラー信号にスキューエラーが生じるが、これらのエラ
ーは目につかない。その理由は人間の目がルミナンスの
変化に比べて色の変化に感じにくく、またクロミナンス
信号の最小立ち上がり時間がルミナンス信号の場合より
ずっと長いからである。

信号YA′とCAは、サンプル・データの各デイジタル信
号に対応するアナログ信号を発生するデイジタル・アナ
ログ（DA）変換器148と152にそれぞれ供給される。これ
らのアナログ信号は合計回路154で合成されてアナログ
の複合ビデオ信号ACVを発生する。このビデオ信号ACVは
主信号MCVの一部の代りに使われ、合成の複合ビデオ信
号CCVを発生する。

合成画像を表わす信号を発生するために信号MCVとACV
をマルチプレクシングする代りに、それぞれ分離された
主のルミナンス信号およびクロミナンス信号と信号YA′
およびCAとをマルチプレクスするためにアナログのデコ
ーダ116中に回路を挿入することが考えられる。また、Y
A′、（Ｒ−Ｙ）Ａ、（Ｂ−Ｙ）Ａまたは副のＲ、Ｇ、
Ｂの原色信号のような別の成分信号と、主のビデオ信号
から得られる対応信号とをマルチプレクスさせて合成画
像を表わす信号を発生することも考えられる。

第２図はクロック位相シフト回路142として使うのに
適当な回路のブロック図である。第２図において、主の
クロック信号MCKは縦続接続された13個のバッファゲー
ト212の群に供給される。本発明のこの実施例におい
て、ゲート212の各々は一対の論理反転回路として実現
される。各バッファゲート212はその入力ポートに供給
される信号を一定の時間量だけ遅延させる。従って、反
転回路212から発生される出力信号は信号MCKについての
それぞれ異なる位相を表わす。直列接続されたバッファ
ゲート212全部の総遅延は信号MCKの１周期にほぼ等しい
ことが理想である。しかしながら、クロック位相シフト
回路142を含む集積回路の製造における処理の変動に因
り、総遅延の変動は−50％〜＋100％程度変わる。

バッファゲート212により供給される信号MCKの14個の
別個の位相を表わす信号は信号位相整合回路210に供給
される。回路210は主の複合ブランキング信号MCBの水平
走査成分に位相が最も近接して整合しているものとし
て、これらの信号の中の１つを選択する。信号MCBは基
準信号として回路210に供給される。

第３図は回路210の動作を示す簡単化された位相整合
回路のブロック図である。この回路は回路210の14段の
代りに４段だけ含んでいる。この信号位相整合回路に追
加の段を加えるために、破線335で区切られた要素が必
要な数だけ繰り返される。第３図に示す回路は、“信号
位相整合回路”という名称の米国特許第4,824,879号明
細書に開示されている回路と同様のものである。第３図
の回路は、アンドゲート354と358、反転回路356および
オアゲート357を含んでいる擬似段355が加わっている点
においてのみ前記米国特許における回路とは異なる。

第３図に示す回路は以下のように動作する。信号MCK
の異なる各位相の瞬時サンプルは信号MCBの正方向の遷
移に応答し、Ｄ型のフリップフロップ310,320,330およ
び340にそれぞれ貯えられる。バッファゲート212により
供給される総遅延はクロック信号MCKの１周期にほぼ等
しいから、上記の各フリップフロップに貯えられる値は
個別のタップにおいて信号MCBの遷移時に取り出される
信号MCKの位相のすべての“スナップショット”（snaps
hot）を表わす。

この“スナップショット”が信号MCKの正方向の遷移
（左から右へ読み取るとき遅延線からのサンプルの負方
向遷移として生ずる）を含んでいると、フリップフロッ
プの１つ、例えば、320は論理“1"の出力信号を生じ、
次に続くフリップフロップ330は論理“0"の出力信号を
生じる。この場合、アンドゲート334への入力信号のす
べてが論理“1"となる。この場合、アンドゲート334の
出力信号は、バッファゲート212bから供給されるクロッ
ク位相信号に位相整合回路の出力信号としてアンドゲー
ト338とオアゲート360を通過させる。

フリップフロップ310,320,330および340に貯えられる
“スナップショット”が１つ以上の遷移を含んでいる
と、反転回路316,336,346,356、オアゲート337,347,357
を含んでいる禁止回路が最初の遷移に対応するクロック
信号位相だけが信号YCKとして選択されるようにする。
“スナップショット”が負方向の遷移だけを含んでいる
とき、あるいはフリップフロップに保持されるサンプル
値がすべて論理“1"であって、捕捉された遷移が無いこ
とを示すとき、バッファゲート212cから供給されるクロ
ック信号位相は位相整合のとれた出力信号YCKとして選
択される。この選択は擬似段355により実行される。最
後に、“スナップショット”が遷移を何ら含んでおら
ず、個々のフリップフロップに保持されている値がすべ
て論理“0"のとき、アンドゲート314および318と反転回
路316の動作により信号MCKが位相整合のとれた出力信号
として選択される。

第２図を参照すると、信号YCKは直列接続された３つ
の遅延要素216,218,220のクロック入力端子に供給され
る。これらの遅延段の最初の遅延要素216へのデータ入
力信号は信号MCBを６このバッファゲート214で遅延した
ものである。バッファゲート214は、信号位相整合回路2
10を通過する伝搬遅延に等しい時間量に回路210の出力
信号が安定するのに必要な時間量を加えた時間だけ信号
MCBを遅延させる。この安定化時間は、例えば、禁止回
路を通過する最大の信号伝搬遅延に等しい。第２図に示
す６つのバッファゲート214は例示的なものである。使
用される精確な数は実行される技術と共に整合回路210
中の段数で決まる。

各遅延要素216,218,220はその入力ポートに供給され
る信号を信号YCKの１周期だけ遅延させる。遅延要素218
の出力信号と遅延要素220の出力信号の反転信号はアン
ドゲード224の各入力端子に供給される。アンドゲート2
24は、信号YCKに同期しているが、信号MCBに対しては信
号位相整合回路210の解像度内に固定されている時間量
だけ遅延している出力信号HREFを発生する。言い換えれ
ば、信号HREFの遷移は信号MCBの対応する遷移に対して
ほぼ一定の遅延を持って生じる。この遅延における最大
の誤差はバッファゲート212の１つを通過する信号伝播
遅延時間である。

第１図に示すように、信号YCKとHREFはクロック転送
回路146に供給され、合成信号を表示するために使われ
る水平ライン走査信号に対して信号DMおよび信号YAのサ
ンプルを整合させる。第４図は例示的クロック転送回路
146のブロック図である。第４図に示す回路は概ね以下
のように動作する。信号YAのサンプルは主のクロック信
号MCKに同期して回転ベースでレジスタ410からレジスタ
418,416,414,412に転送される。サンプル値も信号YCKに
同期して回転ベースでレジスタ418,416,414,412から読
み出される。これらのサンプル値は信号DM′と信号YA′
を構成する。

第４図に示す回路の更に詳細な説明を以下に行う。信
号MCBはクロック制御される遅延要素424と426、反転回
路428、アンドゲート430を含むエッジ検出器425に供給
される。エッジ検出器425の出力信号は信号MCBの正方向
遷移に同期しているパルス信号HMである。信号HMはモジ
ュロ４のカウンタ432のリセット入力端子に供給され
る。カウンタ432のクロック入力端子は主のクロック信
号MCKを受け取るように結合される。カウンタ432の出力
信号はデコーダ434に供給される。デコーダ434はカウン
タ432から供給される値が零のとき論理“1"の出力信号
を発生し、そうでなければ論理“0"の出力信号を発生す
る。

デコーダ434の出力信号は信号MCKの４周期ごとに一回
生じ、信号MCKの１周期にほぼ等しいパルス幅を有する
パルスである。この信号は直列接続された３つの遅延要
素436,438,440に供給される。これらの各遅延要素はそ
の入力ポートに供給される信号をクロック信号MCKの１
周期だけ遅延させる。デコーダ434および遅延要素436,4
38,440の出力信号はレジスタ418,416,414,412の各負荷
入力端子に供給される。

レジスタ418は、デコーダ434から供給される信号に応
答し、レジスタ410からの合成信号YAおよびDMのサンプ
ル値を受け取るように条件づけられる。信号MCKの次の
周期の間、パルス信号は遅延要素436の出力端子に伝播
する。この信号に応答してレジスタ416はレジスタ410か
らの信号YAおよびDMの次に続くサンプルを受け取るよう
に条件づけられる。同様にしてレジスタ414と412は合成
信号YAおよびDMの次に続く２つの各サンプルを受け取る
ように条件づけられる。

サンプル値はモジュロ４のカウンタ422の制御の下に
レジスタ412,414,416,418から読み出される。カウンタ4
22は信号HREFによりリセットされ、信号YCKによりクロ
ック制御される。カウンタ422から供給される出力値
は、レジスタ418,416,414,412に保持される値をレジス
タ442の入力ポートに逐次送るためにマルチプレクサ420
に供給される。レジスタ442は信号YCKに応答して新しい
値を受け取る。レジスタ442から供給される出力信号は
整合がとれ圧縮されたルミナンス信号YA′である。この
信号は主のビデオ信号の各フィールドにおける各水平ラ
イン期間について供給されるが、圧縮画像が表示される
69個のライン期間の部分の間だけ有効である。

第５図はクロック位相シフト回路142およびクロック
転送回路146の動作を説明するタイミング図である。信
号MCKとMCBがクロック位相シフト回路142に供給され
る。例示信号MCKとMCB間のスキューエラーは時間期間T1
で示される。本発明のこの実施例において、時間期間T1
は０〜70ナノ秒の範囲の値をとる。

クロック位相シフト回路142は、信号MCKとMCBに応答
し、信号MCBと整合がとれ、従ってCRT118上に合成画像
を表示するのに使われる水平ライン走査信号と整合のと
れているクロック信号YCKを発生する。信号YCKの負方向
遷移510は信号MCBの正方向遷移とほぼ一定の時間関係に
ある。これら２つの遷移の間の時間期間はバッファゲー
ト212の１つを通過する伝播遅延だけラインからライン
で変わる。信号YCKの遷移508は信号MCBの正方向遷移と
公称上整合がとれているが、位相シフト回路142のゲー
ト回路を通過する伝播遅延と信号位相整合回路210の禁
止回路を通過する伝播遅延とに因り、遷移508はライン
からラインで信号MCBと同じ時間関係で生じないことが
ある。

遷移508のこの不安定性を補償するために、バッファ
ゲート214が位相シフト回路142に含まれている。これら
のゲートは、クロック信号YCKが安定化するまで信号MCB
が遅延要素216に伝播しないようにする。遅延された信
号MCBからクロック位相シフト回路142により発生される
信号HREFおよびクロック信号YCKは信号MCBとほぼ一定の
時間関係を有する。信号MCBとHREFの正方向遷移間の時
間期間T2は、精々バッファゲート212の１つを通過する
伝播時間だけ変わる。本発明のこの実施例において、こ
の伝播遅延は約５ナノ秒である。

信号MCK,MCB,YCK,HREFおよびYAはクロック転送回路14
6に供給される。回路146の出力信号は位相整合のとれた
ルミナンス信号YA′とマルチプレクサ114用の位相整合
のとれた制御信号DM′である。信号HMはクロック転送回
路146の内部で発生される。この信号により信号YAのサ
ンプル値がレジスタ412,414,416,418に貯えられ始め
る。信号HREFはこれらのレジスタからサンプル値の取り
出しを開始させる。第５図に示されるように、信号HREF
は信号HMに比べて信号MCKの１周期以上遅れている。こ
の遅延はレジスタ412,414,416,418に貯えられたサンプ
ル値がカウンタ422の制御の下に読み出されるとき有効
であることを確実にする。本発明のこの実施例におい
て、信号HREFとHM間のこの１クロック周期の遅延は第４
図に示すクロック転送回路の遅延要素436により与えら
れる。

信号HREFとYCKが合成表示を行うために使われる水平
走査信号と整合がとれているから、画像境界を含んでい
る挿入画像中の垂直線は信号HMとMCKが使われる場合よ
り相当少ないスキューエラーで表示される。信号MCKに
同期している副信号のサンプリングに関連するスキュー
エラーは画像中の垂直線または垂直線の近くでのみ見え
る。これらのエラーは主にシステムのクロック信号およ
び水平走査信号間の瞬時位相差により生じる圧縮画像の
境界におけるスキューエラーよりも一般に目につかな
い。

本発明を例示的実施例を使って説明したけれども、特
許請求の精神および範囲内で変更することにより以上述
べた要点を実施することが考えられる。例えば、本発明
がビデオカセットレコーダ（VCR）において実施される
なら、ブランキング信号は通常利用できない。この場
合、水平および垂直同期信号MHSとMVSから得られる信号
が信号MCBの代りに使用される。また、副の入力信号は
回路128を不要にする成分形式のものであることも考え
られる。さらに、マルチプレクサ114において主および
副のベースバンドのルミナンス成分とクロミナンス成分
を合成するようにシステムを構成してもよい。この場
合、主のクロック信号は、主のビデオ色基準バースト信
号以外のソース、すなわち副信号の色基準信号あるいは
副の水平同期信号などから得られる。隣接して２つの画
像を表示するシステムにおいて、例示的システムのサブ
サンプリング要素および補間要素は省かれることがあ
り、および／またはサンプルをフォーマット化する要素
はメモリの別個の部分に貯えられる成分信号を使うこと
により省かれることがある。

また、副の画像が表示するために圧縮されておらず、
隣接して表示するために単に切り落されているような構
成の場合、副信号はサンプリングされ、複合形式でメモ
リに貯えられることを理解されたい。信号がメモリから
読み出された後、その信号はルミナンス成分の再整合お
よび主ビデオのクロミナンス副搬送波と副のクロミナン
ス副搬送波の同期化のために成分形式に分離されること
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を含んでいるテレビジョン受
像機のブロック図である。 第1a図は第１図に示すテレビジョン受像機に使われるサ
ブサンプリング用クロック信号を発生する一回路例のブ
ロック図である。 第２図は第１図に示すテレビジョン受像機に使うのに適
当なクロック位相シフト回路のブロック図である。 第３図は第２図に示す信号位相整合回路の動作を示す回
路のブロック図である。 第４図は第１図に示すテレビジョン受像機に使うのに適
当なクロック転送回路のブロック図である。 第５図は第２図に示すクロック位相シフト回路の動作を
説明するのに有用なタイミング図である。 110……主のチューナ、122……副のチューナ、126……
副のタイミング回路、130……サンプル・フォーマット
化回路、132……バッファ、136……メモリ、140……位
相ロックループ、142……クロック位相シフト回路、146
……クロック転送回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 バース アラン キャンフイールド アメリカ合衆国 インデイアナ州 イン デイアナポリス ノース・ハートマン・ ドライブ 5129 (56)参考文献 特開 昭64−82864（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】水平ライン同期信号成分を有する主のビデ
   オ信号源を含んでおり、且つ副のビデオ信号を表わすサ
   ンプル・データを保持するメモリ手段を含んでいるビデ
   オ信号処理システムにおいて、前記主のビデオ信号に同
   期して前記サンプル・データを処理するサンプル・デー
   タ処理装置であって、 クロック信号を供給するクロック信号供給手段と、 前記クロック信号に同期して前記メモリ手段から前記サ
   ンプル・データ取り出す手段と、 前記クロック信号供給手段に結合され、前記クロック信
   号の位相をシフトさせ、前記水平ライン同期信号とほぼ
   整合のとれている位相シフトされたクロック信号を発生
   すると共に、前記位相シフトされたクロック信号と位相
   整合がとれ、且つ前記水平ライン同期信号の遅延された
   ものを表わす基準信号を発生する手段と、 前記位相シフトされたクロック信号と前記基準信号に応
   答し、前記メモリ手段から取り出される前記サンプル・
   データを前記位相シフトされたクロック信号に同期して
   供給するクロック転送手段とを含む、前記サンプル・デ
   ータ処理装置。