JP2645338B2 - 表示システム - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はそれぞれ非同期のソースから得られる２つの
ビデオ画像を同時に表示するシステムに関し、特にメモ
リを有効に使った表示システムに関する。

発明の背景 ピクチャーインピクチャ（pix−in−pix）機能を有す
るテレビジョン受像機において、副のソースから得られ
る小さいビデオ画像が主のソースから得られる完全な大
きさの画像中に挿入画像として表示される。主と副のソ
ースは、例えば、独立した２つのテレビジョン放送信号
である。これらの信号は独立しているから、非同期なも
のとなり易い。すなわち、それぞれのクロミナンス副搬
送波信号だけでなく、２つの信号の水平ラインのタイミ
ングおよび垂直フィールドのタイミングにおいて位相差
および周波数差が存在する場合がある。

主および副の信号間におけるタイミング差は、副画像
が主画像から得られるタイミング信号を使って表示され
るとき、副画像中に歪みを生じさせる。異なるクロミナ
ンス信号位相により引き起こされる画像歪みは再生画像
において間違った色あるいは変化する色として現われ
る。この形式の歪みは、通常、主および副のビデオ信号
のクロミナンス信号成分を独立して復調することにより
抑えられる。異なる水平ラインおよび垂直フィールド走
査信号位相により引き起こされる歪みは、副画像用のタ
イミング信号に同期して副信号をサンプリングし、次い
で主画像用のタイミング信号に同期して蓄積サンプルを
表示することにより抑えられる。

本出願が着目している歪みの一形式は、主および副の
ビデオ信号のフィールド走査信号が整合していないとき
生じる。第1a図−第1c図はこの形式の歪みを示す。第1a
図は、普通のインターレース方式の走査表示装置におい
て再生されるダイヤモンド形状のビデオ画像を表す。イ
ンターレース走査による表示の場合、画像の各フレーム
は時間順次のインターレースした２つのフィールド画
像、すなわち上側フィールド画像と下側フィールド画像
から成る。第1a図において、０は上側フィールドのピク
セル（画素）を表し、＋は下側フィールドのピクセルを
表す。“上側”および“下側”という用語は、画像の適
正な再構成の場合、下側フィールドの各ラインは上側フ
ィールドの対応するラインの下方に表示されなければな
らないことを強調する目的で２つのフィールドを表現す
るために使用されている。第1a図において、上側フィー
ルドのライン番号にはすべて添え字Ｕがついており、下
側フィールドのライン番号にはすべて添字Ｌがついてい
る。

第1b図は第1a図に示す画像を３対１の割合で垂直圧縮
したものを表す。普通のpix−in−pixシステムの場合、
挿入画像は水平および垂直方向の両方に圧縮されてい
る。しかしながら、不必要な混乱を避けるために、第1b
図、第1c図、第３図に示す画像は垂直方向のみ圧縮され
ている。第1b図に示す画像は、２つの小さな画像フィー
ルドがメモリに貯えられ、主画像と適正に整合がとれて
表示されるときの画像の垂直方向圧縮を表す。すなわ
ち、圧縮された副画像の上側および下側フィールドが主
画像の上側および下側フィールドの一部としてそれぞれ
表示される。

メモリがビデオ・サンプルの１フィールド分だけの蓄
積スペースを有している場合、第1b図に示されるような
画像は２つの信号の垂直フィールド同期信号成分が適正
に整合しているときだけ再生される。この整合の場合、
小さな画像が表示される前に副信号の完全な１フィール
ドが受け取られて貯えられ、この貯えられたフィールド
は表示された主フィールドと同じ形式（上側または下
側）のものである。さらに一般的には、圧縮画像が表示
されるとき、貯えられた副信号が連続する２つのフィー
ルド、すなわち上側１フィールドと下側１フィールドの
部分を含むように主および副の信号は整合される。この
画像は、画像の一部において上側フィールドと下側フィ
ールドの相対位置が反対となるから歪む。

この種の不整合は、次のフィールド期間に表示される
新しいデータがメモリに書き込まれていると同時に、表
示のために圧縮副画像がメモリから読み出されていると
き生じる。例えば、メモリについて読出し−書込みの重
なりが副画像のライン５で生じると、第1c図に示すよう
な歪んだ圧縮画像が発生する。この画像において、下側
フィールドのライン7,10,13,16は上側フィールドのライ
ン6,9,12,15の上方の位置に間違って表示され、圧縮画
像の低い部分を歪ませる。

発明の目的 挿入画像（例えば、副のビデオ信号）の歪みを避ける
ために、或るラインの挿入画像を、適切に選択し記憶
し、主のビデオ画像（例えば、主のビデオ情報）が画面
に表示されている間、表示用に供給することである。

発明の構成 互いに独立した第１と第２のビデオ信号からそれぞれ
得られる合成された第１と第２の完全な動画像を表わす
合成画像を表示する表示システムであって、前記第１と
第２のビデオ信号の各々は一連のフィールド期間に分割
され、連続する前記フィールド期間は、上側フィールド
と下側フィールドの形式が交互に生じ、各フィールドに
は一連のライン期間が含まれており、 前記第２のビデオ信号の選択されたラインから得られ
る第３のビデオ信号が書き込まれ且つ読み出され、前記
第３のビデオ信号と前記第１のビデオ信号を同期させる
ためのメモリ手段と、 前記第１と第２のビデオ信号のフィールドの形式に応
答し、前記メモリ手段の中に現在書き込まれている前記
第３の信号があとで前記メモリ手段から読み出されると
き前記第１のビデオ信号が示すフィールド形式を呈する
信号を発生する信号発生手段と、 前記信号発生手段に結合され、前記第２のビデオ信号
と前記発生された信号に応答し、所定のフィールド形式
の前記第２のビデオ信号のラインのサブセットを含む選
択されたグループのラインから前記第３のビデオ信号の
それぞれの変形信号を形成するためのライン選択手段で
あって、前記第３のビデオ信号は、（ａ）前記発生され
た信号が上側フィールド形式の前記第１のビデオ信号を
示し且つ前記第２のビデオ信号が上側フィールド形式を
呈するとき第１のサブセットのラインを含み、（ｂ）前
記発生された信号が下側フィールド形式の前記第１のビ
デオ信号を示し且つ前記第２のビデオ信号が上側フィー
ルド形式を呈するとき第２のサブセットのラインを含
み、（ｃ）前記発生された信号が下側フィールド形式の
前記第１のビデオ信号を示し且つ前記第２のビデオ信号
が下側フィールド形式を呈するとき第３のサブセットの
ラインを含み、（ｄ）前記発生された信号が上側フィー
ルド形式の前記第１のビデオ信号を示し且つ前記第２の
ビデオ信号が下側フィールド形式を呈するとき第４のサ
ブセットのラインを含んでいる、前記ライン選択手段
と、 前記メモリ手段に結合され、該メモリ手段からの前記
第３のビデオ信号と前記第１のビデオ信号を合成して、
前記合成画像を表わす信号を形成する手段とから成る、
前記表示システム。

発明の効果 主のビデオ信号と副のビデオ信号間のフィールド走査
信号の不整合に起因する圧縮挿入画像の歪みを減少させ
ることができる。

実施例 本発明は消費者用テレビジョン受像機においてpix−i
n−pix機能を実現するディジタル回路に関連して説明さ
れる。しかしながら、本発明は広く応用のきくことが考
えられる。例えば、２つの画像が同時に表示される別の
システムに使うこともできるし、ディジタルのメモリ回
路の代りに電荷結合装置のようなアナログ回路を使って
もよい。

pix−in−pixの表示において、第１のテレビジョン放
送信号のような副のソースから得られ、垂直および水平
方向に圧縮された画応は第２のテレビジョン放送信号の
ような主のソースから得られる完全な大きさの画像中に
挿入画として表示される。先に述べたように、pix−in
−pixのシステムが圧縮ビデオ信号の１フィールドだけ
を貯えるならば、主および副の信号の垂直フィールド同
期信号成分間の位相差と周波数差に因り挿入画像は歪
む。

この形式に歪みは２つの成分を有するものと考えられ
る。第１の成分は主および副の信号の相対的フィールド
形式に関する。２つの信号の垂直フィールド同期信号が
適正に整合していても、圧縮画像の上側フィールドと下
側フィールドがそれぞれ主画像の下側フィールドと上側
フィールド期間の間表示されるならば、再生圧縮画像は
歪む。この形式の信号不整合を解決するために、第４図
−第７図を参照しながら以下に説明する回路は副信号の
各フィールドから圧縮された上側もしくは下側のフィー
ルド・ラインを表す信号を発生することができる。これ
は、２つの別個のサブサンプリング位相を使って垂直方
向にサブサンプリングされた２つの信号を１フィールド
から発生させると考えてもよい。

第２図はこれらの信号がどのようにして発生されるか
を示す。第２図は完全なる大きさの副画像の上側フィー
ルドと下側フィールドをそれぞれ示す２つの走査ライン
図である。これらの各図において、文字Ｕがついている
ラインはサブサンプリング処理において上側フィールド
用に選択され、文字Ｌがついているラインは圧縮画像の
下側フィールド用に選択される。従って、副画像の上側
フィールドが受け取られ、主画像の下側フィールドにお
ける表示のための下側フィールドとしてメモリに貯えら
れるべきであるならば、ライン2,5,8,11,14,17,20がサ
ブサンプリング回路により選択される。下側フィールド
が受け取られ、上側フィールドが貯えられるべきである
ならば、ライン0,3,6,9,12,15,18が貯えられる。

圧縮画像中のライン番号は文字Ｎで表され、次の表は
受けられる入力フィールド形式と表示される出力フィー
ルド形式間の起こり得る変換のすべてを示す。この表に
おいて、“3N"という表現は、圧縮画像中の対応するラ
イン番号の３倍である完全なる大きさの副画像中のライ
ン番号を示す。

この表は、出力画像に上側フィールド・ラインを発生
するために選択されるライン番号はフィールドからフィ
ールドで固定しており、下側フィールドを発生するため
に選択されるライン番号は変化するものとする。主画像
からラインを選択する別の方法は下側フィールドのライ
ン番号を固定に保持し、入力信号についてフィールドか
らフィールドで上側フィールド画像を発生させるために
使われるライン番号を変えることである。

この形式の歪みの第２の成分は主および副のビデオ信
号についてのフィールド同期走査信号成分の不整合であ
り、この不整合により２つの異なるフィールド形式のラ
インを含んでいる単一フィールドが生じる。この問題点
は第1c図に示されている。第1c図の右側の２列の番号
は、垂直方向に圧縮された画像を発生するために選択さ
れた完全な大きさの副画像フィールドのラインを示す。
第1c図に示すように、第１フィールドの最初の２本のラ
インは上側フィールドのラインであり、残りの４本のラ
インは下側フィールドのラインである。表示される第２
フィールドについては逆の状態が生じる。表示されるフ
ィールド形式におけるこの差は、圧縮画像用フィールド
メモリに使われる読出しおよび書込みアドレス間にクロ
スオーバ（crossover）があるとき生じる。

以下に説明する装置はクロスオーバの発生を検出し、
所定の入来フィールドから発生されるフィールド形式を
自動的に切り換え、圧縮画像の歪みを減少させる。この
種のスイッチの効果が第３図に示されている。第３図に
おいて、出て行く上側フィールドの最初の２本のライン
は入って来る上側フィールドから得られ、出て行く上側
フィールドの残りの３本のラインは副信号についての入
って来る下側フィールドから得られる。しかしながら、
これらの全てのラインは第２図の走査ライン図の欄外の
文字で示される上側フィールド・ラインと同様に表示さ
れるものと意図される。同じ技法を使うことにより、出
て行く下側フィールドの全てのラインは副信号の入って
来る下側フィールドから一部得られ、副信号の入来上側
フィールドから一部得られるけれども、下側フィールド
・ラインとして表示されるよう意図される。

圧縮フィールド用メモリをアクセスするために使われ
る読出しおよび書込みアドレスにクロスオーバが生じる
と、単一の表示ラインが異なるフィールド形式をとる２
つの入来フィールドからのラインのサンプルを含むこと
が起こりうる。例えば、クロスオーバがラインの真中で
生じると、表示ラインの最初の半分は上側フィールドの
ライン、例えばライン０からのものであり、表示ライン
の残りの半分は下側フィールドのライン、例えばライン
１からのものである。フィールドメモリの残りの部分に
書き込まれるデータは表示されるべき副画像の次のフィ
ールドの一部として表示される。

この形式のクロスオーバは表示ラインに目につく不連
続性を発生させる。この不連続性はラインの２つの部分
において表示される画像の部分が異なる垂直変化をとる
ことにより生じる。また、このラインの個々の部分は異
なるクロミナンス信号位相を持っており、これにより不
連続点に明るい輝きが発生する。この不連続性は各表示
フレームについて再生画像中のほぼ同じ場所に現われ
る。

この問題点を解決するために、以下に説明する装置で
は主のフィールド蓄積領域と２つのクロスオーバ・バッ
ファ領域に分割される。クロスオーバ事象が生じるライ
ン期間の間、以下に説明する回路クロスオーバ・ライン
に関するピクセル・データをクロスオーバ・バッファの
一方または他方に効果的に送る。

本発明の一実施例において、このピクセル・データの
送りはメモリ・アドレス発生回路により実行される。画
像の１フィールドが表示されるとき、クロスオーバ事象
が生じると、それが検出され、クロスオーバが生じる水
平ライン期間の始まりに対応するメモリ・アドレスが確
保される。次の時間データは確保されたライン・アドレ
スに対応するメモリセルに書き込まれるべきであるが、
その代りに次の時間データはクロスオーバ・バッファの
中の第１のバッファに書き込まれる。次のフィールド期
間の間、クロスオーバ・ラインを表す信号が第２のクロ
スオーバ・バッファに書き込まれ、一方データが第１の
クロスオーバ・バッファから読み出される。続いて起こ
る全てのフィールドについて、２つのクロスオーバ・バ
ッファは圧縮されたビデオ信号の読出しと書込み間の競
合を避けるために交互に変えられる。

本発明の一実施例において、クロスオーバ・バッファ
はフィールドメモリと同じ物理的メモリ要素中にあるけ
れども、個別のメモリ要素をフィールドメモリおよび各
クロスオーバ・バッファとして使用することも考えられ
る。また、以上説明した形式のシステムは唯一つのクロ
スオーバ・バッファを使用して実現することも考えられ
る。この代りのシステムにおいては、フィールドメモリ
中のラインおよびクロスオーバ・バッファがクロスオー
バの生じる水平ライン期間からのデータの書込みおよび
読出しのために交互に使用される。

図において、太い矢印は多ビット信号を伝える信号路
であり、細い矢印はアナログ信号もしくは単一ビットの
ディジタル信号を伝える結線を表す。各装置の処理速度
に依り、信号路の或るものには補償用遅延が必要であ
る。この種の遅延が個々のシステムのどこで必要とされ
るかについては、ディジタル信号処理回路の設計分野の
当業者は知っている。

第４図は、pix−in−pixの機能を有し、本発明の一実
施例を含んでいるテレビジョン受像機のブロック図であ
る。第４図において、主のチューナ410から供給される
主の複合テレビジョン信号MCVは普通の同期信号分離回
路412に供給される。回路412は信号MCVの水平ライン同
期信号成分および垂直フィールド同期信号成分をそれぞ
れ表す信号MHSとMVSを発生する。また回路412は、主の
複合ブランキング信号MCB、主のバーストゲート信号MB
G、および信号MCVが画像の上側フィールドであることを
示す信号MUを発生する。

信号MCVはマルチプレクサ414の第１の入力端子にも供
給される。マルチプレクサ414の第２の入力端子は圧縮
された副画像を表す複合ビデオ信号ACVを受け取るよう
に結合される。このマルチプレクサ414はpix−in−pix
挿入回路420およびクロック転送回路446により発生され
る信号DM′により制御され、信号DM′が論理“0"のと
き、各フィールドの一部において信号MCVの代りに信号A
CVが使われるようにする。マルチプレクサ414の出力信
号は挿入副画像の入った主画像を表す合成複合ビデオ信
号CCVである。信号ACVを発生する回路については第４図
−第７図を参照しながら以下に説明する。

pix−in−pix挿入回路420は主の水平および水特同期
信号MHSとMVS並びにシステム・クロック信号MCKに応答
して信号DMを発生する。本発明のこの実施例において、
圧縮された副画像は主信号の各フィールドにおいて連続
する69個のライン期間の間表示される。表示された各圧
縮ラインは対応する主信号の水平ライン期間の約４分の
１を占める。

マルチプレクサ414の出力端子は、例えば、信号CCVの
ルミナンス信号成分とクロミナンス信号成分を分離し、
クロミナンス信号成分を直角位相関係にある色素信号成
分に復調し、陰極線管（CRT）418に供給される赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の原色信号をルミナンス信
号および色差信号から発生する普通のアナログのデコー
ダおよびマトリックス回路416に結合される。信号CCVに
より表わされる画像はCRT418上に再生される。

信号ACVは副の複合ビデオ信号XCVから発生され、ビデ
オ信号XCVは普通のテレビジョン・チューナ422により発
生される。信号XCVはサンプリング用クロック信号MCKに
よりクロック制御されるアナログ・ディジタル（AD）変
換器424に供給される。信号MCKは位相ロックループ（PL
L）回路440から発生される。

普通のバースト固定のPLLである回路440は、主のクロ
ミナンス信号成分MCおよび主のバーストゲート信号MBG
に応答し、信号MCVの色副搬送波信号成分の周波数_ｃ
の４倍の周波数４_ｃを有するクロック信号MCKを発生
する。この信号MCKは主の信号MCVの色同期バースト信号
成分に位相固定される。

色バースト信号は複合ビデオ信号の色副搬送波成分と
予め定められる位相関係にある基準信号である。従っ
て、AD変換器424は主信号MCVのクロミナンス副搬送波信
号成分に同期してサンプリングされる副信号XCVのサン
プルを発生する。

AD変換器424により発生されるサンプルは、信号MCKに
応答して信号AVS,ABG,AU,ASおよびNLを発生する副のタ
イミング回路426に供給される。信号AVSは副のビデオ信
号に対する垂直フィールド同期信号である。信号ABGは
副のバーストゲート信号である。信号AUは副サンプルが
上側フィールドまたは下側フィールドからのものである
ことを示す。信号ASとNLは副信号のピクセルおよびライ
ンがそれぞれ圧縮画像を形成するために使われることを
示すパルス信号である。これらの信号は画像の上端およ
び下端における幾本かのラインと画像の左側および右側
における幾つかのピクセル位置を除去する。画像のこれ
らの部分は画像を貯えるために使われるメモリの量を減
少させ、且つ小さな画像の大きさを減少させるために除
去される。

AD変換器424により発生されるサンプルは、副のタイ
ミング回路426から発生される信号ABGをも受け取るよう
に結合されるルミナンス・クロミナンス（Y/C）分離器
およびクロミナンス信号復調器428に供給される。回路4
28のY/C分離器の部分は、例えば、低域通過および帯域
通過のフィルタ構成を使って副のビデオ信号からルミナ
ンス信号とクロミナンス帯域信号とを分離する。この回
路428のクロミナンス信号復調器部分はクロミナンス帯
域信号を直角位相関係にある２つの色差信号、例えば、
（Ｒ−Ｙ）と（Ｂ−Ｙ）に分離する。信号XCVが主信号
の色副搬送波信号に同期してサブサンプリングされるか
ら、回路428により発生される色差サンプルは主および
副のビデオ信号の色副搬送波信号間の位相差を補正する
ために位相をシフトする必要がある。このため、回路42
8はタイミング回路426から発生される副のバーストゲー
ト信号ABGを受け取るように結合される。回路428はバー
ストゲート信号ABGに応答し、サンプル・データから成
る副信号の色バースト信号成分を監視し、副のバースト
の位相がバースト基準位相［すなわち、−（Ｂ−Ｙ）］
となるように調整するため復調された色差信号の位相を
補正する。

Y/C分離器およびクロミナンス復調器428の出力信号は
サンプル・フォーマット化回路430に供給される。フォ
ーマット化回路430は信号ASに応答し、サンプル・デー
タから成るルミナンス信号を６対１の割合で水平方向に
サブサンプリングし、サンプル・データから成る色差信
号の各々をサブサンプリングして、36個のクロック期間
に一対の色差サンプル値を発生する。この水平方向のサ
ブサンプリングは、ルミナンスのサンプルがCK/2のサン
プリング周波数で表示され、色差サンプルがCK/12の実
効周波数で表示されるとき、副画像を３対１の割合で圧
縮する。一対の色差信号サンプルは発生される６つのル
ミナンス・サンプルごとに発生される。フォーマット化
回路430は、８ビットの各サンプルの中の６ビットがル
ミナンス情報を表し、残りの２ビットが対応する色差信
号サンプルの各１ビットを表すように、ルミナンス・サ
ンプルと色差サンプルの各々を有効な６ビットに減少さ
せ、ルミナンス・サンプルと色差サンプルとを合成す
る。この方法は連続する６つのルミナンス・サンプルに
亘って色差サンプルの各対に及ぶ。サンプル・フォーマ
ット化回路430はこれら８ビットのサンプルをバッファ4
32に供給する。

バッファ432に供給されるサンプルはバッファ432の内
部にある先入れ先出し（FIFO）メモリ（第７図に示す）
に貯えられる。貯えられたサンプルはメモリ・アドレス
発生器434の制御の下にバッファ432からメモリ436に転
送される。またアドレス発生器434は表示のためにメモ
リ436からサンプルを読み出すことを制御する。メモリ4
36にサンプルを書き込む場合、アドレス発生器434は水
平方向にサブサンプリングされた副信号を垂直方向にサ
ブサンプリングし、垂直方向および水平方向に圧縮され
た画像を表すサンプルを発生する。バッファ432につい
ては第７図を参照して説明し、メモリ・アドレス発生器
434については第５図と第６図を参照して説明する。本
発明の実施例で使われているメモリ436は８ビット構成
の8,192（8K）個の記憶場所を有する。このメモリは８
ビット構成の7,451個の記憶セルを有する主要部として
構成される。この部分はサンプルから成る69本のライン
を保持し、その各々は108バイト含んでいる。サンプル
から成るこれら69本のラインは圧縮画像の１フィールド
を定める。またメモリ436は２つのクロスオーバ・バッ
ファを含んでおり、各バッファは８ビット構成の108個
の記憶セルを有する。クロスオーバ・バッファは表示さ
れた各ラインが１形式のフィールドからのサンプルを含
むことを確実にするために使われる。

サンプルはメモリ・アドレス発生器434から供給され
るアドレス信号に応答して２_ｃの周波数でメモリ436
から読み出される。これらのサンプルは以下に説明する
回路により処理され、合成のpix−in−pix画像を発生す
るために、先に述べたように信号MCVと合成される複合
ビデオ信号ACVを発生する。メモリ436から読み出される
サンプルはサンプル・フォーマット化回路438に供給さ
れる。イフォーマット化回路438はフォーマット化回路4
30により実行される処理を逆にし、各々が４_ｃのサン
プル周波数で生じる個別のルミナンスと色差サンプル・
データ信号を発生する。しかしながら、本発明のこの実
施例において、ルミナンスのサンプルは最高２_ｃの周
波数で値を変え、色差サンプルは最高_c/3の周波数で
変わる。サンプル・データから成る（Ｒ−Ｙ）と（Ｂ−
Ｙ）の色差信号は、色差サンプルを間挿し、補間し、選
択的に反転させてサンプル・データのクロミナンス信号
を発生するクロミナンス信号エンコーダ450に供給され
る。このサンプル・データから成るクロミナンス信号の
有効色副搬送波信号は、エンコーダ450により使われる
クロック信号MCKが主信号にバースト固定されているか
ら、信号MCVの色副搬送波と周波数および位相が同じで
ある。

pix−in−pix挿入回路420から供給される信号DMはフ
ォーマット化回路438から供給されサンプル・データか
ら成るルミナンス信号の最上位ビット（MSB）位置に連
結され、合成された信号はクロック転送回路446に供給
される。回路446は信号DMおよびルミナンス・サンプル
のタイミングを変え、クロック信号YCKに同期している
各信号DM′とYA′を発生する。先に説明したように、信
号DM′は主信号の選択されたライン期間に副画像情報を
挿入することを制御する。信号YCKはCRT418上に主画像
を表示するために使われる水平走査と位相整合されてい
る。信号DM′とYA′のこの整合により、圧縮画像中の垂
直エッジにぎざぎざがついているようにするスキューエ
ラーが防止される。クロック位相シフト回路442は、信
号MCKの多位相を供給し、次いでこれら多位相の中の１
つを信号YCKとして選択することによりクロック信号YCK
を発生する。選択された位相は信号MCBから得られる水
平ライン走査基準信号に最も近接して整合のとれている
位相である。先に述べたように、信号MCBは同期信号分
離回路412により発生される。

クロック転送回路446から供給される信号YA′とクロ
ミナンス信号エンコーダ450から供給される信号CAは、
サンプル・データから成る各ディジタル信号に対応する
アナログ信号を発生するディジタル・アナログ（DA）変
換器448と452にそれぞれ供給される。これらのアナログ
信号は合計回路454で合成されてアナログの複合ビデオ
信号ACVを発生する。このビデオ信号ACは主信号MCVの一
部の代りに使われ、合成複合ビデオ信号CCVを発生す
る。

合成画像を表す信号を発生するために信号MCVとACVを
マルチプレクシングする代りに、それぞれ分離された主
のルミナンス信号およびクロミナンス信号と信号YA′お
よびCAとをマルチプレクスするためにアナログのデコー
ダ416中に回路を挿入することが考えられる。また、Y
A′、（Ｒ−Ｙ）A,（Ｂ−Ｙ）Ａまたは副のR,G,Bの原色
信号のような別の成分信号と、主のビデオ信号から得ら
れる対応信号とをマルチプレクスさせて合成画像を表す
信号を発生させることも考えられる。

先に述べたように、圧縮された挿入画像は主および副
のビデオ信号の垂直フィールド同期信号成分および水平
ライン同期信号成分間のタイミング差に因り歪むことが
ある。メモリ・アドレス発生器434はこのタイミング差
を補償して圧縮画像の歪みを減少させる。

第５図および第６図は例示的メモリ・アドレス発生器
434のブロック図である。アドレス発生器434はメモリ43
6に対して読出しおよび書込みのアドレス信号を発生す
る。本発明のこの実施例において、メモリ436は８ビッ
ト構成の8Kのスタティック・ランダムアクセス・メモリ
（SRAM）であり、単一のアドレス入力ポートと単一のデ
ータ入出力（I/O）ポートを有する。従って、読出しお
よび書込みアドレスは単一バスを介して供給され、読出
し・書込みの如何なる競合もアドレス発生器434におい
て解決される。

このアドレス発生器434により実行される機能は以下
のように要約される。副信号の各フィールドについて、
第１フィールド形式と第２フィールド形式が指定され
る。第１フィールド形式（上側もしくは下側の何れか）
のラインがフィールドメモリ436の第１の部分に貯えら
れ、圧縮フィールドの書込みの間クロスオーバがあれ
ば、第２フィールド形式のラインがフィールドメモリの
残りのセルに貯えられる。

理想的にはクロスオーバが生じず、圧縮画像が表示さ
れる主画像のフィールド形式と第１フィールド形式とが
一致する。しかしながら、クロスオーバが生じると、ア
ドレス発生器434はクロスオーバが生じそうな各フィー
ルド期間中のラインアドレスを決定し、このラインのサ
ンプルに対して各クロスオーバ・バッファに対応する個
別の読出しアドレスと書込みアドレスを発生する。

第５図はアドレス発生器434として使うに適当な回路
のブロック図である。概念上この回路は４つの主な要
素、すなわちフィールド形式選択回路510、第１の書込
みアドレス・カウンタ516、第２の書込みアドレス・カ
ウンタ518および読出しアドレス・カウンタ520を含んで
いる。フィールド形式選択回路510は、信号NL、AVS、AU
およびMUから圧縮画像の第１フィールドおよび第２フィ
ールドのフィールド形式を決定し、適当なフィールド形
式の副サンプルから成るラインが利用可能であることを
示す信号を発生する。第１および第２の書込みアドレス
・カウンタは第１および第２のフィールド形式のサンプ
ルに一致するように時間制御された書込みアドレスを発
生する。読出しアドレス・カウンタは圧縮画像について
の表示期間と一致するように時間制御されたメモリ・ア
ドレスを発生する。

第５図において、フィールド形式選択回路510は副の
垂直フィールド同期信号AVSと共に信号NL,AUおよびMUに
応答し、第１のフィールドカウンタ516および第２のフ
ィールドカウンタ518が作動化されるべきであることを
示す信号PFTとSFTを発生する。信号NLは表示されるべき
入来の副画像の部分における新しいラインの始まりを示
す。この実施例において、この部分は副画像の各フィー
ルドにおける243本の有効ラインの中の中央の207本のラ
インに対応する。

フィールド形式選択回路510の例示的回路が第６図に
示されている。第６図において、信号NLはモジュロ３の
カウンタ610に供給される。３つのデコーダ、612,614,6
16がカウンタ610の出力ポートに結合される。これらの
デコーダは、カウンタ610から発生される値がそれぞれ
0,1,2のとき、水平ライン期間に及ぶ論理“1"の出力信
号を発生する。デコーダ614と616は、信号AUにより制御
されるマルチプレクサ618に結合される。副信号が上側
フィールドについてのものであることを示す論理“1"の
値を信号AUがとるとき、マルチプレクサ618はデコーダ6
16から供給される信号を通過させるように条件づけられ
る。そうでなければ、マルチプレクサ618はデコーダ614
から供給される信号を通過させる。マルチプレクサ618
は、下側の圧縮フィールドを発生するために３本のライ
ンの組合せの中のどのラインが使用されるべきかを示す
信号を発生する。デコーダ612の出力は上側圧縮フィー
ルドを発生するためのどのラインを選択すべきかを示
す。マルチプレクサ618およびデコーダ612から供給され
る信号は、受け取られた副フィールドが上側フィールド
または下側フィールドであるとき有効である。圧縮画像
の上側フィールドおよび下側フィールドに対して使用す
べきラインを選択するこの方法は先に説明した第２図に
示されている。

デコーダ612およびマルチプレクサ618の出力信号は、
マルチプレクサ622の第１および第２の各入力端子とマ
ルチプレクサ624の第２および第１の各入力端子に結合
される。マルチプレクサ622と624は、信号MUがそのデー
タ入力端子に供給され、信号AVSがそのクロック入力端
子に供給されるＤ型フリップフロップ620の出力信号に
より制御される。信号MUは、主信号が上側フィールドの
信号であるとき論理“1"の値をとり、そうでなければ論
理“0"の値をとる。フリップフロップ620の状態は副フ
ィールドの始まりにおいて決まり、次の副フィールドま
で変わらない。フリップフロップ620の出力信号は第１
および第２のフィールド形式を決める。

フリップフロップが論理“1"の状態（すなわち、第１
のフィールド形式が上側のものであるとき）をとると、
マルチプレクサ622と624はデコーダ612とマルチプレク
サ618からそれぞれ供給される信号を通過させるように
条件づけられる。これらの信号は、フリップフロップ62
0が論理“0"の状態（すなわち、第１のフィールド形式
が下側のものであるとき）をとるとき逆になる。マルチ
プレクサ622の出力信号PFTは、副の第１フィールド形式
のサンプルから成るラインがサンプル・フォーマット化
回路430の出力に得られるときだけ論理“1"の値をと
る。逆に、マルチプレクサ624の出力信号SFTは、第２フ
ィールド形式のサンプルから成るラインが得られるとき
だけ論理“1"の値をとる。

第５図を参照すると、信号PFTがアンドゲート512の第
１入力端子に供給され、信号SFTはアンドゲート514の第
１入力端子に供給される。アンドゲート512と514の各々
の第２入力端子は、第７図を参照しながら以下に説明す
るバッファ432から発生される信号INCLKを受け取るよう
に結合される。信号INCLKは、メモリ436への転送用のサ
ンプルがバッファ432に得られる度にパルスを送る。サ
ンプル値がメモリ436から読み出されているとき信号INC
LKは非作動化される。

アンドゲート512と514の出力信号は13ビット構成の各
カウンタ516と518のクロック入力端子に供給される。カ
ウンタ516は第１フィールド形式のサンプルをメモリ436
に書き込むのに使われる一連のアドレス値である出力信
号ADPを発生する。カウンタ518は第２フィールド形式の
サンプルをメモリ436に書き込むのに使われる一連のア
ドレス値である出力信号ADSを発生する。これらの信号
はマルチプレクサ560の別々の入力ポートに供給され
る。マルチプレクサ560に供給される第３の入力信号
は、以下に説明するように、カウンタ540、反転回路541
およびディジタルの一定値源542により発生されるクロ
スオーバ書込みアドレス信号ADWCである。

読出しアドレス・カウンタ520は13ビット構成のカウ
ンタであり、それは信号DMの反転信号とクロック信号MC
Kの周波数を２で割ることにより発生される信号との論
理積の出力によりクロック制御される。カウンタ520の
出力信号は読出しアドレス信号ADRである。カウンタ520
は主の垂直フィールド同期信号MVSによりリセットされ
る。信号ADRとクロスオーバ読出しアドレス信号ADRCは
読出しアドレス出力信号を発生するマルチプレクサ562
に供給される。クロスオーバ読出しアドレス信号ADRC
は、以下に説明するように、カウンタ544とディジタル
値源546により発生される。

マルチプレクサ560から供給される書込みアドレス信
号とマルチプレクサ562から供給される読出しアドレス
信号はマルチプレクサ564の別個の信号入力ポートにそ
れぞれ供給される。マルチプレクサ564はpix−in−pix
挿入タイミング回路420により発生される信号DMにより
制御され、圧縮画像が表示されるべきときは読出しアド
レスを発生し、そうでないときは書込みアドレスを発生
する。

以上説明したように、クロスオーバは読出しアドレス
値と書込みアドレス値が一致するとき発生する。クロス
オーバ・アドレスより小さいアドレスを有するメモリ中
のサンプルは１フィールドで表示され、クロスオーバ・
アドレスより大きいアドレスを有するサンプルは次に続
くフィールドにおいて表示される。これらのサンプルの
フィールド形式が制御されなかったり、あるいは２つの
異なるフィールド形式のサンプルが単一ライン上に混在
すると画像は歪む。

所定ライン上のすべてのサンプルが１つのフィールド
形式のものであることを確実にするために、本発明のこ
の実施例は２つのクロスオーバ・バッファを含んでい
る。先に説明したように、これらのバッファはメモリ43
6の一部として実現される。第１および第２のバッファ
の開始アドレスは8064（1F80 16進）と7936（1F00 16′
進）である。クロスオーバ・バッファに書き込むための
アドレス信号はカウンタ540とディジタル値源542により
発生される。カウンタ540は新ライン信号NLによりリセ
ットされ、信号INCLKによりクロック制御される７ビッ
ト構成のカウンタである。このカウンタの出力信号は書
込みアドレス信号の下位７ビットを形成する。アドレス
信号の次に上位のビットは反転回路541から供給される
信号MUの反転信号である。クロスオーバ・バッファ書込
みアドレスの上位５ビットはディジタル値源542から供
給される論理“1"の値である。信号MUは主信号の交番フ
ィールドについて２つのクロスオーバ・バッファ間のク
ロスオーバ・アドレス信号を交互に変える。クロスオー
バ読出しアドレス信号ADRCを発生させるために同様の回
路が使われる。この回路と先に説明した回路との唯一の
差はアドレス信号の８番目のビットを形成するために信
号MUがそのまま使われ、カウンタ540に対応するカウン
タ544が信号DMによりリセットされ、カウンタ520に使わ
れるクロック信号によりクロック制御されることであ
る。

第５図に示す回路は信号の各フィールドにおけるクロ
スオーバ・ラインの開始アドレスを最初に決定すること
によりクロスオーバ・バッファを使用する。所定フィー
ルドについて、アドレス発生器434は、前フィールドに
ついてのクロスオーバがクロスオーバ・バッファの中の
１つから読み出されると同時にクロスオーバがクロスオ
ーバ・バッファの中のもう１つに生じる全体のラインを
メモリ436が貯えるように条件づける。

フィールドに対するクロスオーバのライン・アドレス
は以下のようにして決められる。第１の各ラインの開始
アドレスの上位７ビットはアンドゲート529に供給され
る信号NLとPFTに応答してレジスタ528に貯えられる。ア
ンドゲート529は反転回路527から供給されるクロスオー
バ信号により非作動化される。この信号の発生について
は以下に説明する。アンドゲート529が非作動化される
と、新しいアドレス値は何もレジスタ528に貯えられな
い。従って、各フィールドの終りにおいてレジスタ528
はクロスオーバが生じた第１フィールドのラインの開始
アドレスの上位７ビットを保持している。

レジスタ528は縦続接続された７ビットの並列入力、
並列出力の３つのレジスタの中の最初のレジスタであ
る。レジスタ528はアンドゲート529の出力信号によりク
ロック制御されるが、残りの２つのレジスタ530と532の
信号AVSによりクロック制御される。この構成によりレ
ジスタ530に保持される値は前フィールドからのクロス
オーバ・ライン・アドレスであり、レジスタ532に保持
される値は２フィールド（１フレーム）前からのクロス
オーバ・ライン・アドレスである。これらの値はそれぞ
れフィールド遅延のクロスオーバ・アドレスおよびフレ
ーム遅延のクロスオーバ・アドレスと呼ばれる。

アンドゲート529を非作動化するクロスオーバ事象
は、カウンタ520から供給される読出しアドレス値の上
位８ビットと、カウンタ516から供給される第１の書込
みアドレス値ADPの上位８ビットをラッチ形式の比較器5
26で比較することにより検出される。これらの読出しア
ドレスと書込みアドレスが等しいと、比較器526の出力
信号OVは論理“0"から論理“1"に変わり、比較器526が
信号AVSによりリセットされるまで論理“1"のままであ
る。反転回路527は先に説明したように信号OVに応答し
てアンドゲート529を非作動化する。

テレビジョン信号の垂直フィールド走査信号成分は通
常一定の周波数（例えば、NTSC方式では59.94Hz）であ
るから、主信号と副信号の垂直走査信号成分間の位相差
の測度であるクロスオーバ・アドレスはフレームからフ
レームで著しく変わるはずがない。本発明の実施例にお
いて、レジスタ532から供給される７ビットのフレーム
遅延されたクロスオーバ・ライン・アドレスは比較器55
2により第１のアドレスADPの上位７ビットと比較され、
クロスオーバ書込みアドレス信号ADWCを使ってサンプル
から成るラインを何時書き込むべきかを決める。比較器
552の出力信号はＳ−Ｒ型フリップフロップ554のセット
入力に結合される。フリップフロップ554のリセット入
力は信号AVSを受け取るように結合される。この構成に
より、フリップフロップ554の出力信号は、第１の書込
みカウンタの値がフレーム遅延のクロスオーバ・アドレ
スを越えるまで副フィールドの始まりから論理“0"であ
り、それから副フィールドの終りまで論理“0"である。

第２のアドレス信号ADSはレジスタ530から供給される
フィールド遅延のクロスオーバ・アドレスと比較器534
により比較される。比較器534の出力信号は圧縮画像の
各ラインの始まりにおいてフリップフロップ536に貯え
られる。フリップフロップ536の出力信号COは信号AVSに
よりリセットされるＳ−Ｒ型フリップフロップ537のセ
ット入力端子に供給される。フリップフロップ536の出
力信号COは第２のクロスオーバ・ラインの期間について
は論理“1"であり、さもなければ論理“0"である。フリ
ップフロップ537の出力信号LCOは、副フィールドの始ま
りから第２のクロスオーバ・ライン・アドレスに出会う
まで論理“0"であり、第２のクロスオーバ・ラインの始
まりから副フィールドの終りまで論理“1"である。

信号CO,LCO,PFTおよびSFTは、アドレス信号ADP,ADS,A
DWCの中の１つをメモリ436に供給される書込みアドレス
信号として選択するためにマルチプレクサ560に供給さ
れる。第１のアドレス信号ADPは信号PFTが論理“1"で信
号LCOが論理“0"のとき選択される。第２のアドレス信
号ADSは信号SFTとLCOの両方が論理“1"のとき選択され
る。信号ADWCは信号COが論理“1"のとき選択される。

信号ADP,ADSおよびADWC間の切り換えを行うこの方法
は、或る種の例では間違った書込みアドレス値を発生す
ることがある。これはフレーム遅延の（第１の）クロス
オーバ・アドレス値が（第２の）フィールド遅延値より
小さいとき生じる。この場合、第１のアドレス信号ADP
は第１のクロスオーバ・ライン期間の間、すなわち、第
１のクロスオーバ事象が発生した後であるが第２のクロ
スオーバ事象が発生する前に発生される。先に説明した
ように、第１のクロスオーバ・ライン期間の間、サンプ
ルはADPを使って書き込まれない。この誤りは、以下に
説明するように、この期間の間メモリ436への如何なる
書込み動作も非作動化するため、第１のクロスオーバ・
ライン期間の間書込みエネイブル信号WEを論理“0"の状
態に保持することにより補正される。

信号WEは反転回路555、２つのアンドゲート556と55
8、およびオアゲート559により発生される。この信号
は、第１フィールドからのラインが供給され（PFTが論
理“1"である）、第１のクロスオーバが発生していない
とき、あるいは第２フィールドからのラインが供給され
（SFTが論理“1"である）、第２のクロスオーバが発生
したとき論理“1"である。そうでなければ信号WEは論理
“0"である。

メモリ読出しアドレスは、カウンタ520から供給され
る読出しアドレス信号ADRと、カウンタ544およびディジ
タル値源546により発生されるクロスオーバ読出しアド
レス信号ADRCとの間で切り換えられる。読出しクロスオ
ーバ事象は、信号ADRの上位７ビットとレジスタ532から
供給される７ビット構成のフレーム遅延クロスオーバ・
アドレス値とを比較する比較器548により検出される。
比較器548はこれら２つの信号が同じ値をとるとき論理
“1"の出力信号を発生する。比較器548により発生され
る信号は信号DMの正方向遷移に同期してフリップフロッ
プ550に貯えられる。

フリップフロップ550の出力信号はクロスオーバ・ラ
インを除いて各ラインについて信号ADRを供給するよう
にマルチプレクサ562を条件づける。クロスオーバ・ラ
イン期間の間、マルチプレクサ562は読出しアドレス信
号としてADRCを供給するように条件づけられる。任意の
所定フィールドにおいて、フィールド遅延のデータはク
ロスオーバ・バッファの中の１つから読み出され、一方
現フィールドからのデータはクロスオーバ・バッファの
中のもう１つに書き込まれる。

マルチプレクサ560から供給される書込みアドレス信
号とマルチプレクサ562から供給される読出しアドレス
信号はマルチプレクサ564の各入力ポートに供給され
る。マルチプレクサ564はpix−in−pix挿入タイミング
回路420から供給される信号DMにより制御される。信号D
Mが論理“0"のとき、圧縮された副信号は主信号に挿入
され、マルチプレクサ564は読出しアドレス値を供給す
るように条件づけられる。信号DMが論理“1"のとき、副
信号がメモリ436に書き込まれ、マルチプレクサ564は書
込みアドレス値を供給するように条件づけられる。

第４図において、書込みアドレス値はバッファ432に
より発生される信号INCLKに応答してメモリ・アドレス
発生器434により発生される。信号INCLKの各パルスは、
メモリ436に供給される書込みアドレス信号を発生する
カウンタ516,518および540（第５図に示される）の１つ
または１つ以上を増加させる。第７図はバッファ432と
して使用するのに適当な回路のブロック図である。

第７図において、水平方向に圧縮されフォーマット化
されたサンプル・フォーマット化回路430から供給され
るサンプル・データから成るビデオ信号はFIFOメモリ71
0の入力ポートに供給される。FIFO710はピクセル用クロ
ック信号ASを受け取るように結合される入力クロック端
子ICを有する。先に説明したように、信号ASは、色副搬
送波信号の周波数_ｃの2/3倍、すなわち2/3_ｃ、４
_ｃのクロック信号MCKの周波数の1/6の公称周波数を有す
る。信号ASはサンプルがFIFO710に書き込まれる速度を
決める。サンプルは、分周器716により発生されるクロ
ック信号INCLKに応答してFIFO710から読み出される。分
周器716のリセット入力端子Ｒは信号DMとFIFO710から供
給される出力準備完了信号ORとのナンド論理出力を受け
取るように結合される。このリセット入力信号が論理
“0"のとき、信号INCLKは信号MCKの周波数の1/4である
周波数_ｃを有する。論理“1"がリセット入力に供給さ
れると信号INCLKは非作動化される。分周器716はナンド
ゲート714から供給される信号によりリセットされる。

FIFO710により発生される出力準備完了信号ORは、FIF
O710が有効サンプルを含んでいるとき、すなわち信号AS
に同期してサンプルがFIFO710に書き込まれているが、
まだFIFO710から読み出されていないときだけ論理“1"
である。サンプルは信号MCKの周波数の1/6の周波数でFI
FO710に供給される。信号DMが論理“1"であり、副画像
が表示されていないとき、これらのサンプルが供給され
る速さでFIFO710からサンプルが読み出される。従っ
て、この場合、信号INCLKの有効周波数も信号MCKの周波
数の1/6である。しかしながら、信号DMが論理“0"であ
り、信号INCLKが非作動化されると、サンプルはFIFO710
に累積される。圧縮画像の表示ラインの終りにおいて、
信号DMは再び論理“1"となり、信号INCLKが発生される
ようにする。次いで信号INCLKは、FIFO710が空になるま
で信号MCKの周波数の1/4の周波数でFIFO710から保持デ
ータをメモリ436に転送する。この転送動作は、メモリ4
36が読み出されている間にFIFO710に保持された全ての
サンプルが次の副ライン期間の開始前にメモリに書き込
まれることを十分確実にする。

アドレス発生器434から供給される書込みアドレス値
は信号INCLKに同期して変わるから、これらの書込みア
ドレス値は信号INCLKの周波数変動に追従し、その結果
適正なサンプル値が適正なメモリ位置に書き込まれる。

アドレス発生器434から供給される読出しアドレス値
は信号MCKの周波数の1/2の周波数で変わる。しかしなが
ら、サンプル値は信号MCKに同期してメモリ436から読み
出される。従って、メモリ436から供給される各サンプ
ルは２回表示される。これにより、表示画像において３
対１の実効水平圧縮比が得られ、アドレス発生器434に
より得られる３対１の垂直圧縮比と一致する。

一実施例に基づいて本発明を説明したけれども、特許
請求の範囲内で変更を加えて以上説明したものと同様に
実施することが考えられる。

【図面の簡単な説明】

第1a図、第1b図および第1c図は本発明を説明するのに有
用なラスター走査画像を示す。 第２図は本発明の一実施例の動作を説明するのに有用な
ラスター走査ラインである。 第３図は本発明の一実施例の動作を説明するのに有用な
ラスター走査画像を示す。 第４図は本発明の一実施例を含んでいるテレビジョン受
像機のブロック図である。 第５図は第４図に示すテレビジョン受像機に使用するの
に適したメモリ・アドレス発生器のブロック図である。 第６図は第５図に示すメモリ・アドレス発生器に使用す
るのに適したフィールド形式選択回路のブロック図であ
る。 第７図は第４図に示すテレビジョン受像機に使用するの
に適したバッファ回路のブロック図である。 410……主のチューナ、414……マルチプレクサ、420…
…ピクチャーインピクチャー（pix−in−pix）挿入回
路、432……バッファ、434……メモリ・アドレス発生
器、436……メモリ、510……フィールド形式選択回路、
516……第１の書込みアドレス・カウンタ、518……第２
の書込みアドレス・カウンタ、526……比較器、540……
カウンタ、552……比較器、560……マルチプレクサ、56
4……マルチプレクサ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラツセル トーマス フリング アメリカ合衆国 イリノイ州 ネイパビ ル グリーン・トレイルズ・ドライブ 1369 (72)発明者 ドナルド ヘンリイ ウイリス アメリカ合衆国 インデイアナ州 イン デイアナポリス イースト・セブンテイ フオース・プレイス 5175

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】互いに独立した第１と第２のビデオ信号か
   らそれぞれ得られる合成された第１と第２の完全な動画
   像を表わす合成画像を表示する表示システムであって、
   前記第１と第２のビデオ信号の各々は一連のフィールド
   期間に分割され、連続する前記フィールド期間は、上側
   フィールドと下側フィールドの形式が交互に生じ、各フ
   ィールドには一連のライン期間が含まれており、 前記第２のビデオ信号の選択されたラインから得られる
   第３のビデオ信号が書き込まれ且つ読み出され、前記第
   ３のビデオ信号と前記第１のビデオ信号を同期させるた
   めのメモリ手段と、 前記第１と第２のビデオ信号のフィールドの形式に応答
   し、前記メモリ手段の中に現在書き込まれている前記第
   ３の信号があとで前記メモリ手段から読み出されるとき
   前記第１のビデオ信号が示すフィールド形式を呈する信
   号を発生する信号発生手段と、 前記信号発生手段に結合され、前記第２のビデオ信号と
   前記発生された信号に応答し、所定のフィールド形式の
   前記第２のビデオ信号のラインのサブセットを含む選択
   されたグループのラインから前記第３のビデオ信号のそ
   れぞれの変形信号を形成するためのライン選択手段であ
   って、前記第３のビデオ信号は、（ａ）前記発生された
   信号が上側フィールド形式の前記第１のビデオ信号を示
   し且つ前記第２のビデオ信号が上側フィールド形式を呈
   するとき第１のサブセットのラインを含み、（ｂ）前記
   発生された信号が下側フィールド形式の前記第１のビデ
   オ信号を示し且つ前記第２のビデオ信号が上側フィール
   ド形式を呈するとき第２のサブセットのラインを含み、
   （ｃ）前記発生された信号が下側フィールド形式の前記
   第１のビデオ信号を示し且つ前記第２のビデオ信号が下
   側フィールド形式を呈するとき第３のサブセットのライ
   ンを含み、（ｄ）前記発生された信号が上側フィールド
   形式の前記第１のビデオ信号を示し且つ前記第２のビデ
   オ信号が下側フィールド形式を呈するとき第４のサブセ
   ットのラインを含んでいる、前記ライン選択手段と、 前記メモリ手段に結合され、該メモリ手段からの前記第
   ３のビデオ信号と前記第１のビデオ信号を合成して、前
   記合成画像を表わす信号を形成する手段とから成る、前
   記表示システム。
2. 【請求項２】第１と第４のサブセットをそれぞれ形成す
   るラインのライン番号が同じである、請求項１に記載の
   表示システム。
3. 【請求項３】第２と第３のサブセットをそれぞれ形成す
   るラインのライン番号が同じである、請求項１に記載の
   表示システム。