JP4432192B2 - ビデオエンコーダ及びコンポジットビデオ信号処理装置 - Google Patents
ビデオエンコーダ及びコンポジットビデオ信号処理装置 Download PDFInfo
- Publication number
- JP4432192B2 JP4432192B2 JP2000068934A JP2000068934A JP4432192B2 JP 4432192 B2 JP4432192 B2 JP 4432192B2 JP 2000068934 A JP2000068934 A JP 2000068934A JP 2000068934 A JP2000068934 A JP 2000068934A JP 4432192 B2 JP4432192 B2 JP 4432192B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- synchronization
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はビデオエンコーダ及びコンポジットビデオ信号処理装置に関する。
【０００２】
【従来の技術】
図１は、従来のビデオ信号処理回路を示すブロック図である。以下の説明に使われる具体的な数値は、デジタル信号がＩＴＵ−Ｔ勧告６０１（Rec.601)に準拠した信号であるという仮定に基づくものである。又、以下の説明では、水平同期信号をＨ同期信号、垂直同期信号をＶ同期信号と略称する。更に、Ｈ同期信号から次のＨ同期信号までの区間をライン、Ｖ同期信号から次ぎのＶ同期信号までの区間をフィールドと呼ぶ。現行の我が国のテレビジョン放送方式（ＮＴＳＣ）では、インターレース方式を採用しているので、２フィールドで１枚の画像が完成される。この２フィールドをフレームと呼ぶ。更に、輝度信号をＹ信号、色信号をＣ信号と略称する。
【０００３】
先ず初めに、ビデオデコーダ１２にコンポジットビデオ信号Ａが入力される。この信号Ａをビデオデコーダ１２を構成するＡ／Ｄ変換器１に供給して、ディジタル化するが、そのディジタル化のためのサンプリングクロックの周波数をFsd とする。Ａ／Ｄ変換器１の出力信号はＹ／Ｃ分離回路２に入力されて、輝度信号（Ｙ信号）と色信号（Ｃ信号）に分離される。
【０００４】
Ｙ／Ｃ分離回路２で分離されて得られたＹ信号には、Ｈ同期信号とＶ同期信号とが重畳されている。Ｙ／Ｃ分離回路２から出力されたＹ信号は、同期信号検出器３と、Ｙ信号処理系のレベル補正回路４にそれぞれ入力される。
【０００５】
同期信号検出器３では、Ｖ同期信号とＨ同期信号が検出され、それぞれの同期パルスＣが生成される。Ｙ／Ｃ分離回路２から出力されたＹ信号には、Ｈ同期信号とＶ同期信号とがレベルで重畳されているので、レベル補正回路４では、Ｙ信号のダイナミックレンジを取り出して、そのダイナミックレンジをRec.601 基準のレベルに補正してＹ信号Ｄを出力する。
【０００６】
一方Ｃ信号は、サブキャリア（そのサブキャリア周波数をFscdとする）が色信号で変調された搬送色信号であるので、これを色信号復調回路５に入力して復調して、色信号Ｅ、即ち、色差信号Ｃｒ、Ｃｂを出力する。
【０００７】
以上の様にビデオデコーダ１２にコンポジットビデオ信号が入力されて、同期信号（同期パルス）Ｃ、Ｙ信号Ｄ、Ｃ信号Ｅが出力される。この信号Ｃ、Ｄ、Ｅが信号処理手段（信号処理回路）６に入力されて、システムとしての処理を行った後、その出力信号が、ビデオエンコーダ１３に入力される。
【０００８】
図４のタイミングチャートに、ＮＴＳＣ方式のテレビジョン信号を構成するＶ同期パルス、Ｈ同期パルス、輝度信号（Ｙ信号）及びＣ信号（色差信号）の関係を図示している。尚、色差信号は、赤色差信号（ｒの次に数字を付したもの）及び青色差信号（ｂの次に数字を付したもの）からなる。あるＶ同期パルスから次のＶ同期パルスまでの区間が１フィールドである。因みに、１フィールドは２６２．５ラインで構成され、ラインの同期を取る信号として、図４の２段目のＨ同期パルスがある。
【０００９】
図４の２段目のＨ同期パルスを拡大したものが、図４の３段目に図示されている。そして、図４の拡大されたＨ同期パルスに対応する如く、４段目及び５段目に、それぞれＹ信号及びＣ信号（色差信号）が図示されている。１ラインは、８５８サンプルのＹ信号から構成される。Ｃ信号は２次元の信号であり、サンプル周波数としてはＹ信号のサンプル周波数の１／２、即ち６．７５ＭＨｚで、２次元のＣ信号のデータ量は、Ｙ信号のデータ量と同じになる。
【００１０】
再び、図４の説明に戻る。信号処理手段（信号処理回路）６からの同期パルスＣ、Ｙ信号Ｄ、Ｃ信号Ｅ（色差信号）は共に、ビデオエンコーダ１３を構成するＹ同期処理回路８に入力されて、同期パルスＣに従って、Ｙ信号とＣ信号の有効データが抜き出され、そのＹ信号とＣ信号が標準水平周期で出力される。Ｙ同期処理回路８の具体的構成及びその動作については、図２を参照して、後に詳述する。
【００１１】
Ｙ同期処理回路８よりの同期信号（同期パルスＣ）は、シンク発生回路（同期発生回路）７に入力され、アナログビデオ信号の規定に従うレベルを持つ同期信号に変換される。また、Ｙ同期処理回路８よりのＹ信号は重畳回路１０に出力される。さらにＣ信号は色信号変調回路９に入力される。色信号変調回路９は、サブキャリア（その周波数はFsceとする）をＣ信号で変調し、その得られた搬送色信号が重畳回路１０に入力される。
【００１２】
重畳回路１０は、同期信号（同期パルスＣ）と、Ｙ信号及びＣ信号（搬送色信号）とを、図８に示すように重畳する。Ｈ同期パルスを基準として以下のスロットの時間が算出される。シンク挿入スロットと、Ｃ信号の変調に使われるサブキャリアに同期したバースト信号を挿入するスロットと、Ｙ信号とＣ信号を重畳した信号を挿入するスロットとを設ける。重畳回路１０の出力がＤ／Ａ変換器１１に入力されて、アナログ信号に変換され、コンポジットビデオ信号Ｂとして出力される。
【００１３】
図１のコンポジットビデオ信号処理回路を、例えば、ビデオ記録再生装置に適用した場合を考えると、ビデオデコーダ１２のコンポジットビデヲ信号の入力端子及びビデオエンコーダ１３の出力端子が、それぞれビデオラインイン端子及びビデオラインアウト端子に相当し、信号処理手段６が、記録回路、記録ヘッド、記録媒体（磁気テープ、磁気ディスク、光磁気ディスク等）、再生ヘッド及び再生回路からなる記録再生手段に相当することになる。
【００１４】
次に、図２を参照して、図１のＹ同期処理回路８について詳しく説明する。始めにＦＩＦＯ（ファーストインファーストアウト）（ＦＩＦＯメモリ）１０６の書き込み側の信号の流れを説明する。入力同期パルスには、入力Ｖ同期信号Ｃ１１と入力Ｈ同期信号Ｃ１２がある。Ｖ同期信号Ｃ１１はディレイ回路１０１に入力され、固定の適切なディレイ時間だけ遅延された後、出力Ｖ同期信号Ｃ２１としてＹ同期処理回路から出力される。このディレイ回路１０１のディレイ時間（固定ディレイ時間）は、ＦＩＦＯ１０６の記憶容量の約半分にデータが書き込まれるのに要する時間に略等しく設定される。
【００１５】
入力Ｈ同期信号Ｃ１２は入力Ｖ同期信号Ｃ１１と共に論理和回路１０２に入力される。論理和回路１０２の出力はカウンタ１０にリセット信号（クリア信号）として供給される。カウンタ１０３は、ビデオエンコーダ１３におけるサンプリングクロック（その周波数はFse である）が供給される毎に、１だけインクリメントされるカウンタである。カウンタ１０３の計数出力はリミッタ回路１０４に入力される。
【００１６】
リミッタ回路１０４の上限値は８５８である。リミッタ回路１０４の出力がＦＩＦＯ１０６に書き込みアドレス信号として入力される。また書き込みデータの１ラインのサンプリング数は読み出し時に、有効なデータ・アドレスの上限値として利用されるので、カウンタ１０３の計数出力は、論理和回路１０２の出力信号のタイミングで、フリップ・フロップ１０５にラッチされる。
【００１７】
次にＦＩＦＯ１０６の読み出し側の信号の流れを説明する。ディレイ回路１０１の出力、即ち、出力Ｖ同期信号は、論理和回路１０７に入力される。また、カウンタ１０８の計数出力を受けて、入力の値から１ラインの標準サンプリングクロック数である８５７をデコードするデコーダ回路１０９の出力も論理和回路１０７に入力される。この論理和回路１０７の出力信号が、カウンタ１０８にクリア信号（リセット信号）として供給される。つまり、カウンタ１０８は、ビデオエンコーダ１３におけるサンプリングクロック（その周波数はFse である）が供給される毎に、１だけインクリメントされると共に、出力Ｖ同期信号Ｃ２１及びデコーダ１０９の出力によってリセットされ、０からから８５７までの計数値をとりうるサイクルカウンタである。カウンタ１０８の計数出力は、ＦＩＦＯ１０６に読み出しアドレス信号として入力される。カウンタ１０８の出力は０をデコードするデコーダ回路１１０に入力され、デコーダ回路１１０から出力Ｈ同期信号Ｃ２２が生成される。
【００１８】
ＦＩＦＯ１０６に蓄積されるデータは前述のように、フリップ・フロップ１０５のアドレスまで有効である。フリップ・フロップ１０５の出力とカウンタ１０８の出力を比較器１１１に入力し、読み出しアドレスが有効範囲内にあるかどうかを判断する。比較器１１１は読み出しアドレスが有効範囲内にあればアクティブ信号を、有効範囲外であれば非アクティブ信号をそれぞれセレクタ１１２に出力する。セレクタ１１２は、比較器１１１の出力がアクティブのときはＦＩＦＯ１０６の出力を選択し、非アクティブのときは有効データ範囲外ということで、デフォルトの値を選択して出力する。セレクタ１１２の出力は出力Ｙ信号Ｄ２と出力Ｃ信号Ｅ２とからなる。以上がＹ同期処理回路の構成及び信号の流れである。
【００１９】
次に、図５、図６及び図７を参照して、具体的な入力信号の例として、標準信号、標準信号より１ラインのサンプリング数だけ多い場合、そして逆に少ない場合の３つのケースについて具体的に説明する。先ず、図５を参照して、Ｙ同期処理回路に標準信号が入力された場合について説明する。標準信号では、１ラインが８５８クロック分の長さであり、５２５本のラインで２フィールド、つまり１フレームが構成される。従って、１フレームは４５０４５０クロック分に相当する。このときの出力信号は、入力信号とまったく同じタイムスケールで伝播された信号となる。つまり、その出力信号は入力信号に何も手を加えられない信号である。
【００２０】
次に、図６を参照して、Ｙ同期処理回路に標準信号より長い信号が入力された場合について説明する。この場合の入力信号は、一様に１ラインにつき３クロック長い信号である。従って、１フレームは４５２０２５クロックに相当する。このサンプル数の時間内に、有効画面内の水平周波数を標準信号にしてブランキングでつじつまを合わせをするような信号処理をする。各ラインには３クロックだけ余計な情報があるが、これを捨ててしまうことで、１ラインが８５８クロックの条件を満足するように出力する。出力信号の各ライン信号は、標準信号となるので、１フレームでは４５０４５０クロック分必要である。しかし、出力端子のフレーム全体としは、入力信号のフレーム時間である４５２０２５クロック分の時間を掛けて表現しないと、入力信号と出力信号のスループットに差ができてしまう。
【００２１】
リアルタイムで途切れなく処理を続けるには、無限の記憶容量のＲＡＭが無いとその差は吸収できない。そこで、１フィールドに１回ブランキング区間でつじつま合わせのためのリセットをを行う。つまり、フィールドの最下ラインである２６３（または２６２）ライン目の長さが標準信号より１５７５クロック分長い変則的なラインとなって、スループットを合わせることになる。
【００２２】
次に、図７を参照して、Ｙ同期処理回路に標準信号より短い信号が入力された場合について説明する。この例の入力信号は一様に１ラインにつき３クロック短い信号である。従って、１フレームは４４８８７５クロック分に相当する。図６で示した例と同様に、このクロック内に、有効画面内の水平周波数を標準信号にして各ラインには３クロック分情報が足りない。これをデフォルトの信号で埋めてしまうことで１ライン８５８クロック分の条件を満足するように出力信号を得るようにする。出力信号の各ライン信号は、標準信号なので、１フレームで４５０４５０クロック分必要である。しかしフレーム全体としは、入力信号のフレーム時間である４４８８７５クロック分の時間のみで出力信号のフレームを処理しないと、入力信号の毎フレームと位相がずれてしまう。
【００２３】
リアルタイムで途切れなく処理を続けるには、やはり無限の記憶容量のＲＡＭが無いとその位相差は吸収できない。そこで、１フィールドに１回ブランキング区間でつじつま合わせのためのリセットを行う。つまり、フィールドの最下ラインである２６３（または２６２）ライン目の長さが標準信号より１５７５クロック分短い変則的なラインとなって、スループットを合わせを行うのである。
【００２４】
この様にして入力信号の時間軸を補正して、Ｙ信号は重畳処理に、Ｃ信号は色信号変調ブロックにそれぞれ信号が渡される。
【００２５】
【発明が解決しようとする課題】
上述の従来の技術の説明では、ブランキング区間で入力信号のＶ同期信号に合わせてリセットを掛ける処理があることを説明した。このリセット処理が入力のＶ同期信号にのみ依存して行われていることに問題がある。即ち、色信号のサブキャリアについて考えられていないからである。
【００２６】
色信号のサブキャリアはフィールドでリセットされてしまう情報ではなく、連続した信号として色信号の復調回路で利用されるのが一般的である。従って、サブキャリアをリセットしてしまうことはできない。
【００２７】
一方、Ｈ同期信号に対するサブキャリアの位相はテレビジョン方式によって規定されている。この位相はＨ同期信号に対するサブキャリアの位相ということで、ＳＣＨと一般に呼ばれている。一例としてＮＴＳＣ方式の規定を図９に挙げる。この規定どおりの信号でないと、エンコーダが出力したコンポジットビデオ信号を、正しく解釈することができなくなってしまう。例えば、色落ちがしたり、復調自体が誤動作して間違った復調がなされたりすることになる。
【００２８】
次に、この図９を参照して、非標準信号が入力されたときのＳＣＨが標準信号からずれてしまう例を説明する。一番上の信号が色のサブキャリアを示す。このサブキャリアの周波数fsc は、ビデオ信号の水平周波数をfhとしたとき、以下の式で表される。
【００２９】
【数１】
fsc ＝（fh／２）×４５５
【００３０】
また、水平周波数fhは以下のように規定されている。
【００３１】
【数２】
fh＝４．５（ＭＨｚ）／２８６
【００３２】
従って、単純に計算すると、サブキャリア周波数fsc としては以下の値が求められる。
【００３３】
【数３】
fsc ≒３．５７９５５（ＭＨｚ）
【００３４】
２段目の信号は標準信号を入力したときのＶ同期信号である。ＮＴＳＣ／Ｍ方式では、１フィールドは５２５／２本のラインで構成されるので、Ｖ同期信号の周波数つまりビデオ信号の垂直同期周波数をfvとすると以下の式で表される。
【００３５】
【数４】
fv＝（２／５２５）×fh
【００３６】
従って、サブキャリアの周波数fsc と垂直周波数fvとの間の関係は以下の式で表される。
【００３７】
【数５】
fsc ＝５９７１８．７５fv
【００３８】
この式から、最初のフィールドのＳＣＨを０°としたとき、次のフィールドのＳＣＨは、９０°進むことが分かる。このような関係が成り立っているときにＮＴＳＣのカラーシーケンス通りに、４フィールド周期のパターンが実現されるのである。
【００３９】
上から３番目の信号は標準信号に比べてRec.601 基準のサンプルクロック（その周波数をfsとする）で数えて２クロック分長い信号が入力したときのＶ同期信号である。このときサブキャリアの周波数fsc とサンプルクロックの周波数fsの関係は以下の式で表される。
【００４０】
【数６】
fsc ＝（３５／１３２） fs
【００４１】
つまりこのときのＳＣＨは標準信号に比べて、さらに１９０．１°進むということが分かる。直前のフィールドのＳＣＨから、約１０１°遅れる位相のＳＣＨとなる。定常的にこのようなタイミング系でエンコーダが動作すると、ＳＣＨは１３２フィールド周期のパターンで変化する、標準方式からかけ離れたカラーシーケンスをつくってしまう。ＮＴＳＣ方式のカラーシーケンスとは違うエンコードをすることになる。その結果、色信号のＳ／Ｎが低下するという問題が生じてしまう。また、カラーシーケンスをもとにＹ／Ｃ分離する回路を設けるのが一般的であるので、色が正常にデコードできなくなってしまう。
【００４２】
従来のビデオエンコーダによれば、ＦＩＦＯに、標準の水平周期とは異なる水平周期の入力ディジタル輝度及び色信号が供給されても、ＦＩＦＯから、標準の水平周期の水平同期信号に同期した出力ディジタル輝度及び色信号を得ることができる。
【００４３】
しかし、従来のビデオエンコーダによれば、出力コンポジットビデオ信号は、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期せず、又、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれがあった。
【００４４】
又、従来のコンポジットビデオ信号処理装置によれば、ビデオエンコーダにおいて、出力コンポジットビデオ信号は、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期せず、又、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれがあった。
【００４５】
かかる点に鑑み、本発明は、入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダにおいて、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないものを提案しようとするものである。
【００４６】
又、本発明は、入力コンポジットビデオ信号が供給されてＡ／Ｄ変換されてディジタルコンポジットビデオ信号が得られるＡ／Ｄ変換器と、そのＡ／Ｄ変換器よりのディジタルコンポジットビデオ信号が供給されて、ディジタル輝度信号及びディジタル搬送色信号に分離されるＹ／Ｃ分離回路と、そのＹ／Ｃ分離回路からのディジタル輝度信号が供給されて、ディジタル水平及び垂直同期信号が分離される同期分離回路と、ディジタル搬送色信号が供給されて復調されてディジタル色信号が得られる色信号復調回路とを有するビデオデコーダと、そのビデオデコーダよりのディジタル水平及び垂直同期信号、ディジタル輝度信号及びディジタル色信号が供給されて信号処理される信号処理手段と、その信号処理手段よりの入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダとを有するコンポジットビデオ信号処理装置において、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないビデオエンコーダを有するものを提案しようとするものである。
【００４７】
【課題を解決するための手段】
第１の本発明は、入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダにおいて、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたビデオエンコーダである。
【００４８】
かかる第１の本発明によれば、移相手段によって、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得るようにし、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにする。
【００４９】
第２の本発明は、入力コンポジットビデオ信号が供給されてＡ／Ｄ変換されてディジタルコンポジットビデオ信号が得られるＡ／Ｄ変換器と、そのＡ／Ｄ変換器よりのディジタルコンポジットビデオ信号が供給されて、ディジタル輝度信号及びディジタル搬送色信号に分離されるＹ／Ｃ分離回路と、そのＹ／Ｃ分離回路からのディジタル輝度信号が供給されて、ディジタル水平及び垂直同期信号が分離される同期分離回路と、ディジタル搬送色信号が供給されて復調されてディジタル色信号が得られる色信号復調回路とを有するビデオデコーダと、そのビデオデコーダよりのディジタル水平及び垂直同期信号、ディジタル輝度信号及びディジタル色信号が供給されて信号処理される信号処理手段と、その信号処理手段よりの入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダとを有するコンポジットビデオ信号処理装置において、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたコンポジットビデオ信号処理装置である。
【００５０】
【発明の実施の形態】
図１０を参照して、本発明を適用した応用例のコンポジットビデオ信号処理回路を説明する。具体的な数値を記述しているのは、以下の条件での数値である。ここで扱うテレビジョン方式は、ＮＴＳＣ方式である。尚、fse はサンプリングクロックの周波数、fsceはサブキャリアの周波数である。
【００５１】
【数７】
fse ＝１３．５（ＭＨｚ）
【００５２】
【数８】
fsce＝（３５／１３２）fse
【００５３】
図１０の応用例のコンポジットビデオ信号処理回路におけるビデオデコーダ１２及び信号処理手段（信号処理回路）６の構成は、上述の図１の回路と同じであるが、一応説明する。以下の説明では、水平同期信号をＨ同期信号、垂直同期信号をＶ同期信号と略称する。更に、Ｈ同期信号から次のＨ同期信号までの区間をライン、Ｖ同期信号から次ぎのＶ同期信号までの区間をフィールドと呼ぶ。現行の我が国のテレビジョン放送方式（ＮＴＳＣ）では、インターレース方式を採用しているので、２フィールドで１枚の画像が完成される。この２フィールドをフレームと呼ぶ。更に、輝度信号をＹ信号、色信号をＣ信号と略称する。
【００５４】
先ず初めに、ビデオデコーダ１２にコンポジットビデオ信号Ａが入力される。この信号Ａをビデオデコーダ１２を構成するＡ／Ｄ変換器１に供給して、ディジタル化するが、そのサンプリングクロックの周波数をfsd とする。Ａ／Ｄ変換器１の出力信号はＹ／Ｃ分離回路２に入力供給されて、輝度信号（Ｙ信号）と色信号（Ｃ信号）に分離される。
【００５５】
Ｙ／Ｃ分離回路２で分離され出力されたＹ信号には、Ｈ同期信号とＶ同期信号とが重畳されている。Ｙ／Ｃ分離回路２から出力されたＹ信号は、同期信号検出器３と、Ｙ信号処理系のレベル補正回路４にそれぞれ供給される。
【００５６】
同期信号検出器３では、Ｖ同期信号とＨ同期信号が検出され、それぞれの同期パルスＣが生成される。Ｙ／Ｃ分離回路２から出力されたＹ信号には、Ｈ同期信号とＶ同期信号とがレベルで重畳されているので、レベル補正回路４では、Ｙ信号のダイナミックレンジを取り出して、そのダイナミックレンジをRec.601 基準のレベルに補正してＹ信号Ｄを出力する。
【００５７】
一方Ｃ信号は、サブキャリア（そのサブキャリア周波数はfscdである）が色信号で変調された搬送色信号であるので、これを色信号復調回路５に入力して復調して、色信号Ｅ、即ち、色差信号Ｃｒ、Ｃｂを出力する。
【００５８】
以上の様にビデオデコーダにコンポジットビデオ信号が入力されて、同期信号（同期パルス）Ｃ、Ｙ信号Ｄ、Ｃ信号Ｅが出力される。この信号Ｃ、Ｄ、Ｅが信号処理手段（信号処理回路）６に入力されて、システムとしての処理を行った後、その出力信号がビデオエンコーダ１３に入力される。
【００５９】
図４のタイミングチャートに、ディジタルビデオ信号である、Ｖ同期パルス、Ｈ同期パルス、輝度信号（Ｙ信号）及びＣ信号（色差信号）の関係を図示している。あるＶ同期パルスから次のＶ同期パルスまでの区間が１フィールドである。因みに、１フィールドは２６２．５ラインで構成され、ラインの同期を取る信号として、図４の２段目のＨ同期パルスがある。
【００６０】
図４の２段目のＨ同期パルスを拡大したものが、図４の３段目に図示されている。そして、図４の拡大されたＨ同期パルスに対応する如く、４段目及び５段目に、それぞれＹ信号及びＣ信号（色差信号）が図示されている。１ラインは、８５８サンプルのＹ信号から構成される。Ｃ信号は２次元の信号であり、サンプル周波数としてはＹ信号のサンプル周波数の１／２、即ち６．７５ＭＨｚで、２次元のＣ信号のデータ量は、Ｙ信号のデータ量と同じになる。
【００６１】
信号処理手段（信号処理回路）６で処理された同期信号、Ｙ信号、Ｃ信号はビデオエンコーダ１３に入力される。同期パルス、Ｙ信号、Ｃ信号はすべてＹＣ同期処理回路２８に入力され、同期パルスに従って、Ｙ信号とＣ信号の有効データを抜き出し、そのＹ信号とＣ信号を標準の水平周期で出力する。ＹＣ同期処理回路２８には、図１のビデオエンコーダ１３のＹ同期処理回路８とは違い、色信号を変調するサブキャリア（その周波数をfsceで示す）が入力される。ＹＣ同期処理回路２８では、入力Ｖ同期信号がある一定のディレイ時間を以て遅延されると共に、規定のカラーシーケンスを構成するために、色信号で変調されるサブキャリアの位相に合わせて、さらに所定遅延時間を以て遅延される。ＹＣ同期処理回路２８の内部構成及びその動作は図１１を参照して後に詳述する。
【００６２】
ＹＣ同期処理回路２８から出力された同期信号はシンク発生回路７に入力されて、アナログビデオ信号の規定に従うレベルの同期信号に変換される。またＹＣ同期処理回路２８から出力されたＹ信号は重畳回路１０に入力される。さらにＹＣ同期処理回路２８から出力されたＣ信号は色信号変調回路９に入力される。色信号変調回路９では、これに入力される色信号でサブキャリア（その周波数はfsceである）が変調され、得られた搬送色信号が重畳回路１０に入力される。
【００６３】
重畳回路１０では、同期信号と、Ｙ信号及びＣ信号とが、図８に示すように重畳される。重畳回路１０では、Ｈ同期パルスを基準として以下のスロットの時間が算出される。シンク挿入スロットと、Ｃ信号の変調に使われるサブキャリアを挿入するスロットと、Ｙ信号とＣ信号を重畳した信号を挿入するスロットとが設けられる。重畳回路１０の出力がＤ／Ａ変換器１１に入力されて、アナログ信号に変換され、コンポジットビデオ信号Ｂとして出力される。以上が基本的な信号の流れである。
【００６４】
図１０のコンポジットビデオ信号処理回路を、例えば、ビデオ記録再生装置に適用した場合を考えると、ビデオデコーダ１２のコンポジットビデヲ信号の入力端子及びビデオエンコーダ１３の出力端子が、それぞれビデオラインイン端子及びビデオラインアウト端子に相当し、信号処理手段（信号処理回路）６が、記録回路、記録ヘッド、記録媒体（磁気テープ、磁気ディスク、光磁気ディスク等）、再生ヘッド及び再生回路からなる記録再生手段に相当することになる。
【００６５】
次に、図１１を参照して、図１０におけるＹＣ同期処理回路２８について説明する。始めにＦＩＦＯ２０６の書き込み側の信号の流れを説明する。入力Ｖ同期信号Ｃ２１１はディレイ回路２０１に入力される。このディレイ回路２０１のディレイ時間（固定ディレイ時間）は、ＦＩＦＯ１０６の記憶容量の約半分にデータが書き込まれるのに要する時間に略等しく設定される。また入力Ｖ同期信号Ｃ２１１は入力Ｈ同期信号Ｃ２１２とともに論理和回路２０２に入力され、その出力信号がカウンタ２０３にリセット信号（クリア信号）として供給される。カウンタ２０３は、このビデオエンコーダ１３におけるサンプリングクロック（その周波数はfse である) が供給される毎に１ずつインクリメントされるカウンタである。カウンタ２０３の計数出力はリミッタ回路２０４に入力される。
【００６６】
リミッタ回路２０４の上限値は８５８である。リミッタ回路２０４の出力がＦＩＦＯ２０６に書込みアドレス信号として入力される。また書き込みデータの１ラインのサンプリング数は、読み出し時に、有効なデータ・アドレスの上限値として利用されるので、そのサンプル数は、論理和回路２０２の出力信号のタイミングで、フリップフロップ２０５にラッチされる。
【００６７】
次にＦＩＦＯ２０６の読み出し側の信号の流れを説明する。ディレイ回路２０１の出力信号であるディレイＶ同期信号Ｃ２２１は、Ｖ同期信号対サブキャリア位相合わせブロック（位相合わせ回路）（移相回路）２１３に入力される。また、この位相合わせブロック２１３には、サブキャリア（その周波数はfsceである）と許容位相誤差の情報も入力される。この位相合わせブロック２１３からの出力は、出力Ｖ同期信号Ｃ２３１としてＹＣ同期処理回路から出力される。
【００６８】
また、出力Ｖ同期信号Ｃ２３１は論理和回路２０７に入力される。さらに、入力の値から１ラインの標準サンプリング・クロック数である８５７をデコードするデコーダ回路２０９の出力も論理和回路２０７に入力される。この論理和回路２０７の出力信号が、カウンタ２０８にリセット信号（クリア信号）として供給される。つまり、カウンタ２０８は出力Ｖ同期信号Ｃ２３１及びデコーダ２０９の出力信号によってリセットされ、サンプリングクロック（その周波数をfse である）の到来毎に１ずつインクリメントされ、０からから８５７までの計数値を取り得るサイクルカウンタである。カウンタ２０８の計数出力は、ＦＩＦＯ２０６に読み出しアドレス信号として供給される。また、カウンタ２０８の出力が、０をデコードするデコーダ回路２１０に供給され、そのデコーダ回路２１０によって、出力Ｈ同期パルスＣ２２２が生成される。
【００６９】
ＦＩＦＯ２０６にあるデータは前述のように、フリップ・フロップ２０５のアドレスまで有効である。フリップ・フロップ２０５の出力とカウンタ２０８の出力を比較器２１１に入力し、読み出しアドレスが有効範囲にあるかどうかを判断する。比較器２１１は、範囲内であればアクティブ信号を、範囲外であれば非アクティブ信号を出力し、セレクタ２１２に入力される。
【００７０】
セレクタ２１２は、比較器２１１の出力がアクティブ信号のときはＦＩＦＯ２０６の出力信号を選択し、非アクティブ信号のときは有効データ範囲外ということで、デフォルトの値を選択して出力する。セレクタ２１２の出力は、ｎビットの出力Ｙ信号Ｄ２２と、ｍビットの出力Ｃ信号Ｅ２２である。
【００７１】
図１１の場合は、ＦＩＦＯ２０６にデータを書込み、その書込み時からその書き込まれたデータが読出されるまでの時間が、ディレイ回路２０１の遅延時間と、位相合わせブロック２１３による移相時間との和に等しくなる。
【００７２】
図１２を参照して、図１１におけるＶ同期信号対サブキャリア位相合わせブロック２１３について詳しく説明する。ディレイＶ同期信号Ｃ２２１はカウンタ２５１をリセットする。カウンタ２５１は回路の動作クロック（その周波数をfsとする）の到来毎に、１だけインクリメントされるカウンタである。カウンタ２５１の計数値が、０をデコードするデコーダ２５３及びＷ（任意の値）をデコードするデコーダ２５４にそれぞれ入力される。デコーダ２５３の出力は、ウィンドウ発生回路２５６にそのウィンドウを開始するタイミングパルスとして入力される。デコーダ２５４の出力信号は、比較器２６１の出力信号と共に、論理和回路２５５に供給され、その論理和出力信号が、ウィンドウ停止タイミングパルスとして、ウインドウ発生回路２５６に供給される。ウインドウ発生回路２５６よりのウインドウ信号は比較器２６１の動作イネーブル信号として比較器２６１に入力される。
【００７３】
一方、ディレイＶ同期信号Ｃ２２１はサイクルカウンタ２５２にも入力される。このカウンタ２５２はディレイＶ同期信号Ｃ２２１がアクティブになると、１だけインクリメントされるカウンタである。また、このカウンタ２５２は、カラーシーケンスがＮ通りあるとすると、（Ｎ−１）の状態でディレイＶ同期信号Ｃ２２１がアクティブになると、０に戻る循環カウンタである。
【００７４】
カウンタ２５２の計数値がＳＣＨ位相テーブル２５７に入力されて、それぞれのフィールドの先頭のＳＣＨ位相に変換される。ＳＣＨ位相テーブル２５７の出力が加算器２５８に入力される。ＳＣＨ位相テーブル２５７の出力は、加算器２５８でサブキャリア許容位相誤差と加算され、その加算出力は比較器２６１に比較上限値として入力される。またＳＣＨ位相テーブル２５７の出力は減算器２５９にも入力される。減算器２５９では、ＳＣＨ位相テーブル２５７の出力から、サブキャリア許容位相誤差が減算され、その減算出力は比較器２６１に比較下限値として入力される。
【００７５】
サブキャリア（その周波数をfsceである）は位相検出回路２６０に入力されてそのサブキャリアの位相が求められる。位相検出回路２６０の出力が、比較器２６１に入力される。この比較器２６１は、以下の条件を満たすときアクティブ信号を出力する。
【００７６】
【数９】
（下限値）≦（入力）≦（上限値）
【００７７】
この回路２６１の出力が出力Ｖ同期信号Ｃ２３１となる。また前述のとおり、出力Ｖ同期信号Ｃ２３１は論理和回路２５５にも入力される。
【００７８】
次に、図１３のタイミング図を参照して、図１１のＹＣ同期処理回路で、実際にどのような処理がなされるのかを説明する。最上段の信号は図１１の入力Ｖ同期信号Ｃ２１１である。次の段の信号は入力Ｈ同期Ｃ２１２である。さらに次の段には、入力Ｈ同期信号でリセットされてインクリメントされる、ＦＩＦＯ２０６の書き込みアドレスが示されている。更に次の段には、ＦＩＦＯ２０６にそれぞれ入力されるｎビットの入力Ｙ信号Ｄ２１及びｍビットの入力Ｃ信号Ｅ２１が示されている。
【００７９】
次に、ＦＩＦＯ２０６における書込みデータ、即ち、入力Ｙ信号Ｄ２１及び入力Ｃ信号Ｅ２１の書込みについて説明する。入力Ｈ同期信号が標準信号である８５８クロックより短い場合は、次のＨ同期信号で、ＦＩＦＯ２０６の書込みアドレスがリセットされることにより、足りないデータが書きこまれることはない。逆に入力Ｈ同期信号が標準信号である８５８クロックより長い場合は、アドレスが無効な範囲になっていることで、要らないデータがＦＩＦＯ２０６に書き込まれることはない。この様に書き込みのときは長いデータを捨てる作業が行われる。
【００８０】
次に、ＦＩＦＯ２０６におけるデータの読出しについて説明する。図１３の５段目に示されている出力Ｖ同期信号から、６段目に示されている標準信号の周期で出力Ｈ同期信号が作られる。この場合、８５８クロック毎にＨ同期信号がアクティブになる。０から８５７までの動作クロック（その周波数はfsである）毎に循環的にインクリメントされるカウンタ２０８の計数出力が、そのままＦＩＦＯ２０６の読み出しアドレス（図１３の下から２段目に示されている）となる。図１３の最下段に示されているセレクタ２１２の出力データを見ると分かるように、書き込み時に標準信号の長さ８５８クロック分の時間より短い時間しかＦＩＦＯ２０６にデータが書き込まれなかったときは、書き込みアドレスの最大値がフリップ・フロップ２０５にラッチされているので、それより大きい読み出しアドレスが来たときに、デフォルトの値を挿入してセレクタ２１２の出力データとする。
【００８１】
図１１の位相合わせブロック２１３から出力される出力Ｖ同期信号は、入力Ｖ同期信号に対し、ディレイ回路２０１による固定ディレイ時間及びサブリャリア（その周波数はfsc である）との位相合わせのためのディレイ時間の和の時間だけ遅延される。そこで、図１４を参照して、サブリャリア（その周波数はfsc である）との位相ディレイ合わせのために、ディレイＶ同期信号を遅延させるディレイ量をどのように算出するかを説明する。図２の出力Ｖ同期信号と同等のディレイＶ同期信号が、図１４の最上段に示されている。このディレイＶ同期信号からのオフセット位置をカウントするカウンタ２５１の計数値が、次の段に示す信号である。
【００８２】
更に、次の段に示すＶ同期信号からのオフセットの最大は、Ｖ同期信号をオフセットできる最大値よりカウンタの計数値が大きくなったときに、アクティブになる信号である。下から３段目に示す、ウィンドウ発生回路２５６から発生するウィンドウは、最上段に表してあるディレイＶ同期信号でアクティブになり、Ｖ同期信号からのオフセットの最大がアクティブになっているか、またはサブキャリア位相が許容位相誤差内に入ったとき、非アクティブに戻る。この例ではサブキャリア位相が許容位相誤差内に入ったときの例を示している。比較器２６１よりの比較結果を出力Ｖ同期信号とすれば、カラーシーケンスを満足する位相のサブリャリア（その周波数はfsc である）でカラーをデコードできるようになる。
【００８３】
次に、図１５を参照して、ＮＴＳＣ方式で、周波数がfs＝１３．５（ＭＨｚ）の動作クロックの処理系におけるサブキャリア位相の許容誤差とＶ同期待機最長時間の関係を説明する。これまでのビデオデコーダの開発実績により、Ｖ同期信号は１ラインの１／２０ぐらいまでは、ジッタを持っても、有効画面内にジッタとして観測されないことが分かっている。このデータに基づいて、Ｖ同期待機最長時間を４２サンプルとすると、サブキャリア位相の許容誤差は±５．６°と求めることができる。
【００８４】
以上の図１１のＹＣ同期処理回路図の説明は以下の条件で行った。fse はサンプルクロックの周波数、fsceはサブキャリアの周波数である。
【００８５】
【数１０】
fse ＝１３．５（ＭＨｚ）
【００８６】
【数１１】
fsce＝（３５／１３２）fse
【００８７】
サブキャリアの周波数fsceは固定で、
【００８８】
【数１２】
fsce＝（３５／１３２）×１３．５（ＭＨｚ）
【００８９】
である必要があるが、サンプリングクロックの周波数fse は１３．５ＭＨｚ以上も可能である。
【００９０】
（変形例１：動作周波数を２７ＭＨｚにした例）
サンプリングクロックの周波数fse を１３．５（ＭＨｚ）より高い周波数に設定したときの例を説明する。このとき、図１５で示したグラフと同様に、サンプリングクロック（その周波数はfse である）とサブキャリア（その周波数はfsceである）の関係によって、サブキャリア位相の許容誤差とＶ同期待機最長時間の関係が決まる。一般にサンプリングクロック（その周波数はfse はである）が高くなると、サブキャリア位相の誤差が少ない信号をエンコードすることができる装置を作ることができる。
【００９１】
サンプリングクロックの周波数fse が２７（ＭＨｚ）のときのサブキャリア位相の許容誤差とＶ同期待機最長時間の関係を図１６に示す。このグラフの縦軸は、図１５と比較することができるように、１３．５（ＭＨｚ）のサンプル数に換算している。従って、１ラインの１／２０の時間は、図１５と同様に４２クロック分に相当する。この図１６のグラフからサブキャリア位相の許容誤差は２．８°と読み取ることができる。
【００９２】
（変形例２：処理するビデオ信号がＰＡＬ方式で動作周波数１３．５ＭＨｚの例）
サンプリングクロックの周波数fse がfse ＝１３．５（ＭＨｚ）であるとき、ＰＡＬではサブキャリアの周波数fsceとサンプリングクロックの周波数fse は以下の関係になる。
【００９３】
【数１３】
fsce＝（７０９３７９／２１６００００）fse
【００９４】
ＰＡＬ方式では、１ラインが８６４クロックで、１フィールドは６２５ラインになると規定されている。これによりＹＣ同期処理回路のパラメータをＮＴＳＣとは別に最適化する必要がある。しかし図１１で説明されたＹＣ同期処理回路の内部構成及びその動作はＰＡＬ方式でも同様である。図１７にＰＡＬ方式の場合のＹＣ同期処理回路を示す。図１７において、図１１と対応する部分には、同一符号を付してある。図１７では、図１１のＦＩＦＯ２０６に対応するＦＩＦＯに２０６′の符号を付すが、ＦＩＦＯ２０６′のアドレス空間が８６４必要になる。それに伴ってリミッタ２０４′回路のリミット値を８６４にしなければならない。
【００９５】
図１８に、図１７のＰＡＬ方式のＹＣ同期処理回路におけるＶ同期信号対サブキャリア位相合わせブロック２１３の詳細を示す。図１８において、図１２と対応する部分には、同一符号を付してある。サイクルカウンタ２５２′は、ＮＴＳＣでは４状態のカウンタで良いが、ＰＡＬはカラーシーケンスが８状態あるので、図１２におけるサイクルカウンタ２５２を、図１８では０から７のカウントを繰り返すサイクルカウンタ２５２′に置き換える。それに伴って、図１２におけるＳＣＨ位相テーブル２５７も、図１８では８状態のＳＣＨ位相テーブル２５７′に置きかえる。
【００９６】
図１１におけるＮＴＳＣ方式のＹＣ同期処理回路を、以上の置き換えを行うのみでＰＡＬ方式のＹＣ同期処理回路を実現することができる。このときＰＡＬ方式におけるサブキャリア位相の許容誤差とＶ同期待機最長時間の関係は、図１５に示す通りとなる。
【００９７】
（変形例３：処理するビデオ信号がＰＡＬ方式で動作周波数が２７ＭＨｚの例）
ＮＴＳＣのときと同様である。このときのサブキャリア位相の許容誤差とＶ同期待機最長時間の関係を、図１６に示す。
【００９８】
【発明の効果】
第１の本発明によれば、入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダにおいて、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたので、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないビデオエンコーダを得ることができる。
【００９９】
第２の本発明によれば、入力コンポジットビデオ信号が供給されてＡ／Ｄ変換されてディジタルコンポジットビデオ信号が得られるＡ／Ｄ変換器と、そのＡ／Ｄ変換器よりのディジタルコンポジットビデオ信号が供給されて、ディジタル輝度信号及びディジタル搬送色信号に分離されるＹ／Ｃ分離回路と、そのＹ／Ｃ分離回路からのディジタル輝度信号が供給されて、ディジタル水平及び垂直同期信号が分離される同期分離回路と、ディジタル搬送色信号が供給されて復調されてディジタル色信号が得られる色信号復調回路とを有するビデオデコーダと、そのビデオデコーダよりのディジタル水平及び垂直同期信号、ディジタル輝度信号及びディジタル色信号が供給されて信号処理される信号処理手段と、その信号処理手段よりの入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダとを有するコンポジットビデオ信号処理装置において、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたので、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないビデオエンコーダを有するコンポジットビデオ信号処理装置を得ることができ、且つ、ビデオデコーダ及びビデオエンコーダにおけるサブキャリアの位相の位相差を固定することができ、ビデオデコーダ及びビデオエンコーダを独立な構成とすることができ、ビデオデコーダ及びビデオエンコーダを非同期に動作させことのできるコンポジットビデオ信号処理装置を得ることができる。
【図面の簡単な説明】
【図１】従来のコンポジットビデオ信号処理回路を示すブロック図である。
【図２】図１のコンポジットビデオ信号処理回路中のＹ同期処理回路の具体回路を示すブロック図である。
【図３】図２のＹ同期処理回路の処理のタイミングを示すタイミングチャートである。
【図４】ディジタルビデオ信号である、Ｖ同期パルス、Ｈ同期パルス、輝度信号及び色信号（色差信号）の関係を示すタイミングチャートである。
【図５】Ｙ同期処理回路に標準信号が入力がなされたときのＹ同期処理回路の動作例（１）を示すタイミングチャートである。
【図６】Ｙ同期処理回路に標準信号より長い信号が入力されたときのＹ同期処理回路の動作例（２）を示すタイミングチャートである。
【図７】Ｙ同期処理回路に標準信号より短い信号が入力されたときのＹ同期処理回路の動作例（３）を示すタイミングチャートである。
【図８】図１のコンポジットビデオ信号処理回路中のビデオエンコーダにおける信号重畳の説明のためのタイミングチャートである。
【図９】ＮＴＳＣ方式におけるサブキャリアとフィルタ同期信号の関係を示すタイミングチャートである。
【図１０】本発明の実施の形態の同期処理回路が含まれる応用例（本発明の実施の形態）のコンポジットビデオ信号処理回路を示すブロック図である。
【図１１】本発明の実施の形態のＮＴＳＣ方式における同期処理回路の一例を示すブロック図である。
【図１２】図１１の同期処理回路におけるＶ同期信号対サブキャリア位相合わせブロックの詳細回路を示すブロック図である。
【図１３】図１２のＶ同期信号対サブキャリア位相合わせブロックの動作説明のためのタイミングチャートである。
【図１４】サブキャリアの位相合わせの説明のためのタイミングチャートである。
【図１５】１３．５ＭＨｚ処理系のサブキャリア位相の許容誤差とＶ同期信号待機最長時間の関係を示すグラフである。
【図１６】２７ＭＨｚ処理系のサブキャリア位相の許容誤差とＶ同期信号待機最長時間の関係を示すグラフである。
【図１７】本発明の実施の形態のＰＡＬ方式式における同期処理回路の変形例を示すブロック図である。
【図１８】図１７の同期処理回路におけるＶ同期信号対サブキャリア位相合わせブロックの詳細回路を示すブロック図である。
【符号の説明】
１ Ａ／Ｄ変換器、２ Ｙ／Ｃ分離回路、３ 同期信号検出器、４ レベル補正回路、５ 色信号復調回路、６ 信号処理手段、７ シンク発生回路、９ 色信号変調回路、１０ 重畳回路、１１ Ｄ／Ａ変換器、１２ ビデオデコーダ、１３ ビデオエンコーダ、２０１ ディレイ回路、２０２ 論理和回路、２０３カウンタ、２０４ リミッタ、２０５ フリップフロップ、２０６ ＦＩＦＯ、２０７ 論理和回路、２０８ カウンタ、２０９ ８５７デコーダ、２１０ ０デコーダ、２１１ 比較器、２１２ セレクタ、２１３ Ｖ同期信号対サブキャリア位相合わせブロック（回路）。
【発明の属する技術分野】
本発明はビデオエンコーダ及びコンポジットビデオ信号処理装置に関する。
【０００２】
【従来の技術】
図１は、従来のビデオ信号処理回路を示すブロック図である。以下の説明に使われる具体的な数値は、デジタル信号がＩＴＵ−Ｔ勧告６０１（Rec.601)に準拠した信号であるという仮定に基づくものである。又、以下の説明では、水平同期信号をＨ同期信号、垂直同期信号をＶ同期信号と略称する。更に、Ｈ同期信号から次のＨ同期信号までの区間をライン、Ｖ同期信号から次ぎのＶ同期信号までの区間をフィールドと呼ぶ。現行の我が国のテレビジョン放送方式（ＮＴＳＣ）では、インターレース方式を採用しているので、２フィールドで１枚の画像が完成される。この２フィールドをフレームと呼ぶ。更に、輝度信号をＹ信号、色信号をＣ信号と略称する。
【０００３】
先ず初めに、ビデオデコーダ１２にコンポジットビデオ信号Ａが入力される。この信号Ａをビデオデコーダ１２を構成するＡ／Ｄ変換器１に供給して、ディジタル化するが、そのディジタル化のためのサンプリングクロックの周波数をFsd とする。Ａ／Ｄ変換器１の出力信号はＹ／Ｃ分離回路２に入力されて、輝度信号（Ｙ信号）と色信号（Ｃ信号）に分離される。
【０００４】
Ｙ／Ｃ分離回路２で分離されて得られたＹ信号には、Ｈ同期信号とＶ同期信号とが重畳されている。Ｙ／Ｃ分離回路２から出力されたＹ信号は、同期信号検出器３と、Ｙ信号処理系のレベル補正回路４にそれぞれ入力される。
【０００５】
同期信号検出器３では、Ｖ同期信号とＨ同期信号が検出され、それぞれの同期パルスＣが生成される。Ｙ／Ｃ分離回路２から出力されたＹ信号には、Ｈ同期信号とＶ同期信号とがレベルで重畳されているので、レベル補正回路４では、Ｙ信号のダイナミックレンジを取り出して、そのダイナミックレンジをRec.601 基準のレベルに補正してＹ信号Ｄを出力する。
【０００６】
一方Ｃ信号は、サブキャリア（そのサブキャリア周波数をFscdとする）が色信号で変調された搬送色信号であるので、これを色信号復調回路５に入力して復調して、色信号Ｅ、即ち、色差信号Ｃｒ、Ｃｂを出力する。
【０００７】
以上の様にビデオデコーダ１２にコンポジットビデオ信号が入力されて、同期信号（同期パルス）Ｃ、Ｙ信号Ｄ、Ｃ信号Ｅが出力される。この信号Ｃ、Ｄ、Ｅが信号処理手段（信号処理回路）６に入力されて、システムとしての処理を行った後、その出力信号が、ビデオエンコーダ１３に入力される。
【０００８】
図４のタイミングチャートに、ＮＴＳＣ方式のテレビジョン信号を構成するＶ同期パルス、Ｈ同期パルス、輝度信号（Ｙ信号）及びＣ信号（色差信号）の関係を図示している。尚、色差信号は、赤色差信号（ｒの次に数字を付したもの）及び青色差信号（ｂの次に数字を付したもの）からなる。あるＶ同期パルスから次のＶ同期パルスまでの区間が１フィールドである。因みに、１フィールドは２６２．５ラインで構成され、ラインの同期を取る信号として、図４の２段目のＨ同期パルスがある。
【０００９】
図４の２段目のＨ同期パルスを拡大したものが、図４の３段目に図示されている。そして、図４の拡大されたＨ同期パルスに対応する如く、４段目及び５段目に、それぞれＹ信号及びＣ信号（色差信号）が図示されている。１ラインは、８５８サンプルのＹ信号から構成される。Ｃ信号は２次元の信号であり、サンプル周波数としてはＹ信号のサンプル周波数の１／２、即ち６．７５ＭＨｚで、２次元のＣ信号のデータ量は、Ｙ信号のデータ量と同じになる。
【００１０】
再び、図４の説明に戻る。信号処理手段（信号処理回路）６からの同期パルスＣ、Ｙ信号Ｄ、Ｃ信号Ｅ（色差信号）は共に、ビデオエンコーダ１３を構成するＹ同期処理回路８に入力されて、同期パルスＣに従って、Ｙ信号とＣ信号の有効データが抜き出され、そのＹ信号とＣ信号が標準水平周期で出力される。Ｙ同期処理回路８の具体的構成及びその動作については、図２を参照して、後に詳述する。
【００１１】
Ｙ同期処理回路８よりの同期信号（同期パルスＣ）は、シンク発生回路（同期発生回路）７に入力され、アナログビデオ信号の規定に従うレベルを持つ同期信号に変換される。また、Ｙ同期処理回路８よりのＹ信号は重畳回路１０に出力される。さらにＣ信号は色信号変調回路９に入力される。色信号変調回路９は、サブキャリア（その周波数はFsceとする）をＣ信号で変調し、その得られた搬送色信号が重畳回路１０に入力される。
【００１２】
重畳回路１０は、同期信号（同期パルスＣ）と、Ｙ信号及びＣ信号（搬送色信号）とを、図８に示すように重畳する。Ｈ同期パルスを基準として以下のスロットの時間が算出される。シンク挿入スロットと、Ｃ信号の変調に使われるサブキャリアに同期したバースト信号を挿入するスロットと、Ｙ信号とＣ信号を重畳した信号を挿入するスロットとを設ける。重畳回路１０の出力がＤ／Ａ変換器１１に入力されて、アナログ信号に変換され、コンポジットビデオ信号Ｂとして出力される。
【００１３】
図１のコンポジットビデオ信号処理回路を、例えば、ビデオ記録再生装置に適用した場合を考えると、ビデオデコーダ１２のコンポジットビデヲ信号の入力端子及びビデオエンコーダ１３の出力端子が、それぞれビデオラインイン端子及びビデオラインアウト端子に相当し、信号処理手段６が、記録回路、記録ヘッド、記録媒体（磁気テープ、磁気ディスク、光磁気ディスク等）、再生ヘッド及び再生回路からなる記録再生手段に相当することになる。
【００１４】
次に、図２を参照して、図１のＹ同期処理回路８について詳しく説明する。始めにＦＩＦＯ（ファーストインファーストアウト）（ＦＩＦＯメモリ）１０６の書き込み側の信号の流れを説明する。入力同期パルスには、入力Ｖ同期信号Ｃ１１と入力Ｈ同期信号Ｃ１２がある。Ｖ同期信号Ｃ１１はディレイ回路１０１に入力され、固定の適切なディレイ時間だけ遅延された後、出力Ｖ同期信号Ｃ２１としてＹ同期処理回路から出力される。このディレイ回路１０１のディレイ時間（固定ディレイ時間）は、ＦＩＦＯ１０６の記憶容量の約半分にデータが書き込まれるのに要する時間に略等しく設定される。
【００１５】
入力Ｈ同期信号Ｃ１２は入力Ｖ同期信号Ｃ１１と共に論理和回路１０２に入力される。論理和回路１０２の出力はカウンタ１０にリセット信号（クリア信号）として供給される。カウンタ１０３は、ビデオエンコーダ１３におけるサンプリングクロック（その周波数はFse である）が供給される毎に、１だけインクリメントされるカウンタである。カウンタ１０３の計数出力はリミッタ回路１０４に入力される。
【００１６】
リミッタ回路１０４の上限値は８５８である。リミッタ回路１０４の出力がＦＩＦＯ１０６に書き込みアドレス信号として入力される。また書き込みデータの１ラインのサンプリング数は読み出し時に、有効なデータ・アドレスの上限値として利用されるので、カウンタ１０３の計数出力は、論理和回路１０２の出力信号のタイミングで、フリップ・フロップ１０５にラッチされる。
【００１７】
次にＦＩＦＯ１０６の読み出し側の信号の流れを説明する。ディレイ回路１０１の出力、即ち、出力Ｖ同期信号は、論理和回路１０７に入力される。また、カウンタ１０８の計数出力を受けて、入力の値から１ラインの標準サンプリングクロック数である８５７をデコードするデコーダ回路１０９の出力も論理和回路１０７に入力される。この論理和回路１０７の出力信号が、カウンタ１０８にクリア信号（リセット信号）として供給される。つまり、カウンタ１０８は、ビデオエンコーダ１３におけるサンプリングクロック（その周波数はFse である）が供給される毎に、１だけインクリメントされると共に、出力Ｖ同期信号Ｃ２１及びデコーダ１０９の出力によってリセットされ、０からから８５７までの計数値をとりうるサイクルカウンタである。カウンタ１０８の計数出力は、ＦＩＦＯ１０６に読み出しアドレス信号として入力される。カウンタ１０８の出力は０をデコードするデコーダ回路１１０に入力され、デコーダ回路１１０から出力Ｈ同期信号Ｃ２２が生成される。
【００１８】
ＦＩＦＯ１０６に蓄積されるデータは前述のように、フリップ・フロップ１０５のアドレスまで有効である。フリップ・フロップ１０５の出力とカウンタ１０８の出力を比較器１１１に入力し、読み出しアドレスが有効範囲内にあるかどうかを判断する。比較器１１１は読み出しアドレスが有効範囲内にあればアクティブ信号を、有効範囲外であれば非アクティブ信号をそれぞれセレクタ１１２に出力する。セレクタ１１２は、比較器１１１の出力がアクティブのときはＦＩＦＯ１０６の出力を選択し、非アクティブのときは有効データ範囲外ということで、デフォルトの値を選択して出力する。セレクタ１１２の出力は出力Ｙ信号Ｄ２と出力Ｃ信号Ｅ２とからなる。以上がＹ同期処理回路の構成及び信号の流れである。
【００１９】
次に、図５、図６及び図７を参照して、具体的な入力信号の例として、標準信号、標準信号より１ラインのサンプリング数だけ多い場合、そして逆に少ない場合の３つのケースについて具体的に説明する。先ず、図５を参照して、Ｙ同期処理回路に標準信号が入力された場合について説明する。標準信号では、１ラインが８５８クロック分の長さであり、５２５本のラインで２フィールド、つまり１フレームが構成される。従って、１フレームは４５０４５０クロック分に相当する。このときの出力信号は、入力信号とまったく同じタイムスケールで伝播された信号となる。つまり、その出力信号は入力信号に何も手を加えられない信号である。
【００２０】
次に、図６を参照して、Ｙ同期処理回路に標準信号より長い信号が入力された場合について説明する。この場合の入力信号は、一様に１ラインにつき３クロック長い信号である。従って、１フレームは４５２０２５クロックに相当する。このサンプル数の時間内に、有効画面内の水平周波数を標準信号にしてブランキングでつじつまを合わせをするような信号処理をする。各ラインには３クロックだけ余計な情報があるが、これを捨ててしまうことで、１ラインが８５８クロックの条件を満足するように出力する。出力信号の各ライン信号は、標準信号となるので、１フレームでは４５０４５０クロック分必要である。しかし、出力端子のフレーム全体としは、入力信号のフレーム時間である４５２０２５クロック分の時間を掛けて表現しないと、入力信号と出力信号のスループットに差ができてしまう。
【００２１】
リアルタイムで途切れなく処理を続けるには、無限の記憶容量のＲＡＭが無いとその差は吸収できない。そこで、１フィールドに１回ブランキング区間でつじつま合わせのためのリセットをを行う。つまり、フィールドの最下ラインである２６３（または２６２）ライン目の長さが標準信号より１５７５クロック分長い変則的なラインとなって、スループットを合わせることになる。
【００２２】
次に、図７を参照して、Ｙ同期処理回路に標準信号より短い信号が入力された場合について説明する。この例の入力信号は一様に１ラインにつき３クロック短い信号である。従って、１フレームは４４８８７５クロック分に相当する。図６で示した例と同様に、このクロック内に、有効画面内の水平周波数を標準信号にして各ラインには３クロック分情報が足りない。これをデフォルトの信号で埋めてしまうことで１ライン８５８クロック分の条件を満足するように出力信号を得るようにする。出力信号の各ライン信号は、標準信号なので、１フレームで４５０４５０クロック分必要である。しかしフレーム全体としは、入力信号のフレーム時間である４４８８７５クロック分の時間のみで出力信号のフレームを処理しないと、入力信号の毎フレームと位相がずれてしまう。
【００２３】
リアルタイムで途切れなく処理を続けるには、やはり無限の記憶容量のＲＡＭが無いとその位相差は吸収できない。そこで、１フィールドに１回ブランキング区間でつじつま合わせのためのリセットを行う。つまり、フィールドの最下ラインである２６３（または２６２）ライン目の長さが標準信号より１５７５クロック分短い変則的なラインとなって、スループットを合わせを行うのである。
【００２４】
この様にして入力信号の時間軸を補正して、Ｙ信号は重畳処理に、Ｃ信号は色信号変調ブロックにそれぞれ信号が渡される。
【００２５】
【発明が解決しようとする課題】
上述の従来の技術の説明では、ブランキング区間で入力信号のＶ同期信号に合わせてリセットを掛ける処理があることを説明した。このリセット処理が入力のＶ同期信号にのみ依存して行われていることに問題がある。即ち、色信号のサブキャリアについて考えられていないからである。
【００２６】
色信号のサブキャリアはフィールドでリセットされてしまう情報ではなく、連続した信号として色信号の復調回路で利用されるのが一般的である。従って、サブキャリアをリセットしてしまうことはできない。
【００２７】
一方、Ｈ同期信号に対するサブキャリアの位相はテレビジョン方式によって規定されている。この位相はＨ同期信号に対するサブキャリアの位相ということで、ＳＣＨと一般に呼ばれている。一例としてＮＴＳＣ方式の規定を図９に挙げる。この規定どおりの信号でないと、エンコーダが出力したコンポジットビデオ信号を、正しく解釈することができなくなってしまう。例えば、色落ちがしたり、復調自体が誤動作して間違った復調がなされたりすることになる。
【００２８】
次に、この図９を参照して、非標準信号が入力されたときのＳＣＨが標準信号からずれてしまう例を説明する。一番上の信号が色のサブキャリアを示す。このサブキャリアの周波数fsc は、ビデオ信号の水平周波数をfhとしたとき、以下の式で表される。
【００２９】
【数１】
fsc ＝（fh／２）×４５５
【００３０】
また、水平周波数fhは以下のように規定されている。
【００３１】
【数２】
fh＝４．５（ＭＨｚ）／２８６
【００３２】
従って、単純に計算すると、サブキャリア周波数fsc としては以下の値が求められる。
【００３３】
【数３】
fsc ≒３．５７９５５（ＭＨｚ）
【００３４】
２段目の信号は標準信号を入力したときのＶ同期信号である。ＮＴＳＣ／Ｍ方式では、１フィールドは５２５／２本のラインで構成されるので、Ｖ同期信号の周波数つまりビデオ信号の垂直同期周波数をfvとすると以下の式で表される。
【００３５】
【数４】
fv＝（２／５２５）×fh
【００３６】
従って、サブキャリアの周波数fsc と垂直周波数fvとの間の関係は以下の式で表される。
【００３７】
【数５】
fsc ＝５９７１８．７５fv
【００３８】
この式から、最初のフィールドのＳＣＨを０°としたとき、次のフィールドのＳＣＨは、９０°進むことが分かる。このような関係が成り立っているときにＮＴＳＣのカラーシーケンス通りに、４フィールド周期のパターンが実現されるのである。
【００３９】
上から３番目の信号は標準信号に比べてRec.601 基準のサンプルクロック（その周波数をfsとする）で数えて２クロック分長い信号が入力したときのＶ同期信号である。このときサブキャリアの周波数fsc とサンプルクロックの周波数fsの関係は以下の式で表される。
【００４０】
【数６】
fsc ＝（３５／１３２） fs
【００４１】
つまりこのときのＳＣＨは標準信号に比べて、さらに１９０．１°進むということが分かる。直前のフィールドのＳＣＨから、約１０１°遅れる位相のＳＣＨとなる。定常的にこのようなタイミング系でエンコーダが動作すると、ＳＣＨは１３２フィールド周期のパターンで変化する、標準方式からかけ離れたカラーシーケンスをつくってしまう。ＮＴＳＣ方式のカラーシーケンスとは違うエンコードをすることになる。その結果、色信号のＳ／Ｎが低下するという問題が生じてしまう。また、カラーシーケンスをもとにＹ／Ｃ分離する回路を設けるのが一般的であるので、色が正常にデコードできなくなってしまう。
【００４２】
従来のビデオエンコーダによれば、ＦＩＦＯに、標準の水平周期とは異なる水平周期の入力ディジタル輝度及び色信号が供給されても、ＦＩＦＯから、標準の水平周期の水平同期信号に同期した出力ディジタル輝度及び色信号を得ることができる。
【００４３】
しかし、従来のビデオエンコーダによれば、出力コンポジットビデオ信号は、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期せず、又、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれがあった。
【００４４】
又、従来のコンポジットビデオ信号処理装置によれば、ビデオエンコーダにおいて、出力コンポジットビデオ信号は、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期せず、又、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれがあった。
【００４５】
かかる点に鑑み、本発明は、入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダにおいて、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないものを提案しようとするものである。
【００４６】
又、本発明は、入力コンポジットビデオ信号が供給されてＡ／Ｄ変換されてディジタルコンポジットビデオ信号が得られるＡ／Ｄ変換器と、そのＡ／Ｄ変換器よりのディジタルコンポジットビデオ信号が供給されて、ディジタル輝度信号及びディジタル搬送色信号に分離されるＹ／Ｃ分離回路と、そのＹ／Ｃ分離回路からのディジタル輝度信号が供給されて、ディジタル水平及び垂直同期信号が分離される同期分離回路と、ディジタル搬送色信号が供給されて復調されてディジタル色信号が得られる色信号復調回路とを有するビデオデコーダと、そのビデオデコーダよりのディジタル水平及び垂直同期信号、ディジタル輝度信号及びディジタル色信号が供給されて信号処理される信号処理手段と、その信号処理手段よりの入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダとを有するコンポジットビデオ信号処理装置において、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないビデオエンコーダを有するものを提案しようとするものである。
【００４７】
【課題を解決するための手段】
第１の本発明は、入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダにおいて、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたビデオエンコーダである。
【００４８】
かかる第１の本発明によれば、移相手段によって、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得るようにし、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにする。
【００４９】
第２の本発明は、入力コンポジットビデオ信号が供給されてＡ／Ｄ変換されてディジタルコンポジットビデオ信号が得られるＡ／Ｄ変換器と、そのＡ／Ｄ変換器よりのディジタルコンポジットビデオ信号が供給されて、ディジタル輝度信号及びディジタル搬送色信号に分離されるＹ／Ｃ分離回路と、そのＹ／Ｃ分離回路からのディジタル輝度信号が供給されて、ディジタル水平及び垂直同期信号が分離される同期分離回路と、ディジタル搬送色信号が供給されて復調されてディジタル色信号が得られる色信号復調回路とを有するビデオデコーダと、そのビデオデコーダよりのディジタル水平及び垂直同期信号、ディジタル輝度信号及びディジタル色信号が供給されて信号処理される信号処理手段と、その信号処理手段よりの入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダとを有するコンポジットビデオ信号処理装置において、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたコンポジットビデオ信号処理装置である。
【００５０】
【発明の実施の形態】
図１０を参照して、本発明を適用した応用例のコンポジットビデオ信号処理回路を説明する。具体的な数値を記述しているのは、以下の条件での数値である。ここで扱うテレビジョン方式は、ＮＴＳＣ方式である。尚、fse はサンプリングクロックの周波数、fsceはサブキャリアの周波数である。
【００５１】
【数７】
fse ＝１３．５（ＭＨｚ）
【００５２】
【数８】
fsce＝（３５／１３２）fse
【００５３】
図１０の応用例のコンポジットビデオ信号処理回路におけるビデオデコーダ１２及び信号処理手段（信号処理回路）６の構成は、上述の図１の回路と同じであるが、一応説明する。以下の説明では、水平同期信号をＨ同期信号、垂直同期信号をＶ同期信号と略称する。更に、Ｈ同期信号から次のＨ同期信号までの区間をライン、Ｖ同期信号から次ぎのＶ同期信号までの区間をフィールドと呼ぶ。現行の我が国のテレビジョン放送方式（ＮＴＳＣ）では、インターレース方式を採用しているので、２フィールドで１枚の画像が完成される。この２フィールドをフレームと呼ぶ。更に、輝度信号をＹ信号、色信号をＣ信号と略称する。
【００５４】
先ず初めに、ビデオデコーダ１２にコンポジットビデオ信号Ａが入力される。この信号Ａをビデオデコーダ１２を構成するＡ／Ｄ変換器１に供給して、ディジタル化するが、そのサンプリングクロックの周波数をfsd とする。Ａ／Ｄ変換器１の出力信号はＹ／Ｃ分離回路２に入力供給されて、輝度信号（Ｙ信号）と色信号（Ｃ信号）に分離される。
【００５５】
Ｙ／Ｃ分離回路２で分離され出力されたＹ信号には、Ｈ同期信号とＶ同期信号とが重畳されている。Ｙ／Ｃ分離回路２から出力されたＹ信号は、同期信号検出器３と、Ｙ信号処理系のレベル補正回路４にそれぞれ供給される。
【００５６】
同期信号検出器３では、Ｖ同期信号とＨ同期信号が検出され、それぞれの同期パルスＣが生成される。Ｙ／Ｃ分離回路２から出力されたＹ信号には、Ｈ同期信号とＶ同期信号とがレベルで重畳されているので、レベル補正回路４では、Ｙ信号のダイナミックレンジを取り出して、そのダイナミックレンジをRec.601 基準のレベルに補正してＹ信号Ｄを出力する。
【００５７】
一方Ｃ信号は、サブキャリア（そのサブキャリア周波数はfscdである）が色信号で変調された搬送色信号であるので、これを色信号復調回路５に入力して復調して、色信号Ｅ、即ち、色差信号Ｃｒ、Ｃｂを出力する。
【００５８】
以上の様にビデオデコーダにコンポジットビデオ信号が入力されて、同期信号（同期パルス）Ｃ、Ｙ信号Ｄ、Ｃ信号Ｅが出力される。この信号Ｃ、Ｄ、Ｅが信号処理手段（信号処理回路）６に入力されて、システムとしての処理を行った後、その出力信号がビデオエンコーダ１３に入力される。
【００５９】
図４のタイミングチャートに、ディジタルビデオ信号である、Ｖ同期パルス、Ｈ同期パルス、輝度信号（Ｙ信号）及びＣ信号（色差信号）の関係を図示している。あるＶ同期パルスから次のＶ同期パルスまでの区間が１フィールドである。因みに、１フィールドは２６２．５ラインで構成され、ラインの同期を取る信号として、図４の２段目のＨ同期パルスがある。
【００６０】
図４の２段目のＨ同期パルスを拡大したものが、図４の３段目に図示されている。そして、図４の拡大されたＨ同期パルスに対応する如く、４段目及び５段目に、それぞれＹ信号及びＣ信号（色差信号）が図示されている。１ラインは、８５８サンプルのＹ信号から構成される。Ｃ信号は２次元の信号であり、サンプル周波数としてはＹ信号のサンプル周波数の１／２、即ち６．７５ＭＨｚで、２次元のＣ信号のデータ量は、Ｙ信号のデータ量と同じになる。
【００６１】
信号処理手段（信号処理回路）６で処理された同期信号、Ｙ信号、Ｃ信号はビデオエンコーダ１３に入力される。同期パルス、Ｙ信号、Ｃ信号はすべてＹＣ同期処理回路２８に入力され、同期パルスに従って、Ｙ信号とＣ信号の有効データを抜き出し、そのＹ信号とＣ信号を標準の水平周期で出力する。ＹＣ同期処理回路２８には、図１のビデオエンコーダ１３のＹ同期処理回路８とは違い、色信号を変調するサブキャリア（その周波数をfsceで示す）が入力される。ＹＣ同期処理回路２８では、入力Ｖ同期信号がある一定のディレイ時間を以て遅延されると共に、規定のカラーシーケンスを構成するために、色信号で変調されるサブキャリアの位相に合わせて、さらに所定遅延時間を以て遅延される。ＹＣ同期処理回路２８の内部構成及びその動作は図１１を参照して後に詳述する。
【００６２】
ＹＣ同期処理回路２８から出力された同期信号はシンク発生回路７に入力されて、アナログビデオ信号の規定に従うレベルの同期信号に変換される。またＹＣ同期処理回路２８から出力されたＹ信号は重畳回路１０に入力される。さらにＹＣ同期処理回路２８から出力されたＣ信号は色信号変調回路９に入力される。色信号変調回路９では、これに入力される色信号でサブキャリア（その周波数はfsceである）が変調され、得られた搬送色信号が重畳回路１０に入力される。
【００６３】
重畳回路１０では、同期信号と、Ｙ信号及びＣ信号とが、図８に示すように重畳される。重畳回路１０では、Ｈ同期パルスを基準として以下のスロットの時間が算出される。シンク挿入スロットと、Ｃ信号の変調に使われるサブキャリアを挿入するスロットと、Ｙ信号とＣ信号を重畳した信号を挿入するスロットとが設けられる。重畳回路１０の出力がＤ／Ａ変換器１１に入力されて、アナログ信号に変換され、コンポジットビデオ信号Ｂとして出力される。以上が基本的な信号の流れである。
【００６４】
図１０のコンポジットビデオ信号処理回路を、例えば、ビデオ記録再生装置に適用した場合を考えると、ビデオデコーダ１２のコンポジットビデヲ信号の入力端子及びビデオエンコーダ１３の出力端子が、それぞれビデオラインイン端子及びビデオラインアウト端子に相当し、信号処理手段（信号処理回路）６が、記録回路、記録ヘッド、記録媒体（磁気テープ、磁気ディスク、光磁気ディスク等）、再生ヘッド及び再生回路からなる記録再生手段に相当することになる。
【００６５】
次に、図１１を参照して、図１０におけるＹＣ同期処理回路２８について説明する。始めにＦＩＦＯ２０６の書き込み側の信号の流れを説明する。入力Ｖ同期信号Ｃ２１１はディレイ回路２０１に入力される。このディレイ回路２０１のディレイ時間（固定ディレイ時間）は、ＦＩＦＯ１０６の記憶容量の約半分にデータが書き込まれるのに要する時間に略等しく設定される。また入力Ｖ同期信号Ｃ２１１は入力Ｈ同期信号Ｃ２１２とともに論理和回路２０２に入力され、その出力信号がカウンタ２０３にリセット信号（クリア信号）として供給される。カウンタ２０３は、このビデオエンコーダ１３におけるサンプリングクロック（その周波数はfse である) が供給される毎に１ずつインクリメントされるカウンタである。カウンタ２０３の計数出力はリミッタ回路２０４に入力される。
【００６６】
リミッタ回路２０４の上限値は８５８である。リミッタ回路２０４の出力がＦＩＦＯ２０６に書込みアドレス信号として入力される。また書き込みデータの１ラインのサンプリング数は、読み出し時に、有効なデータ・アドレスの上限値として利用されるので、そのサンプル数は、論理和回路２０２の出力信号のタイミングで、フリップフロップ２０５にラッチされる。
【００６７】
次にＦＩＦＯ２０６の読み出し側の信号の流れを説明する。ディレイ回路２０１の出力信号であるディレイＶ同期信号Ｃ２２１は、Ｖ同期信号対サブキャリア位相合わせブロック（位相合わせ回路）（移相回路）２１３に入力される。また、この位相合わせブロック２１３には、サブキャリア（その周波数はfsceである）と許容位相誤差の情報も入力される。この位相合わせブロック２１３からの出力は、出力Ｖ同期信号Ｃ２３１としてＹＣ同期処理回路から出力される。
【００６８】
また、出力Ｖ同期信号Ｃ２３１は論理和回路２０７に入力される。さらに、入力の値から１ラインの標準サンプリング・クロック数である８５７をデコードするデコーダ回路２０９の出力も論理和回路２０７に入力される。この論理和回路２０７の出力信号が、カウンタ２０８にリセット信号（クリア信号）として供給される。つまり、カウンタ２０８は出力Ｖ同期信号Ｃ２３１及びデコーダ２０９の出力信号によってリセットされ、サンプリングクロック（その周波数をfse である）の到来毎に１ずつインクリメントされ、０からから８５７までの計数値を取り得るサイクルカウンタである。カウンタ２０８の計数出力は、ＦＩＦＯ２０６に読み出しアドレス信号として供給される。また、カウンタ２０８の出力が、０をデコードするデコーダ回路２１０に供給され、そのデコーダ回路２１０によって、出力Ｈ同期パルスＣ２２２が生成される。
【００６９】
ＦＩＦＯ２０６にあるデータは前述のように、フリップ・フロップ２０５のアドレスまで有効である。フリップ・フロップ２０５の出力とカウンタ２０８の出力を比較器２１１に入力し、読み出しアドレスが有効範囲にあるかどうかを判断する。比較器２１１は、範囲内であればアクティブ信号を、範囲外であれば非アクティブ信号を出力し、セレクタ２１２に入力される。
【００７０】
セレクタ２１２は、比較器２１１の出力がアクティブ信号のときはＦＩＦＯ２０６の出力信号を選択し、非アクティブ信号のときは有効データ範囲外ということで、デフォルトの値を選択して出力する。セレクタ２１２の出力は、ｎビットの出力Ｙ信号Ｄ２２と、ｍビットの出力Ｃ信号Ｅ２２である。
【００７１】
図１１の場合は、ＦＩＦＯ２０６にデータを書込み、その書込み時からその書き込まれたデータが読出されるまでの時間が、ディレイ回路２０１の遅延時間と、位相合わせブロック２１３による移相時間との和に等しくなる。
【００７２】
図１２を参照して、図１１におけるＶ同期信号対サブキャリア位相合わせブロック２１３について詳しく説明する。ディレイＶ同期信号Ｃ２２１はカウンタ２５１をリセットする。カウンタ２５１は回路の動作クロック（その周波数をfsとする）の到来毎に、１だけインクリメントされるカウンタである。カウンタ２５１の計数値が、０をデコードするデコーダ２５３及びＷ（任意の値）をデコードするデコーダ２５４にそれぞれ入力される。デコーダ２５３の出力は、ウィンドウ発生回路２５６にそのウィンドウを開始するタイミングパルスとして入力される。デコーダ２５４の出力信号は、比較器２６１の出力信号と共に、論理和回路２５５に供給され、その論理和出力信号が、ウィンドウ停止タイミングパルスとして、ウインドウ発生回路２５６に供給される。ウインドウ発生回路２５６よりのウインドウ信号は比較器２６１の動作イネーブル信号として比較器２６１に入力される。
【００７３】
一方、ディレイＶ同期信号Ｃ２２１はサイクルカウンタ２５２にも入力される。このカウンタ２５２はディレイＶ同期信号Ｃ２２１がアクティブになると、１だけインクリメントされるカウンタである。また、このカウンタ２５２は、カラーシーケンスがＮ通りあるとすると、（Ｎ−１）の状態でディレイＶ同期信号Ｃ２２１がアクティブになると、０に戻る循環カウンタである。
【００７４】
カウンタ２５２の計数値がＳＣＨ位相テーブル２５７に入力されて、それぞれのフィールドの先頭のＳＣＨ位相に変換される。ＳＣＨ位相テーブル２５７の出力が加算器２５８に入力される。ＳＣＨ位相テーブル２５７の出力は、加算器２５８でサブキャリア許容位相誤差と加算され、その加算出力は比較器２６１に比較上限値として入力される。またＳＣＨ位相テーブル２５７の出力は減算器２５９にも入力される。減算器２５９では、ＳＣＨ位相テーブル２５７の出力から、サブキャリア許容位相誤差が減算され、その減算出力は比較器２６１に比較下限値として入力される。
【００７５】
サブキャリア（その周波数をfsceである）は位相検出回路２６０に入力されてそのサブキャリアの位相が求められる。位相検出回路２６０の出力が、比較器２６１に入力される。この比較器２６１は、以下の条件を満たすときアクティブ信号を出力する。
【００７６】
【数９】
（下限値）≦（入力）≦（上限値）
【００７７】
この回路２６１の出力が出力Ｖ同期信号Ｃ２３１となる。また前述のとおり、出力Ｖ同期信号Ｃ２３１は論理和回路２５５にも入力される。
【００７８】
次に、図１３のタイミング図を参照して、図１１のＹＣ同期処理回路で、実際にどのような処理がなされるのかを説明する。最上段の信号は図１１の入力Ｖ同期信号Ｃ２１１である。次の段の信号は入力Ｈ同期Ｃ２１２である。さらに次の段には、入力Ｈ同期信号でリセットされてインクリメントされる、ＦＩＦＯ２０６の書き込みアドレスが示されている。更に次の段には、ＦＩＦＯ２０６にそれぞれ入力されるｎビットの入力Ｙ信号Ｄ２１及びｍビットの入力Ｃ信号Ｅ２１が示されている。
【００７９】
次に、ＦＩＦＯ２０６における書込みデータ、即ち、入力Ｙ信号Ｄ２１及び入力Ｃ信号Ｅ２１の書込みについて説明する。入力Ｈ同期信号が標準信号である８５８クロックより短い場合は、次のＨ同期信号で、ＦＩＦＯ２０６の書込みアドレスがリセットされることにより、足りないデータが書きこまれることはない。逆に入力Ｈ同期信号が標準信号である８５８クロックより長い場合は、アドレスが無効な範囲になっていることで、要らないデータがＦＩＦＯ２０６に書き込まれることはない。この様に書き込みのときは長いデータを捨てる作業が行われる。
【００８０】
次に、ＦＩＦＯ２０６におけるデータの読出しについて説明する。図１３の５段目に示されている出力Ｖ同期信号から、６段目に示されている標準信号の周期で出力Ｈ同期信号が作られる。この場合、８５８クロック毎にＨ同期信号がアクティブになる。０から８５７までの動作クロック（その周波数はfsである）毎に循環的にインクリメントされるカウンタ２０８の計数出力が、そのままＦＩＦＯ２０６の読み出しアドレス（図１３の下から２段目に示されている）となる。図１３の最下段に示されているセレクタ２１２の出力データを見ると分かるように、書き込み時に標準信号の長さ８５８クロック分の時間より短い時間しかＦＩＦＯ２０６にデータが書き込まれなかったときは、書き込みアドレスの最大値がフリップ・フロップ２０５にラッチされているので、それより大きい読み出しアドレスが来たときに、デフォルトの値を挿入してセレクタ２１２の出力データとする。
【００８１】
図１１の位相合わせブロック２１３から出力される出力Ｖ同期信号は、入力Ｖ同期信号に対し、ディレイ回路２０１による固定ディレイ時間及びサブリャリア（その周波数はfsc である）との位相合わせのためのディレイ時間の和の時間だけ遅延される。そこで、図１４を参照して、サブリャリア（その周波数はfsc である）との位相ディレイ合わせのために、ディレイＶ同期信号を遅延させるディレイ量をどのように算出するかを説明する。図２の出力Ｖ同期信号と同等のディレイＶ同期信号が、図１４の最上段に示されている。このディレイＶ同期信号からのオフセット位置をカウントするカウンタ２５１の計数値が、次の段に示す信号である。
【００８２】
更に、次の段に示すＶ同期信号からのオフセットの最大は、Ｖ同期信号をオフセットできる最大値よりカウンタの計数値が大きくなったときに、アクティブになる信号である。下から３段目に示す、ウィンドウ発生回路２５６から発生するウィンドウは、最上段に表してあるディレイＶ同期信号でアクティブになり、Ｖ同期信号からのオフセットの最大がアクティブになっているか、またはサブキャリア位相が許容位相誤差内に入ったとき、非アクティブに戻る。この例ではサブキャリア位相が許容位相誤差内に入ったときの例を示している。比較器２６１よりの比較結果を出力Ｖ同期信号とすれば、カラーシーケンスを満足する位相のサブリャリア（その周波数はfsc である）でカラーをデコードできるようになる。
【００８３】
次に、図１５を参照して、ＮＴＳＣ方式で、周波数がfs＝１３．５（ＭＨｚ）の動作クロックの処理系におけるサブキャリア位相の許容誤差とＶ同期待機最長時間の関係を説明する。これまでのビデオデコーダの開発実績により、Ｖ同期信号は１ラインの１／２０ぐらいまでは、ジッタを持っても、有効画面内にジッタとして観測されないことが分かっている。このデータに基づいて、Ｖ同期待機最長時間を４２サンプルとすると、サブキャリア位相の許容誤差は±５．６°と求めることができる。
【００８４】
以上の図１１のＹＣ同期処理回路図の説明は以下の条件で行った。fse はサンプルクロックの周波数、fsceはサブキャリアの周波数である。
【００８５】
【数１０】
fse ＝１３．５（ＭＨｚ）
【００８６】
【数１１】
fsce＝（３５／１３２）fse
【００８７】
サブキャリアの周波数fsceは固定で、
【００８８】
【数１２】
fsce＝（３５／１３２）×１３．５（ＭＨｚ）
【００８９】
である必要があるが、サンプリングクロックの周波数fse は１３．５ＭＨｚ以上も可能である。
【００９０】
（変形例１：動作周波数を２７ＭＨｚにした例）
サンプリングクロックの周波数fse を１３．５（ＭＨｚ）より高い周波数に設定したときの例を説明する。このとき、図１５で示したグラフと同様に、サンプリングクロック（その周波数はfse である）とサブキャリア（その周波数はfsceである）の関係によって、サブキャリア位相の許容誤差とＶ同期待機最長時間の関係が決まる。一般にサンプリングクロック（その周波数はfse はである）が高くなると、サブキャリア位相の誤差が少ない信号をエンコードすることができる装置を作ることができる。
【００９１】
サンプリングクロックの周波数fse が２７（ＭＨｚ）のときのサブキャリア位相の許容誤差とＶ同期待機最長時間の関係を図１６に示す。このグラフの縦軸は、図１５と比較することができるように、１３．５（ＭＨｚ）のサンプル数に換算している。従って、１ラインの１／２０の時間は、図１５と同様に４２クロック分に相当する。この図１６のグラフからサブキャリア位相の許容誤差は２．８°と読み取ることができる。
【００９２】
（変形例２：処理するビデオ信号がＰＡＬ方式で動作周波数１３．５ＭＨｚの例）
サンプリングクロックの周波数fse がfse ＝１３．５（ＭＨｚ）であるとき、ＰＡＬではサブキャリアの周波数fsceとサンプリングクロックの周波数fse は以下の関係になる。
【００９３】
【数１３】
fsce＝（７０９３７９／２１６００００）fse
【００９４】
ＰＡＬ方式では、１ラインが８６４クロックで、１フィールドは６２５ラインになると規定されている。これによりＹＣ同期処理回路のパラメータをＮＴＳＣとは別に最適化する必要がある。しかし図１１で説明されたＹＣ同期処理回路の内部構成及びその動作はＰＡＬ方式でも同様である。図１７にＰＡＬ方式の場合のＹＣ同期処理回路を示す。図１７において、図１１と対応する部分には、同一符号を付してある。図１７では、図１１のＦＩＦＯ２０６に対応するＦＩＦＯに２０６′の符号を付すが、ＦＩＦＯ２０６′のアドレス空間が８６４必要になる。それに伴ってリミッタ２０４′回路のリミット値を８６４にしなければならない。
【００９５】
図１８に、図１７のＰＡＬ方式のＹＣ同期処理回路におけるＶ同期信号対サブキャリア位相合わせブロック２１３の詳細を示す。図１８において、図１２と対応する部分には、同一符号を付してある。サイクルカウンタ２５２′は、ＮＴＳＣでは４状態のカウンタで良いが、ＰＡＬはカラーシーケンスが８状態あるので、図１２におけるサイクルカウンタ２５２を、図１８では０から７のカウントを繰り返すサイクルカウンタ２５２′に置き換える。それに伴って、図１２におけるＳＣＨ位相テーブル２５７も、図１８では８状態のＳＣＨ位相テーブル２５７′に置きかえる。
【００９６】
図１１におけるＮＴＳＣ方式のＹＣ同期処理回路を、以上の置き換えを行うのみでＰＡＬ方式のＹＣ同期処理回路を実現することができる。このときＰＡＬ方式におけるサブキャリア位相の許容誤差とＶ同期待機最長時間の関係は、図１５に示す通りとなる。
【００９７】
（変形例３：処理するビデオ信号がＰＡＬ方式で動作周波数が２７ＭＨｚの例）
ＮＴＳＣのときと同様である。このときのサブキャリア位相の許容誤差とＶ同期待機最長時間の関係を、図１６に示す。
【００９８】
【発明の効果】
第１の本発明によれば、入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダにおいて、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたので、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないビデオエンコーダを得ることができる。
【００９９】
第２の本発明によれば、入力コンポジットビデオ信号が供給されてＡ／Ｄ変換されてディジタルコンポジットビデオ信号が得られるＡ／Ｄ変換器と、そのＡ／Ｄ変換器よりのディジタルコンポジットビデオ信号が供給されて、ディジタル輝度信号及びディジタル搬送色信号に分離されるＹ／Ｃ分離回路と、そのＹ／Ｃ分離回路からのディジタル輝度信号が供給されて、ディジタル水平及び垂直同期信号が分離される同期分離回路と、ディジタル搬送色信号が供給されて復調されてディジタル色信号が得られる色信号復調回路とを有するビデオデコーダと、そのビデオデコーダよりのディジタル水平及び垂直同期信号、ディジタル輝度信号及びディジタル色信号が供給されて信号処理される信号処理手段と、その信号処理手段よりの入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、その同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、その重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、入力ディジタル水平同期信号に同期して書込み、記憶されている入力ディジタル輝度及び色信号の有効信号区間を、標準水平同期信号発生手段よりの出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダとを有するコンポジットビデオ信号処理装置において、同期処理回路に、遅延手段によって遅延された入力ディジタル垂直同期信号の位相を、ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、その移相手段よりの出力ディジタル垂直同期信号を標準水平同期信号発生手段に供給して、標準の水平周期を有する出力ディジタル水平同期信号を、出力ディジタル垂直同期信号に同期させるようにしたので、入力ディジタル輝度及び色信号に付随する入力ディジタル垂直同期信号に同期した出力コンポジットビデオ信号を得ることができ、且つ、出力コンポジットビデオ信号のカラーシーケンスが、標準テレビジョン方式のカラーシーケンスから外れるおそれのないビデオエンコーダを有するコンポジットビデオ信号処理装置を得ることができ、且つ、ビデオデコーダ及びビデオエンコーダにおけるサブキャリアの位相の位相差を固定することができ、ビデオデコーダ及びビデオエンコーダを独立な構成とすることができ、ビデオデコーダ及びビデオエンコーダを非同期に動作させことのできるコンポジットビデオ信号処理装置を得ることができる。
【図面の簡単な説明】
【図１】従来のコンポジットビデオ信号処理回路を示すブロック図である。
【図２】図１のコンポジットビデオ信号処理回路中のＹ同期処理回路の具体回路を示すブロック図である。
【図３】図２のＹ同期処理回路の処理のタイミングを示すタイミングチャートである。
【図４】ディジタルビデオ信号である、Ｖ同期パルス、Ｈ同期パルス、輝度信号及び色信号（色差信号）の関係を示すタイミングチャートである。
【図５】Ｙ同期処理回路に標準信号が入力がなされたときのＹ同期処理回路の動作例（１）を示すタイミングチャートである。
【図６】Ｙ同期処理回路に標準信号より長い信号が入力されたときのＹ同期処理回路の動作例（２）を示すタイミングチャートである。
【図７】Ｙ同期処理回路に標準信号より短い信号が入力されたときのＹ同期処理回路の動作例（３）を示すタイミングチャートである。
【図８】図１のコンポジットビデオ信号処理回路中のビデオエンコーダにおける信号重畳の説明のためのタイミングチャートである。
【図９】ＮＴＳＣ方式におけるサブキャリアとフィルタ同期信号の関係を示すタイミングチャートである。
【図１０】本発明の実施の形態の同期処理回路が含まれる応用例（本発明の実施の形態）のコンポジットビデオ信号処理回路を示すブロック図である。
【図１１】本発明の実施の形態のＮＴＳＣ方式における同期処理回路の一例を示すブロック図である。
【図１２】図１１の同期処理回路におけるＶ同期信号対サブキャリア位相合わせブロックの詳細回路を示すブロック図である。
【図１３】図１２のＶ同期信号対サブキャリア位相合わせブロックの動作説明のためのタイミングチャートである。
【図１４】サブキャリアの位相合わせの説明のためのタイミングチャートである。
【図１５】１３．５ＭＨｚ処理系のサブキャリア位相の許容誤差とＶ同期信号待機最長時間の関係を示すグラフである。
【図１６】２７ＭＨｚ処理系のサブキャリア位相の許容誤差とＶ同期信号待機最長時間の関係を示すグラフである。
【図１７】本発明の実施の形態のＰＡＬ方式式における同期処理回路の変形例を示すブロック図である。
【図１８】図１７の同期処理回路におけるＶ同期信号対サブキャリア位相合わせブロックの詳細回路を示すブロック図である。
【符号の説明】
１ Ａ／Ｄ変換器、２ Ｙ／Ｃ分離回路、３ 同期信号検出器、４ レベル補正回路、５ 色信号復調回路、６ 信号処理手段、７ シンク発生回路、９ 色信号変調回路、１０ 重畳回路、１１ Ｄ／Ａ変換器、１２ ビデオデコーダ、１３ ビデオエンコーダ、２０１ ディレイ回路、２０２ 論理和回路、２０３カウンタ、２０４ リミッタ、２０５ フリップフロップ、２０６ ＦＩＦＯ、２０７ 論理和回路、２０８ カウンタ、２０９ ８５７デコーダ、２１０ ０デコーダ、２１１ 比較器、２１２ セレクタ、２１３ Ｖ同期信号対サブキャリア位相合わせブロック（回路）。
Claims (2)
- 入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、該同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、上記同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに上記色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、該重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、上記同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、上記入力ディジタル水平同期信号に同期して書込み、上記記憶されている入力ディジタル輝度及び色信号の有効信号区間を、上記標準水平同期信号発生手段よりの上記出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、上記入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダにおいて、
上記同期処理回路に、上記遅延手段によって遅延された上記入力ディジタル垂直同期信号の位相を、上記ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、
該移相手段よりの出力ディジタル垂直同期信号を上記標準水平同期信号発生手段に供給して、上記標準の水平周期を有する出力ディジタル水平同期信号を、上記出力ディジタル垂直同期信号に同期させるようにしたことを特徴とするビデオエンコーダ。 - 入力コンポジットビデオ信号が供給されてＡ／Ｄ変換されてディジタルコンポジットビデオ信号が得られるＡ／Ｄ変換器と、該Ａ／Ｄ変換器よりのディジタルコンポジットビデオ信号が供給されて、ディジタル輝度信号及びディジタル搬送色信号に分離されるＹ／Ｃ分離回路と、該Ｙ／Ｃ分離回路からのディジタル輝度信号が供給されて、ディジタル水平及び垂直同期信号が分離される同期分離回路と、上記ディジタル搬送色信号が供給されて復調されてディジタル色信号が得られる色信号復調回路とを有するビデオデコーダと、
該ビデオデコーダよりの上記ディジタル水平及び垂直同期信号、上記ディジタル輝度信号及び上記ディジタル色信号が供給されて信号処理される信号処理手段と、 該信号処理手段よりの入力ディジタル輝度及び色信号並びに入力ディジタル水平及び垂直同期信号が供給される同期処理回路と、該同期処理回路から得られた出力ディジタル色信号によってサブキャリアを変調してディジタル搬送色信号を得る色信号変調回路と、上記同期処理回路からの出力ディジタル輝度信号並びに出力ディジタル水平及び垂直同期信号並びに上記色信号変調回路よりのディジタル搬送色信号が供給されて重畳される重畳回路と、該重畳回路よりの重畳出力が供給されてＤ／Ａ変換されて、出力コンポジットビデオ信号が得られるＤ／Ａ変換器とを有すると共に、上記同期処理回路は、標準の水平周期を有する出力ディジタル水平同期信号を発生する標準水平同期信号発生手段と、入力ディジタル輝度及び色信号の有効信号区間を、上記入力ディジタル水平同期信号に同期して書込み、上記記憶されている入力ディジタル輝度及び色信号の有効信号区間を、上記標準水平同期信号発生手段よりの上記出力ディジタル水平同期信号に同期して読出して、出力ディジタル輝度及び色信号を得るＦＩＦＯと、上記入力ディジタル垂直同期信号を所定遅延時間だけ遅延させる遅延手段とを備えるビデオエンコーダとを有するコンポジットビデオ信号処理装置において、
上記同期処理回路に、上記遅延手段によって遅延された上記入力ディジタル垂直同期信号の位相を、上記ビデオエンコーダで発生するサブキャリアの位相に合わせるように移相させて出力ディジタル垂直同期信号を得る移相手段を設けてなり、
該移相手段よりの出力ディジタル垂直同期信号を上記標準水平同期信号発生手段に供給して、上記標準の水平周期を有する出力ディジタル水平同期信号を、上記出力ディジタル垂直同期信号に同期させるようにしたことを特徴とするコンポジットビデオ信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068934A JP4432192B2 (ja) | 2000-03-13 | 2000-03-13 | ビデオエンコーダ及びコンポジットビデオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068934A JP4432192B2 (ja) | 2000-03-13 | 2000-03-13 | ビデオエンコーダ及びコンポジットビデオ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001258046A JP2001258046A (ja) | 2001-09-21 |
| JP4432192B2 true JP4432192B2 (ja) | 2010-03-17 |
Family
ID=18587909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068934A Expired - Fee Related JP4432192B2 (ja) | 2000-03-13 | 2000-03-13 | ビデオエンコーダ及びコンポジットビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4432192B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102724519B (zh) * | 2012-05-16 | 2014-03-12 | 浙江大华技术股份有限公司 | 高清数字视频信号的传输方法及装置、摄像机、采集设备 |
| CN108632499B (zh) * | 2017-03-15 | 2020-12-11 | 深圳开阳电子股份有限公司 | 一种图像信号处理器及其时序产生装置 |
-
2000
- 2000-03-13 JP JP2000068934A patent/JP4432192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001258046A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0406698B1 (en) | Method and apparatus for correcting timing errors for a multi-picture display | |
| EP0615383A2 (en) | Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates | |
| EP0546840A1 (en) | Video signal processing apparatus | |
| US5483292A (en) | Symbol clock regeneration in digital signal receivers for recovering digital data buried in NTSC TV signals | |
| JP2008271167A (ja) | 映像信号処理装置及びリサンプリング装置 | |
| JP2004007247A (ja) | Ｙｃ分離回路 | |
| US5063437A (en) | Method and apparatus for processing a color video signal | |
| US7515211B2 (en) | Video signal processing circuit, video signal display apparatus, and video signal recording apparatus | |
| JP4432192B2 (ja) | ビデオエンコーダ及びコンポジットビデオ信号処理装置 | |
| US7538823B1 (en) | Luminance/chrominance video data separation circuits and methods and video systems utilizing the same | |
| JPH06101855B2 (ja) | ビデオ信号変換装置 | |
| KR100469233B1 (ko) | 티브이영상신호디코딩장치 | |
| JP4265221B2 (ja) | Ｎｔｓｃ信号伝送装置 | |
| EP0849939B1 (en) | Motion detection circuit and memory control circuit in YC separating circuit of PAL signals | |
| JP2004048088A (ja) | 信号処理装置 | |
| JP2765936B2 (ja) | クロマノイズリデューサ | |
| JP2000244943A (ja) | 画像情報信号記録再生装置 | |
| JP3125270B2 (ja) | Ｐａｌ信号のｙｃ分離回路における動き検出回路、およびメモリ制御回路 | |
| JP3304896B2 (ja) | Ｐａｌ方式カラーフレーム検出回路 | |
| JP2002010206A (ja) | 映像信号出力装置及び映像信号出力方法 | |
| JP3108569B2 (ja) | 映像信号処理回路 | |
| JP2006311481A (ja) | フィールド同期装置及びフィールド同期方法 | |
| JPH0496595A (ja) | 映像信号処理回路 | |
| JPH0330590A (ja) | 映像信号処理装置 | |
| JPH02262791A (ja) | デイジタル映像信号記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |