JPS6184193A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 この発明は一般に複数の非同期合成映像信号を処理する
装置、特に画中画式テレビジョン受像機に有用なこの型
の装置に関する。

画中画式テレビジョン受像機は、ある信号から引出され
る主画像と第２の信号から引出される補助画像とを表示
するが、その補助画像は通常第１図に示すように主画象
の一部に差込みの形で表示される。

この形式の受像機は作ることはできるが、通常の単一画
像型受像機より遥かに高価になるのが普通である。この
余分の費用は２つの非同期信号から１つの画像を再生す
るために受像機に使用される余分の回路に起因する。

主画像と補助画像の各信号は別の信号源から放送される
ため一般に＃和しており、それぞれ画１象再生のため受
像機に用いられるいくつかの同期信号成分を含んでいる
から姐合せることが困難である。例えば、垂直同期パル
スは画像の各フィールドの始まる時点を決め、水平同期
パルスは各走査線の始まる時点を決めるが、主チャンネ
ルと補助ナヤンネ／Ｌ／は別の信号源から放送されるた
め、その水平垂直の同期パルスは別々のタイミングで生
ずることがある。この同期性の欠陥を補正する方法の１
つは両方のパルスが同期するに足る時間だけ一方のは号
を他方の信号に対して遅らせることである。この方法は
１つの同期画像を得るために用いることはできるが、通
常大型のメモリを必要とするため好ましくない。従来技
術の画内画式受象機はその表示を行うために１フレーム
ものメモリを用いている。

もし主画像と補助画像の双方をカラー表示する必要があ
れば、この同期の問題は更に難しくなる。

再生画像の色相を制御する合成映像信号の成分は位相変
調抑圧クロミナンス副搬送波である。通常の単一画像の
受像機では、位相固定ループ発振器の周波数が基準位相
で変調されたクロミナンス信号の成分であるカラーバー
スト信号によって固定され、この発振器から供給される
信号を２つの同期検波器に用いて合成映像信号の直角変
調色差信号成分を回復する。この色信号回復回路は色同
期バースト信号の周波数と位相の双方に極めて高感度の
だめ、２つの合成映像信号の色信号成分を１組の回路で
処理しようとすると、通常の設計技術ではその２つの信
号を同期させるのに極めて正確な可変遅延素子を要する
。また別の回路を用いて色信号の主成分と補助成分を処
理することもできるが、どちらの方法も受像機に費用が
かかる。

従来の画中画式受像機の多くは色信号の同期または別処
理に要する余分の費用を避けるために単色の補助画像を
表示している。しかし、この方法は補助画像の色情報が
失われるため望ましくない０２つの合成映像信号の処理
に使用する装置の費用の増加は単一画像式受像機よシ画
中画式受像機を高価にする１つの要因であるが、今１つ
の要因は補助画像信号の生成に用いる余分の同調器であ
る。主信号と補助信号の双方を唯１つの同調器で受信す
る画中画式受像機は２つの同調器を用いるものよシ著し
く安価になる筈である。

〔発明の概要〕

この発明による映像信号処理方式は、互いに交番する独
立の第１および第２の合成映像信号成分を有する時分割
多重化映像信号の信号源に用いるもので、その信号成分
をその時分割多重化形式を外さずに共通に処理する装置
を含み、これによって時分割多重化信号の各成分を各別
に処理する方式に比して回路が著しく安価に実現される
。例えば、この装置はクロミナンス信号成分を分灘して
互いに交番する第１および第２のクロミナンス成分を有
する時分割多重化クロミナンス信号を生成する濾波手段
と、第１の合成映像信号成分のカラーバースト信号成分
の整数倍の周波数の発振器の発生する基準クロック信号
に応じてそのクロミナンス信号から第１および第２の位
相補正済のクロミナンス信号を生成する位相補正手段と
を含んでいる。

〔推奨実施例の詳細な説明〕

画中画式テレビジョン受像機は主番組の画像中に差込ま
れる補助番組の無声画像を生成するが、下達の実施例で
はこの補助画像が補助信号の各フレームの１フイールド
の各４本・目の線の４つ目ごとのサンプルで構成されて
いる。この補助画像は主画像の各フィールドごとに１回
即ち１フレ一ム時間中に２回表示される。この実施例で
は、第１図に示すように、差込まれだ画像が主画像の面
積のｌ　／１６の面積を占め、主画像の下辺に位置決め
されている。

この発明のこの実施例の特別な利点は主画像と補助画像
を時分割多重化信号によって動作させ得ることである。

この主信号と補助信号は２つの各別の同調回路を用いて
発生し、補助信号から取出した信号で制御される２人カ
アナログスイッチに印加して両者を時分割多重化する。

このスイッチは補助画像の１つおきのフィールドの４本
目ごとの線の補助信号を生成する。この信号は与えられ
た線の水平同期パルスの前縁の直前からその腺の有効映
像信号の終端直後まで供給される。この発明のこの実施
例ではマイクロプロセッサを用いてアナログスイッチを
制御すると共に、主信号と補助信号をそれぞれの径路に
沿って案内する他のスイッチも制御するようになってい
る。これらのスイッチはすべて相互並びに補助信号に対
して同期され、スイッチング生成物による信号の汚染が
できるだけ少いようになっている。この実施例では、マ
イクロプロセッサが表示の発生前少くともｌフレームの
間補助信号を監視すると共に主画像と補助画像の表示中
水平同期パルスのタイミングを監視することによ）それ
自身を同期させる。

補助言置は主信号の処理に用いられる／ルミナンス、ク
ロミナンス信号処理回路の補助セットで処理され、この
補助セットは主チャンネルの信号よシ帯域幅は狭いが縮
小寸法の補助画像には使用し得る補助ルミナンス信号お
よび補助色差信号を生成する。

この処理後、補助チャンネルのルミナンスおよびクロミ
ナンス信号は後刻の表示のためメモリに記憶される。カ
ラーバースト周波数の４倍の頻度（４ｆｓｃ　）でサン
フ”リングされたルミナンス信号はこの頻度の／（ｆｓ
ｃ）で記憶される。同様に、ｆＳＣの頻度でサンプリン
グされたクロミナンス信号はｆｓｏ／４の頻度で記憶さ
れる。

主チャンネルの信号は補助チャンネルの信号と時分割多
重化されているから、この信号の処理も時分割多重化さ
れる。この信号処理回路は３水平線期間中に主チャンネ
ルのルミナンス信号と色差信号を生成し、１水平線期間
中に補助チャンネルの信号を生成するが、補助画像が主
固像内に差込みで表示されるため、主チヤンネル情報は
各水平線の少くとも一部で表示することを要する。従っ
て、この実施例では、主信号の各線が処理されるとＩＨ
メモリに記憶され、補助の線が処理されるときその１Ｈ
メモリの内容が読出されて表示される（すなわち前の線
が再表示される）ようになっている。

上に概説した実施例を次にさらに詳細に説明する。この
発明のこの実施例はデジタルテレビジョン受像機を背景
とするが、この発明はアナログ形式で実施することもで
きる。

図面の幅広の矢印は並列多ビツトデジタル信号用の母線
を示し、入力端子に小円を有する装置はこの端子に印加
される信号の論理補数に応動する。

各装置の処理速度に従って信号路のいくつかには補償用
の遅延素子を要するかも知れないが、この方式のどこに
このような遅延素子を要するかは回路設計の習塾者の知
るところである。

第２図において、主信号と補助信号はアンテナ１６から
受信されて信号分割器１８に印加される。分割器１８は
同調工Ｆ増幅復調回路２２．２４に入力信号を供給する
。この回路２２．２４のどちらか一方の同調器で選ばれ
た信号はその同調器部分で中間周波数（工Ｆ）信号に変
換され、工Ｆ増幅器部分で増幅される。この増；嘔され
た工Ｆ信号はその回路の検波器部分に印加され、その出
力端子にベーヌバンド合成映像百号として現れる。

回路２２の同調器で選ばれた信号は主信号であり、回路
２４の同調器で選ばれた信号は補助信号である。

分割器ユ８はこれらの信号が亙いに干渉するのを防ぐ。

この実施例では回路２２．２４がそれぞれ例えば米国特
許第４３８５３１５号開示のようなデジタル制御可能の
同調器を含んでいる。

信号周波数（すなわちチャンネ）ｖ　）はチャンネル選
択器ｌＯにより各同調器に対して選ばれる。チャンネル
選択器１０は例えば操作員の入力から同調器２２．２４
に１組ずつ合計２組の２進化１０進（ＢＣＤ）信号を発
生する計算機式キーボードを有する。

このＢＣＤ信号は選択器１０からは線を介して各同調器
に印加される。チャンネル選択器１０はまた新しい補助
チャンネルが選ばれた時点を示す信号ＮＣをマイクロプ
ロセッサ１２に供給する。この信号は補助チャンネルの
水平および垂直同期信号のタイミングを決める初期設定
ンーケンスを開始する。

回路２２はアナログスイッチ１４の一方の信号入力端子
に主チヤンネル合成映像信号を供給し、回路２４はその
スイッチの他方の信号入力端子に補助チャンネル信号を
印加する。アナログスイッチ１４はマイクロプロセッサ
１２からの１ビットデジタル入力信号ＭＡ、によシ制御
される。この信号は論理高レベル状態に設定されてスイ
ッチ１４が主チヤンネル信号を通すようにし、論理低レ
ベル状態に設定されてそのスイッチを補助チャンネル信
号を通すように調節する。マイクロプロセッサ１２は集
ったタイミング情報に基いて補助画像の１つおきのフィ
ールドにおける４本口ごとの線に対する補助信号の水平
同期バルクの前縁の直前にこの信号を論理低レベル状態
に変える。これらの補助線の各々の能動映像部の終りに
、マイクロプロセッサ１２はＭＡ、を論理高レベル状態
にすることにより主チヤンネル信号がアナログスイッチ
１４を通るようにする。このためスイッチ１４が１フイ
ールドの各４本の中の１本の線に対して補助信号を通し
、そのフィールドの主信号の各４本の中の３本の線と、
次のフィールドの主信号の各線を通す。

アナログスイッチ１４を補助入力信号に同期するため、
マイクロプロセッサ１２は補助信号の水平および垂直の
同期パルスを監視する。これらの同期パルスは補助同期
分離器２６によシマイクロプロセッサに供給される。補
助チャンネルの合成映像信号は同期ＴＦ増・幅復調回路
２４によシ同期分離器２６の入力端子に印加される。同
期分離器２６は補助チャンネル信号に対する垂直同期信
号■ＳＡ、水平同期信号Ｈ８Ａおよびパーストゲート信
号ＢＧＡの３信号を生成する通常のアナログ回路でよい
。

回路２２からの主チヤンネル合成映像信号は主同期分離
回路２８に印加される。この回路は同期分離器２６と同
じでよい。同期分離器２８は主チャンネルの水平同期信
号ＨＳＭ、垂直同期信号■ＳＭおよびパーストゲート信
号ＢＧＭの３信号を生成し、これ等の信号は後述のよう
に各種信号処理段に用いられる。

アナログスイッチ１４からの時分割多重化された主チャ
ンネルと補助チャンネルの合成映像信号はアナログ・デ
ジタル（Ａ／Ｄ）変換器３４に印加される。このＡ／Ｄ
変換器３４は例えば８ピツトフラツシユ型変換器で、デ
ジタルサンプルを４　ｆｓｃの頻度で生成する。Ａ／Ｄ
変換器のクロック信号は位相固定ループ（ＰＬＬ）：ｓ
ｏで生成される。このＰＬＬ３０は公知の回路で、例え
ば米国特許第４２９１３３２号に開示されている。Ａ／
Ｄ変換器３４からの合成映像信号のデジタルサンプルは
ＰＬＬ３０の一方の入力に印加される。このＰＬＬ３０
は３つの信号のバースト成分を用いて電圧制御発振器を
バーヌト周波数の４倍周波数（４ｆｓｃ　）に固定する
。バースト成分はアンドゲート２９を介してＰＬＬ３０
に印加されたパーストゲート信号によシ通常の方式で合
成映像信号から分離される。そのパーストゲート信号は
主チヤンネル信号のバースト期間中だけＰＬＬに得られ
る。アンドゲート２９は入力端子に主チャンネルのパー
ストゲート信号ＢＧＭと主／浦助制御信号ＭＡ、を印加
されて、主チャンネルのバースト成分がＡ／Ｄ変換器３
４を通っているときだけ主チャンネルのパーストゲート
パルスを生成する。アンドゲート２９はＰ　Ｌ　Ｌ３０
が補助チャンネルのバーストに固定しようとするのを防
ぐ働らきをする。

位相固定クロック信号はこの発明の必要部分ではなく、
開示の装置には４ｆｓｃで動作する極光な精度の自走発
振器も使用し得ることが考えられる。

ＰＬＬ３０からの４　ｆｓｃクロック信号と、同期分離
器２８．２６からの主および補助パーストゲート信号と
、Ａ／Ｄ変換器３４からの合成映像サンプルは主／補助
信号処理回路４０に印加される。処理回路４０は制御母
線５ＰＣＯＮを介してマイクロプロセッサ１２により制
御される。データ母線ＳＰＤがこの処理回路４０とマイ
クロプロセッサ１２を結合してこの同装置間にデータ変
換チャンネルを形成している。処理回路４０は時分割多
重化合成映像信号サンプルを出力端子ＹＭ、（Ｒ−Ｙ）
　　　（Ｂ−Ｙ）Ｍの主チャンネルの７レミナンヌ信号
とＲ−ＹおよびＢ−Ｙの色差信号および出力端子ＹＡ、
（Ｒ−Ｙ）Ａ。

（Ｂ−Ｙ）Ａの補助チャンネルのルミナンス信号と２つ
の色差信号に変換するっ 第３図は第２図に用いられた主／補助信号処理回路４０
のブロック図である。説明を簡単にするため、この処理
回路の主チヤンネル信号処理段をまず説明する。

Ａ／Ｄ変換器３４からの時分割多重化合成映像信号サン
プルは母線Ｃ■を介して櫛型濾波器３１０に印加される
。櫛型濾波器３１０はアントゲ−１−３９Ｑの出力信号
によって制御され、主チャンネルのサンプルについての
み作用する。ゲート３９００Å力はマイクロプロセッサ
１２からの１ビットデジクル制御信号ＭＡ２と、ＰＬＬ
３０からの４　ｆｓｃクロック信号である。信号Ｍ　Ａ
２は主／補助制御信号ＭＡ　、の遅延したもので、母線
Ｃ■に主チャンネルのサンプルが得られるとき論理低レ
ベル状態になるが、その他は論理低レベル状態になる。

従って、アンドゲート３９０は主チヤンネルサンプルを
処理すべきときだけ櫛型濾波器３１０にクロック信号を
供給する。

マイクロプロセッサ１２はまた母線５ＰＣＯＮを介して
櫛型濾波器３ユＯＫ！接制御信号を供給する。

櫛型濾波器３１０は第４図に詳細に示されている。

合成映像信号サンプルは母線Ｃ■を介してシフトレジス
タ４１０に印加され、シフトレジスタ４１０はこのサン
プルを１水平線期間（ＩＨ）だけ遅延させてこれを母線
Ｃｖ１を介してシフトレジスタ４１２の入力に印加する
。シフトレジスタ４１２はまたサングルをＩＨだけ遅ら
せて母線ＣＶ２に出力サンプルを生成する。

母線Ｃ■からのサンプルはサンプル加重回路Ｗ１、Ｗ４
の被乗数入力端子に印加される。同様に母線ＣＶｌから
のサングルはサンプ／ｌ’　７Ｊｌｊ重回路Ｗ２、Ｗ５
の被乗数入力端子に、母線Ｃ■２からのサングルはサン
プル加重回路Ｗ３、Ｗ６の被乗数入力端子にそれぞれ印
加される。このサンプル加重回路Ｗ１〜Ｗ３への乗数入
力は１４または紹の加重係数で、第２図のマイクロプロ
セッサ１２から母線ＳＰＣＯＮを介して各加重回路に印
加される。同様に、サンプル加重回路Ｗ４〜Ｗ６にはマ
イクロプロセッサ１２から４または−之の加重係数が印
加される。

加重回路Ｗ、、Ｗ２、Ｗ３から得られる加重サンプルは
加算器４２０で合計されてルミナンス信号Ｙを生成し、
加重回路Ｗ４．Ｗ５、Ｗ６からのサンプルは加算器４３
０で合計されてクロミナンス信号Ｃを生成する。

サンプル加重回路Ｗ１〜Ｗ６のそれぞれに印加される加
重係数の値は入力母線ＣＶに映像信号の新しい砿が印加
される度に変る。第５図はこの加重係数の変化の順番を
示す表である。この表の最上段は水平線連続６本が処理
されたとき母線Ｃ■、Ｃｖｌ、ｃｖ２に得られる主チヤ
ンネル信号の線を示す。表の第１欄では線Ｌｌ、Ｌ２が
それぞれシフトレジスタ４１２．４１０に記憶され、４
ＳＬ３が受入れ中である。

従って線Ｌ３が母線Ｃ■に、線Ｌ２が母線Ｃ■１に、線
Ｌ１が母線Ｃ■２に得られる。

この表の下２段はルミナンス成分Ｙとクロミナンス成分
Ｃを分離するだめに最上段の対応する各線に印加される
加重牙数である。表の第１欄の係数は合成映像信号の連
続する３本の線Ｌ３、Ｌ２、Ｌｌに対するものである。

ＮＴＳＣ方式では、１ＪＬｌとＬ３のクロミナンス位相
が同じで、Ｌ２のクロミナンス位相ｄＬｌ、Ｌ３のそれ
と反対である。線Ｌｌ、Ｌ３のサングルはそれぞれサン
プル加重回路Ｗ１、Ｗ３でシ。

倍に加重され、線Ｌ２のサングルは加重回路Ｗ２で１４
倍に７７０重される。この３つのサンプルのクロミナン
ス成分はその信号のクロミナンス位相のだめ合計したと
き相殺されて加算器４２０の出力にはルミナンスサンプ
ル のサンプルはそれぞれ加重回路ＩＭ４、Ｗ６で一入倍に
加重され、線Ｌ２のサングルは加重回路Ｗ５でと培に加
重されるっこれらの加重サンプルを合計するとルミナン
ス成分が実質的に相殺されて加算器４３０の出力にはク
ロミナンスサンプルだけが分離されて残る。母線ＣＹ，
　ｃｖ，　、ｃｖ２に得られる連続３木の線については
第４図の装置が通常の２Ｈ櫛型濾波器として構成される
ことは当業者には自明である。

表の第２欄は線１本後の櫛型濾波器の状，熊を示す。線
Ｌ２、Ｌ３はこのときそれぞれシフトレジスタ４１２、
４１０に記憶され、補助チャンネルから１本の線が受入
れられている。補助信号は母線ＣＶ上にあるから、主／
補助制御信号ＭＡ２は低論理レベルにある。従って櫛型
濾波器へのクロック信号は第３図のアンドゲート３９０
によシ阻止され、クロック信号がないためにシフトレジ
スタ４ユＯ、４１２のサンプルの移動がなく、従ってサ
ンプ／Ｉ／加重回路Ｗ１〜Ｗ６に印加される加重係数は
実体がない。

表の第３欄は第２欄の１水平線期間後のものである。主
チャンネルの線Ｌ２、Ｒ３に対するサンプル６１　ソれ
ぞれシフトレジスタ４１２．４１０にあり、線Ｌ５に対
するサンプルは母線Ｃ■を介して印ｍ中である。この場
合はＷ１〜Ｗ６を介して印加される加重係数は櫛型濾Ｉ
ｌ器を線１２が線Ｌ３の後で線Ｌ５の前に受入れられて
いるかの様に動作させるように選ばれる。

表の第４欄に示すように、加重係数は１水平線期間後に
再び変る。このときシフトレジスタ４１０．４１２はそ
れぞれ線Ｌ５、Ｒ３を供給し、線Ｌ６を受入れている。

この場合、加重係数は装置が線Ｌ６を時間的に線Ｌ３、
Ｒ５の間に入れるような２Ｈ櫛型濾波器として動作する
ように選ばれる。表の第５欄および第６欄の動作は線の
組が違うだけで第１欄および第２欄のものと同様である
。

第３図に戻り、櫛型濾波器３１０からのクロミナンスサ
ンプルは母線Ｃを介してマルチプレクサ３４０の一方の
入力端子に印加される、このマルチプレクサ３４０の他
方の入力端子は母線ＣＶに結合されている。マルチプレ
クサ３４０は第２図のマイクロプロセッサ１２からの信
号ＮｉＡ２により制御されて、主チヤンネル処理中櫛型
濾波器３１０からクロミナンスサンプルを供給し、補助
チャンネル処理中母線Ｃ■から補助合成映像信号す／プ
ルを供給する。

マルチプレクサ３４０から供給されるサングルは低域濾
波器（ＬＰＦ）３５０に印加される。この濾波器は主チ
ヤンネル処理中分離されたクロミナンスサンプル中に含
まれるルミナンス垂直細部情報を表すサンプルを生成し
、この垂直細部サンプルは加算器３２０により櫛型濾波
器３１０からのルミナンスサンプルに加算される。この
加算器３２０からの主チャンネルのルミナンスサンプル グｍｅ器３３０に印加され、その高周波数成分と低周波
数成分に対して増幅される。これらのサンプルは主／補
助信号処理回路の出力部ＹＭから装置の残部に供給され
る。

マルチプレクサ３４０からの分離クロミナンスサンプル
は低域濾波器３５０による処理遅れを補償する遅延素子
３５２にも印加される。このクロミナンスサンプルから
低域Ｒ１波器３５０によシ取出された垂直細部サンプル
は、減算器３６０において遅延素子３５２の与える遅延
分離クロミナンスサンプルから差引かれる。減算Ｈ３ｅ
ｏからのクロミナンスサンプルはクロミナンス信号帯域
外の周波数を棄却して残留ルミナンヌ信号成分を除去す
る帯域ｉ濾波器３７０により濾波される。濾波されたク
ロミナンスサンプル中まクロミナンス処理回路３８０に
印加され、主チャンネルの色差信号Ｒ−Ｙ’、Ｂ−Ｙと
なる。

上述のように、補助信号に用いられる信号処理［ｎ路は
主信号に用いられるものの一部である。補助信号処理中
、制御信号１ｖｉＡ２に応じてマルチプレクサ３４′０
が母線ＣＶ上の合成映像信号サンプルを低域濾波器３５
０に通過させる。低域濾波器３５０はこれに印加される
合成映像信号サングルから変調された色副搬送波を含む
高周波数成分を除去して補助チャンネルのルミナンス成
分を表わすサンプルを生成する。

この補助チャンネルのルミナンスサンプルは減算器３６
０において母線Ｃｖからの遅延合成映像信号サンプルか
ら差引かれる。その遅延合成映像サンプ／Ｌ／は、マル
チプレクサ３４０からの遅延しタサンプルを低域濾波器
３５０の処理遅れを補償するに足る時間だけ遅延させる
遅延素子３５２から減算器３６０に供給される。減算器
３６０からのサンプルは効果的に高域濾波された合成映
像信号サンプルで、帯域濾波器（ＢＰＦ）３７０に印加
されて残留ルミナンス成分を除かれ、補助チャンネル用
クロミナンスサンプルとなってクロミナンス処理回路に
供給される。

主チャンネルと補助チャンネルからのクロミナンスサン
プルは４　ｆｓｃのクロック周波数でクロミナンス処理
回路３８０に印加される。これらのサンプルは色副搬送
波の９０°位相間隔で起るため、直角位相関係の２つの
色差信号の垣を又互に表わすことが判る。例えば、主チ
ャンネルからのサンプルが色差信号Ｒ−Ｙ、Ｂ−Ｙを表
わす位相で生ずルト、クロミナンス処理回路３８０に与
えられる主チヤンネルサンプルのシーケンスは、サンプ
ルの符号がサンプリングの位相を表してサンプルの極性
を表さない場合、−１−（Ｒ−Ｙ）、＋（Ｅ−Ｙ）、−
（Ｒ−Ｙ）、−（Ｂ−Ｙ）、＋（Ｒ−Ｙ）等である。信
号処理の遅れのだめ、処理回路３８０に供給されるサン
プルと主チャンネルまたは補助チャンネルの信号のＲ−
ＹとＢ−Ｙの位相との間に位相誤差が生ずることがある
。その上、補助チャンネル信号は主チヤンネル信号に同
期されていないため、２つのチャンネルに対するＲ−Ｙ
とＢ−Ｙの基準位相が異ることがある。クロミナンス処
理回路３８０はこれ等の位相誤差を補正して、その出力
に主チャンネルと補助チャンネルに対する色差信号Ｒ−
Ｙ、Ｂ−Ｙのサンプルを生成する。

クロミナンス処理回路３８０は１９８３年１２月３０日
付米国特許願第５６７１９０号明細書に概説されている
が、次にこの回路をこの発明に用いるために構成したも
のを説明する。クロミナンス処理回路３８０に供給され
る主チャンネルと補助チャンネルのサンプルを簡単のた
め（Ｒ−Ｙ）−および（Ｂ−ｆ）ｓで表わす。ここで添
字Ｓはサンプルと真のＲ−Ｙ、Ｂ−Ｙの間にそれぞれ位
相差があることを示す。

第３図の帯域濾波器３７０からのクロミナンスサンプル
は第６図のデマルチプレクサ６００に印加される。この
クロミナンスサンプルに含まれる情報の帯域幅は１．５
　ＭＨｚ未満である。（Ｒ−Ｙ）８サンプルと（Ｂ−Ｙ
　）８サンプルはそれぞれ副搬送波周波数の２倍、すな
わちＮＴＳＣ信号では７．１６ＭＨｚで起る。従って（
Ｒ−Ｙ）８サンプルと（Ｂ−Ｙ）８サンプルをそれぞれ
１つおきに処理するトキハ、ナイキストサンプリング規
準が満足されることがある。第６図のデマルチプレクサ
６００は反復するクロミナンスシーケンス＋（Ｒ’−Ｙ
）８、＋（Ｂ−Ｙ）　　、−（Ｒ−Ｙ）　　、−（Ｂ−
Ｙ）８、Ｓ　　　　　　　　　　　　　　　　　Ｓ＋（
Ｒ−Ｙ）６・・・から＋（Ｒ＝−Ｙ　）８と＋（Ｂ−Ｙ
）８のサンプルだけを供給すると仮定する。

第６図において、デマルチプレクサ６００から母線６１
０．６２０にそれぞれデジタル信号（Ｒ−Ｙ）う（Ｂ−
Ｙ）８が供給される。これらの信号はその大きさだけを
通す絶対値回路（ＡＢＳ）６５０．６５１に印加され、
その大きさがアドレスコードとしてＲＯＭ６５３．６５
４に印加される。ＲＯＭ６５３．６５４はそのアドレス
入力部に印加されたアドレスニードの対数を生成するよ
うにプログラミングされているっ工Ｏｇ　ｌ　（Ｒ−Ｙ
　）８１に対応する信号は減算器６５５で加ｇｌ（Ｂ　
　Ｙ）３ｉに対応する信号から差引かれ、生成したｌｏ
ｇ（１（Ｂ−Ｙ　）８１／ｌ　（Ｒ−Ｙ）８１　　）に
対応する出力信号コードがＥｔｃ）Ｍ６５７にアドレス
コードとしてそれぞれ遅延素子６５２，６５６を介して
印加される信号（Ｒ−Ｙ）９、（Ｂ−Ｙ）８の符号ビッ
トと共に印加される（この符号ビットは合成アドレスコ
ードの最高位ピットとなる）。ＲＯＭ５５７：ｊｔａｎ
　　（（Ｂ−”ｆ　）８／（Ｒ−Ｙ　）Ｓ）すなわち加
算器６５８に印７Ｉｌ］される角θに対応する出力コー
ドを生成するようにプログラミングされている。減算２
二６５５の生成するコードは絶対値１（Ｒ−Ｙ）６１と
１（Ｂ−Ｙ）ｓｌから発生されたものであるから、＋（
Ｒ−Ｙ）ｓ軸に沿って定義された零度から９０度までの
角度範囲を表すに過ぎないが、ＲＯＭ６５７に印加され
るアドレスコードに茄えられる（Ｒ−Ｙ）Ｓと（Ｂ−Ｙ
）８の符号ビットは角度情報を零度から３６０度または
±１８０度まで拡げるに要する情報を与える。

ＲＯＭ　６５７から生成される角度コードは位相誤差検
知器６７２にも印加される。この位相誤差検知器６７２
は第７図について下達するようにパーストゲート信号の
制御により主信号と補助信号のバースト期間中クロミナ
ンス位相角を表わす角度コードを検査する。すなわちこ
の回路６７２は主バースト信号と補助バースト信号のサ
ンプ／Ｌ／（ＲＹ　）　ｓと（Ｂ−Ｙ）Ｓによって表さ
れる位相角間の差０を計算し、生成する位相角が所要の
正確な軸Ｒ−ＹとＢ−Ｙと同相に取られたサンプルであ
る。この主信号と補助信号に対する角αは次のバースト
期間まで記憶されて、各バースト期間の間の適当な時点
で加算回路６５８に印加される。この加算回路６５８は
角θおよびαを合計して正確な角θ′を生成する。

加算器６５８からの角θに対応するデジタルコードは回
路６７１に印加され、ここで肌色補正されたデジタルコ
ードとなる。この回路６７１は通常肌色ヲ伴うクロミナ
ンス角を表わし、アドレスコードとして印加される角θ
′の肌色補正角φを生成する非線型伝達関数を生ずるよ
うにプログラミングされたＲＯＭとすることができる。

肌色の範囲のクロミナンス角を表わさない角θｌについ
ては、回路６７１で生成される角φがθＩに等しい。例
えば、ＲＯＭ　６７１は角θ′が±９０°のとき（θｔ
　−Ｋｓｉｎ　２θｌ）に等しく。角θＩが±９０°か
ら±１８０°のときθｌに等しい角φを生成するように
プログラミングすることもできる。

回路６７１からの角φはその正弦と余弦を正するように
グログラミングされたＲ　ＯＭ　６７８にアドレスニー
ドとして直接印加され、その正弦と余弦は（Ｒ−Ｙ）ｓ
と（Ｂ−Ｙ　）Ｓのベクトル和の大きさＣＢを乗じられ
、肌色補正済直角位相信号Ｒ−Ｙ、Ｂ−Ｙを生ずる。

（Ｒ−Ｙ）８と（Ｂ−Ｙ）８のベクトル和の大きさｃＢ
は第６図の実施例では次式によシ発生される。

ＣＢ＝ｌ　（Ｒ−Ｙ）　Ｓ　ｌ／ｌ　ｃｏｓθ８１　　
　　　（１）このため、アドレス入力に印加される価θ
８信号コードのｌｏｇ　ｌ　ｃｏｓθ８１　を生ずるよ
うにプログラミングされたＲ　ＯＭ　６５９に素子６５
７から角θ６がアドレスコードとして印加される。この
ＲＯＭ　６５９からのＬｏｇ　１００９θ６１コードワ
ードは減算回路６６０の一方の入力部に印加され、ＲＯ
Ｍ　６５３からの１０ｇ１　（Ｒ−Ｙ）　８１コードワ
ードから差引かれて一１ｏｇ（１（Ｒ−Ｙ）８１／ｌ　
ｃｏｓθ８１〕に対応する信号を生成する。この信号は
加算器６７０とＡＣＣラッチ６６２に印加される。

マイクロプロセッサ１２はラッチ６６２の内容をデータ
母線ＳＰＤを介して同期的に読取る。この値は例えば主
チャンネルと補助チャンネルのカラーバースト期間中に
読出すことができる。マイクロプロセッサ１２はこの読
取った値を所定の基準値例えば２０工ＲＥと比較して、
主信号と補助信号の合成利得係数ＧＭ、ＧＡの対数を発
生する。これらの利得係数は母線ＳＰＤを介してそれぞ
れ緩衝器６６６．６６７に供給される。緩衝器６６６．
６６７はこの利得係数をマルチプレクサ６６９を介して
加算器６７０に印加し、ここでｌｏｇ（１（Ｒ−Ｙ）　
８１／Ｉ　ＣＯ８θ８１〕信号に加えてｌｏｇ（ＧＣＢ
）に対応する信号サンプルを生ずる。このサンプルすな
わちコードワードは加算器６７９に印加されてｌｏｇ　
（００８φ）信号と組合される。

マルチプレクサ６６９ハマイクロプロセツサ１２からの
主／補助制御信号ＭＡ２によυ制御される。信号ＭＡ２
は、主チャンネルのクロミナンス信号の処理中はラッチ
６６６から、補助チャンネルのサンプルの処理中はラッ
チ６６７から利得係数を選択する。

第６図の回路に印加されるタイミング信号を発生する信
号発生器はこの発明の関係部分を成さないため図示され
ていないが、この信号は当業者に公知の通常の技法で発
生することができる。

第７図は位相角誤差信号αを発生する回路の一例を示す
。図において角の値θ８はパーストゲート信号の制御の
下に累算器７１２に印加される。累算器に印加されたパ
ーストゲート信号は同期分離器２８からの主チヤンネル
パーストゲート信号ＢＧＭか同期分離器２６からの補助
チャンネルパーストゲート信号ＢＧＡである。主チヤン
ネルパーストゲート信号ＢＧＭはマルチプレクサ７０６
の一方の入力端子に、補助チャンネルパーストゲート信
号ＢＧＡはその他方の入力端子に印加される。マルチプ
レクサ７０６は主／補助制御信号ＭＡ２により制御され
て、主チャンネルの信号処理中は主チヤンネルノく−ス
ト信号を、補助チャンネルの信号処理中は補助チャンネ
ルバースト信号をそれぞれ生成する。計数器７１０はマ
ルチプレクサ７０６からのパーストゲートパルスの前縁
に応じて付勢出力電位を生成し、これを累算器７１２に
印加する。計数器７１０は、クロック入力に角の値θ６
の発生に同期するクロック信号ｆｓｃが印加され、その
信号ｆｓｃＯ数を所定値例えばＭ個まで正しく計数する
。規定数のクロ・ンクバルスが発生した後、計数器の出
力電位が累算器７１２を除勢する電位に変る。この計数
器７１０からの付勢信号は、バースト期間中に回路６５
７から累算器７１２に連続Ｍ個の角値が入力し得る遅れ
を有する。Ｍ個の角値は公称的には基準サイクルのバー
ストシーケンスの中心から選ぶことになる。

累算器７１２は印加されたバースト位相角の値を合計す
る。この累算器７１２は加算器とラッチ（図示せず）か
ら成シ、その加算器の各入力にそのラッチの出力と累算
器の入力を結合し、加算器の出力を累算器の出力とラッ
チの入力に結合したものでよい。動作時には、加算器か
らの各逐次合計がラッチに入力され、ラッチからの出力
がその次の入力にｍ算される。

累算器からの合計出力はパーストゲート信号の補数にょ
シバ−スト期間の終シにラッチ７１６に印ｍされる。す
なわち、パーストゲート信号はインバータ７１４で反転
され、そのパルスの立下りすなわち後縁がインバータの
出力端子で電位の立上シになる。ラッチ７１６はこの立
上シに応じてそのときの入力値を記憶する。この値は１
水平線期間すなわち次のパーストゲートパルスの終るま
で記憶される。

ランチ７１６の出力は除算回路７１８に印加され、Ｎ１
で除算されて角θ８の平均値を生ずる。この除算回路７
１８をラッチ７１６の前に置いてもよいことはデジタル
信号処理の当業者には自明である。また、Ｍの値が２つ
の整数乗のときは、この除算器を省Ｋして、ＰＣＭコー
ドワードのビートを右方すなわち下位ビット位置にシフ
トすることによシこの除算を行うこともできる。

除算回路７１８の出力値は減算回路７２１に減数として
印加され、使号源７２０から基準角度値例えば零度が被
減数としてこれに印加される。この減算回路７２１はバ
ースト期間全体の０８の平均値を基準角から差引いた値
αに対応する差の値を生成し、この差値をデマルチプレ
クサ７２２の入力端子に印加する。デマルチプレクサ７
２２はマイクロプロセッサ１２からの信号ＭＡ２の制御
の下に主チヤンネル値とラッチ７２６に、補助チャンネ
ル値をラッチ７２４に印加する。ラッチ７２６．７２４
はそれぞれ主チャンネルに対して計算された最後の差値
を補助チャンネルのサンプルが処理される間保持し、補
助チャンネルに対して計算された最後の差値を主チャン
ネルのサンプルが処理される間保持する。

これらのラッチの出力端子はマルチプレクサ７２８の入
力端子に接続され、マルチプレクサ７２８は主チャンネ
ル信号の処理中は第６図の加算器６５８に主チャンネル
のα値を供給し、補助チャンネルの処理中は補助チャン
ネルα値を供給する。このマルチプレクサ７２８はマイ
クロプロセッサ１２からの信号ＭＡ２で制御される。

補正角αが各水平線間で著しく変ると、加算器６５８に
印加されるαの１直が各線刻間の終シに向って実質的に
誤差を含んで来る。前の各水平線間の各α鎖の変化に比
例して主信号または補助信号に対するα鎖を増減するこ
とにより装置の性能が向上することがある。例えば、補
助チャンネルに対する最後の角αをその前の補助α値よ
り４度だけ増すと、補助チャンネルに対するその次のα
値もそのときの値よ９４度だけ増大することが判るが、
予想誤差が最大１度にしかならない様にα値を１４線期
間ごとに１度ずつ逐次増大すれば装置の性能を向上する
ことができる。αの補正は線刻間を通じ必要に応じて多
少行うことができるが、１水平線以下の間隔でα値を補
正する装置はこの発明の部分とは考えられないため図示
されていない。１水平線にまたがる移相が過大と見做さ
れると、き、この位相角の補正法に第７図の回路を適用
することは当業者に容易である。

第２図に戻って、処理回路４０の出力部ＹＡ、（Ｒ−Ｙ
）Ａ、（Ｂ−Ｙ）Ａに生ずる補助チャンネルのルミナン
ス信号と色差信号のサンプルは補助メモリ５０に印加さ
れる。メモリ５０はマイクロプロセッサ１２からの信号
ＭＡ３の制御の下にルミナンス信号と色差信号Ｒ−Ｙ、
Ｂ−Ｙの各サンプルをそれぞれ４つ目ごとに補助画像再
生に充分な数（例えばＮＴＳＣ方式では６４個）だけ記
憶する。制御信号ＭＡ３は信号ＭＡ２の遅延したもので
、出力部ＹＡ、（Ｒ−Ｙ）Ａ、（Ｂ−Ｙ）Ａに補助チャ
ンネルのサンプルが得られるときだけ論理低レベルにな
る。

サンプルの各線はメモリから取出されて主画像内の差込
みとして表示される。ルミナンス信号と色差信号の各サ
ンプルはその入力周波数の４倍でメモリから読取られ、
主画像の各線のなの長さの補助画像線を生成する。補助
メモリ５０の内容の読みはマルチプレクサ制御回路６０
からの信号ＳＭによって制御される。

補助チャンネルの信号処理従って補助メモリ５０へのデ
ータの書込みは補助信号に同期されるが、表示のだめの
補助メモリ５０からのデータ読取りは主チャンネルの信
号に同期される。補助チャンネルと主チャンネルの各信
号が非同期で、補助チャンネルの信号が補助画像の表示
中に処理されることがあるため、メモリ５０がデータの
読み書き双方のために呼出されることもある。このよう
な同時読み書きによるテ゛−夕の汚損を防ぐため、補助
メモリ５０は、処理済の補助データを受ける緩衝器と表
示スヘきデータを記憶するランダムアクセスメモリ（Ｒ
ＡＭ）の２段階を含んでいる。この緩衝器へのデータの
書込みは補助信号に同期されているが、その緩衝器とＲ
ＡＭの間のデータ転送とＲＡＭからのデータの読取シは
主信号に同期されている。この実施例では、サンプル処
理回路４０から供給される周波数の１４でＭ＃器に書込
まれるが、これによって補助画像の線が皆に圧縮される
。サンプルはこの緩衝器記憶周波数の４倍で緩衝器から
ＲＡＭに送られ、すべての転送が各補助信号処理期間に
続く第２の主チヤンネル水平同期パルスの前縁に一致し
て行われる。この転送は水平線期間の之遅れで完了する
。各転送間に干渉はなく、下達の補助メモリの読取シは
主チャンネルの線の％が表示された後に始まる。

第８Ａ図は補助メモリ５０のルミナンス信号サンプルが
記憶される部分のブロック図である。緩衝器８００は例
えば２２８Ｘ８先入れ先出しくＦ工ＦＯ）レジスタで、
信号処理回路４０の出力部ＹＡに接続された入力部、Ｒ
Ａ　Ｍ　８２０の入力部に接続された出力部、シフトイ
ン制御端子Ｓ工および７フトアウト制御端子ＳＯを有す
る。この緩衝器には端子Ｓ工にパルスが印加されたとき
データが書込まれ、端子Ｓ○にパルスが印加されたよき
それからデータが読取られる。

端子Ｓ工に印加されるシフトインパルスはｆｓｃクロッ
ク信号とマイクロプロセッサ１２からの主／補助制御信
号ＭＡ３から発生される。ＭＡ３はインバータ８０１に
印加され、そのインバータはアンドゲート８０３の入力
信号を生成する。このアンドゲート８０３の他方の入力
信号はクロック信号ｆｓｃである。ゲート８０３の出力
信号はＭＡ３が論理低レベル状態のとき、すなわち処理
回路４０の出力部ＹＡに補助チャンネルのルミナンス信
号サンプルが得られるときｆｓｃクロック信号となり、
その他のときは論理低レベルとなる。この出力信号は緩
＠器８００の端子Ｓ工に印加されて、その緩衝器に処理
回路４０から供給される補助ルミナンス信号サンプルを
４つ目ごとに記憶させる。

この緩衝器からＲＡＭへのデータ転送は主チャンネルの
各線の処理中に行われ、補助チャンネルの各線が補助フ
レームを構成する２フイールドの一方でしか処理されな
いため一方のフィールドだけで行われる。転送パルスは
信号ＭＡａ　、補助同期分離器２６からの補助チャンネ
ル垂直同期信号■ＳＡ、主チャンネル同期分離器２８か
もの主チヤンネル水平同期信号Ｈ３ＭおよびＰＬＬ３０
からの４ｆｓｃクロック信号から発生される。

転送パルスはアンドゲート８０２から発生されて計数器
８０４に印加される。計数器８０４は書込みアドレスを
発生してこれをマルチプレクサ８０６を介してＲＡ　Ｍ
　８２０に印加する。計数器８０４はそのリセット入力
Ｒに印加される補助チャンネルの垂直同期パルスによシ
零にリセットされる。

アンドゲート８０２からの転送パルスは遅延素子８０８
を介して緩衝器８００のシフトアウト端子Ｓ。

とＲＡ　Ｍ　８２０の書込み付勢端子ＷＥに印加され、
緩衝器の出力にデータを生成させると共にＲＡＭのアド
レス指定された位置にそのデータを書込ませる。遅延素
子８０８は転送パルスを書込みアドレスがＲＡＭ中で安
定するに充分な時間遅らせる。

アントゲ−１８０２の入力端子の１つは４　ｆｓｃクロ
ック信号を受けるように結合されている。この信号はデ
ータの転送速度を制御し、アンドゲート８０２に印加さ
れる他の信号はその転送の起る時点を制御する。信号Ｍ
Ａ３１−１アンドゲート８０２の入力端子の１つに印加
され、緩衝器８００にデータが書込まれているとき転送
パル７が生じるのを防ぐ。

この信号ＭＡ３の反転信号がインバータ８１０がらＲＳ
フリップフロップ８０５のセット入力Ｓに印加され、そ
のリセット入力ＲＫは補助チャンネルの垂直同期信号ｖ
ＳＡが印加される。このフリップフロップ８０５は各補
助フィールドの終端でリセットされ、与えられたフィー
ルドの第１の補助チャンネル水平線が処理されるときセ
ットされる。フリップフロッグ８０５の出力信号はアン
ドゲート８０２に印ｍされて、補助信号の線が処理され
ないフィールド中転送パルスが発生するのを防ぐ。

アンドゲート８０２の最後の入力は主チャンネルの水平
線期間において転送の生ずる位置を制御する。分周器８
０７は例えば通常のイ除算回路で、その信号入力には主
チャンネルの水平同期信号ＨＳＭが印加され、そのリセ
ット入力端子には反転された主／補助制御信号ＮＩＡが
印加される。このため、分周器８０７は補助チャンネル
のデータが緩衝器ａＯＯに書込まれている間論理低レベ
ル状態にある。

この信号は補助信号処理に続く最初の主チャンネルの水
平同期パルスの前縁で論理高レベル状顧に変る。次の主
チャンネルの水平同期パルスは分周器８０７の出力信号
を論理低レベル状態に変える。

この出力信号は８ビツト計数器８１３のリセット入力端
子に印加される。

計数器８１３はその信号入力端子にアンドゲート８１１
から４ｆｓｃクロック信号が印加され、その８ビツトの
出力信号が復号器８１５に印７ＸＩされる。復号器８１
５は計数器から供給される鎖が２２８のとき論理高レベ
ルの信号を発生し、これをインバータ８１７を介してア
ントゲ−）　８１１の一方の入力に印加する。このゲー
ト８１１の他方の入力は４　ｆｓｃクロック信号である
。アンドゲート８１１は４ｆｓｃクロック信号を計数器
８１３にそれがリセツ＋−ｇれてからパルスを２２８個
計数するまで供給する。分周器８０７、アンドゲート８
ユ１、計数器８１３、復号器８１５およびインバータ８
１７によって形成される回路は、そのインバータ８１７
の出力に、補助信号処理後の第２の水平同期パルスの前
縁に一致する時Ｈ）の間継続する論理高レベルの信号を
生成する。

この信号はアンドゲート８０２の入力にも印７１１１Ｉ
されて、そのゲートが上期期間中に２２８個の転送パル
スを生ずるようにする。

ＲＡＭ８２０からのサンプルの読取シは４ｆｓｃクロッ
ク信号、マルチプレクサ制御回路６０からの選択は号Ｓ
Ｍおよび主同期分離器２８からの主チヤンネル垂直同期
信号ｖＳＭによって制御石れる。選択信号ＳＭと４　ｆ
ｓｃクロック信号はアンドゲート８１２に印７ＩＯされ
るだめ、アンドゲート８１２はマルチプレクサ 示のため選択する時４ｆｓｃクロック信号を生成する。

このアンドゲート８１２の出力信号は計数器８１４と遅
延素子８１８に印加される。計数器８１４は読取りアド
レスを発生し、これをマルチプレクサ８０６を介してＲ
　Ａ　Ｍ　８２０に印加する。マルチプレクサ８０６は
信号ＳＭによシ制御されて、補助チャンネルのサン１／
ｌ／が表示のために選ばれたとき計数器８１４から読取
シアドレスを発生し、その池の場合は計数器８０４から
書込みアドレスを発生する。゛主チャンネルの垂直同期
パルス■ＳＭは計数器８１４のリセット入力に印加され
てその読取シアドレスを主チャンネルの各フィルドの終
シに開始点に戻す。

遅延素子８１８はその入力にアンドゲート８１２から印
加される読取９パルスをＲＡＭ内で読取りアドレスが安
定す゛るに充分な時間遅延させる。この遅延式れたパル
スはＲ　Ａ　Ｍ　８２０の読取シ付勢入力に印加されて
、その出力部ＹＡｌにアドレス指定された位置からデジ
タルサングルを送シ出す。

メモリ５０の２つの色差信号サングルを記憶する部分は
同じであるから、第８Ｂ図にはその一方だけを示す。こ
のメモリは第８Ａ図のルミナンスサングル用メモリと本
質的に同じで、クロック信号と緩衝器およびＲＡＭの記
憶位置の数だけが異る。

第８Ｂ図のゲート８６１の一方の入力には第８Ａ図のゲ
ー）８１１に４ｆｓｃ信号が印加されるのに対しｆｓｃ
クロック信号が印加され、第８Ｂ図のゲート８５３の一
方の入力には第８Ａ図のゲート８０３にｆｓｃ信号が印
加されるのに対しｆｓｃ／４クロツク信号が印加される
。クロック信号の周波数が低くされたのは色差信号のデ
ータ周波数が／ルミナンス信号のそれより低いためであ
る。その上、処理回路４０から供給される色差信号サン
プルの記憶に２２８個の代りに５７個の記憶位置の小さ
い緩衝器が用いられ、これに比例して小さいＲＡ’Ｍが
用いられている。第８Ａ図と第８Ｂ図のメモリはその他
の点では同じである。クロック信号ｆｓｃ、　ｆｓｃ／
４の発生に用いる装置はこの発明の一部と考えられない
ため図示されていない。これらの信号は当業者に知られ
た通常の技法で発生することができる。

補助メモリ５０の出力部ＹＡｌ、（Ｒ−Ｙ）Ａ、（Ｂ−
Ｙ）Ａからのルミナンヌ信号の色差信号の各サングルは
主／補助信号マルチプンクサ５２のユ組の入力に印加さ
れる。このマルチプレクサ５２の他の１組の入力は信号
処理回路４０の出力部ＹＭ、（Ｒ−Ｙ）Ｍ、（Ｂ−Ｙ）
Ｍからの主ルミナンヌ信号と主色差信号の各サンプルで
ある。マルチプレクサ５２の第３組の入力信号は主メモ
リ７０の出力部ＹＭ′、（Ｒ−Ｙ）Ｍ’、（Ｂ　−Ｙ　
）Ｍ’から供給される。

主メモリ７０はルミナンヌ信号および色差信号Ｒ−Ｙ１
Ｂ−Ｙに１つずつ合計３つの１Ｈシフトレジスタを含む
。処理回路４０の出力部ＹＭからのルミナンス信号サン
プルは第９Ａ図の１Ｈシフトレジスタ９００の入力部に
印加される。レジスタ９００は４　ｆｓｃの周波数で供
給されるサンプルの１水平線の記憶に充分な数の段（例
えばＮＴＳＣ方式では９１０段）を持つ通常のシフトレ
ジスタでよい。このシフトレジスタ９００の出力部ＹＭ
ｌに得られるサンプルは１水平線期間遅延した主チャン
ネルのルミナンス信号サンプルである。

第９Ｂ図は主メモリ７０の２つの色差信号メモリの一方
のブロック図である。このメモリもＩＨシフトレジスタ
であるが、処理回路４０からのデジタル色差信号のサン
プル周波数が低いため、シフトレジスタ９５０のクロッ
ク周波数はｆＳＣと低く、そのセルの数も少ない（例え
ばＮＴＳＣ方式で２２８である）。

マルチプレクサ制御回路６０からの選択信号ＳＭとマイ
クロコンピュータ−２からの主／補助制御信号ＭＡ　　
はマルチプレクサ５２の出力Ｙ１　（Ｒ−Ｙ）、（Ｂ−
Ｙ　）に３組の／ルミナンス信号および色差信号のどれ
が出て来るかを決める。主／補助制御信号ＭＡ４はマル
チプレクサを切換えて処理回路４０またけ主メモリ７０
から主チャンネルのサンプルを供給するようにする。こ
の制御信号ＭＡ４はマイクロプロセッサ−２により発生
され、上記信号ＭＡ、ないしＭＡ３と同じ性質を持つが
、これらの信号よシ遅延している。

ＭＡ４が論理高レベル状態のとき、マルチプレクサ５２
は処理回路４０から主チャンネルのサンプルを供給し、
論理低レベル状態のとき、すなわち処理回路４０が補助
チャンネルのサンプルを供給しているとき、主メモリ７
０からのサンプルを供給する。

マルチプレクサ制御回路６０からの選択信号ＳＭはマル
チプレクサを切換えて主チャンネ／Ｌ／″または補助チ
ャンネルのサンプルを供給する様にする。ＳＭが論理低
レベル状態にあるとき、マルチプレクサ５２は処理回路
４０またはメモリ７０からの主チヤンネルサンプルを供
給するが、ＳＭが論理高しごル状態のときは、補助チャ
ンネルのサンプルを供給する。

次に信号ＳＭの発生を更に詳、匍に説明する。

マルチプレクサ５２の出力Ｙからのルミナンス信号と出
力（Ｒ−Ｙ　）、（Ｂ−Ｙ）からの色差信号はデジタル
マトリックス回路８０に印加され、ここで組合だれて例
えば表示装置（図示せず）に印加し得る３原色信号Ｒ，
Ｇ、Ｂを生ずる。この実施例に適スるデジタルマドＩＪ
ツクス回路は当業者が通常の回路素子により構成し得る
ものであり、この発明の一部とは考えられないため図示
されていない。

上述のように、補助メモリ５０の読取りとマルチプレク
サ５２内の信号の流れを制御する信号はマルチプレクサ
制御回路６０により発生でれる。この回路に印７１１］
石れる入力信号はＰ　Ｌ　Ｌ３０からの４　ｆｓｃクロ
ック信号と、同期分離器２８からの主チャンネルの遅延
水平垂直同期パルスである。この同期パルスは遅延素子
６２．６４に印′ｉｘＪされて処理回路４０からの処理
済ルミナンスおよび色差信号に同期するに足る遅延を与
えられる。制御回路６０はこの発明の一部と考えられな
いため詳示しないが、第１Ｏ図のタイミング図を助けに
して当業者が計数器その池の論理回路を含む通常の部品
で構成し得るものである。第１０図において、波形Ｈ３
Ｍ、　ＶＳＭは制御回路６０に印加式れる水平垂直の同
期信号、波形ＹＭは処理回路４０からの主チャンネルル
ミナンス信号、波形ＳＭは制御回路６０から生成きれる
信号ＳＭを表わす。

第１０図はＮＴＳＣ映像信号のあるフィールドから選ば
れた線と次のフィールドの最初の２本の線を示している
。図の上端の数字は各フィールド内の線の数を表わす。

第１０図にはまた各フィールド間に生ずる等化パルヌと
垂直同期パルスも含まれている。

信号ＳＭは幅、（Ｈ１間隔４’Ｈのバフ１フ列から成り
、第１図に示すように主画像の下側に補助画像を置くト
キ、このバルクばＮＴＳＣフィールドの各水平線の復号
である第１８９番目から第２５２番目までの線の間だけ
生ずる。信号ＳＭが高論理レベルのときマルチプレクサ
５２はマトリックス８０と主メモリ７０に補助チャンネ
ルサンプルを供給するようになっているが、信号ＳＭが
低論理レベルのときマルチプレクサ５２は処理回路４０
からの主チヤンネルサンプルを供給する。マルチプレク
サ５２は主チヤンネルサンプル供給と補助チャンネルサ
ンプル供給の間で切換えられて第１図に示すような合成
土／補助画像を生成する。

マイクロプロセッサ１２はこの発明のこの実施例におい
て主信号と補助信号の処理を制御するが、第１１図はそ
の制御シーケンスを示すフローチャートである。グロッ
ク１１１０はマイクロプロセッサの初期設定７−ケンス
を示し、その第１段階は主／補助制御信号ＭＡ、〜ＭＡ
４をリセットすることである。上述の様に、これらの信
号は主チヤンネル信号処理に対し論理高レバル状態にセ
ットされ、補助チャンネル信号処理に対し論理低レベル
状態にリセットされる。信号ＭＡ２〜ＭＡ４は信号ＭＡ
、に対しその添字数字の増すほど大きくそれぞれ異つた
量だけ遅延されているっ各信号は受像機の行うバイグラ
イン化葛れた信号処理の各段階を制御する。従って「Ｍ
Ａ　リセット」の段階ではＭＡ、、ＭＡ２、ＭＡ３、Ｍ
Ａ　４を逐次リセットする。任意の２つのＭＡ倍信号変
える間の遅延の量はその信号により制御される装置間の
処理の遅れに依存する。

遅延がマイクロッ”ロセツサの命令サイクルの整数であ
れば、その２つの信号を直接マイクロプロセッサにより
変えることができるが、他の場合はマイクロプロセッサ
は例えば他の３つの信号全生成する３段遅延回路（図示
せず）に１つの信号を供給することができる。これは各
Ｍ　Ａ信号が低論理レベルから高論理レベルに変るどの
ｌ−ＭＡ上セツトの段階にも言える。

初期設定グロック１１１０の第２段階は変数０ＤＤＦに
Ｏを割当てることである。０ＤＤＦは処理中の各線が奇
数フィールドのものか偶数フィールドのものかを（それ
ぞれ○ＤＤＦ＝１と○ＤＤＦ＝０で９示す。この変数は
補助画像の各線が補助信号のフィールド１つ置きに（す
なわち各奇数フィールド間ド）取られることを保証する
ために用いられる。初期設定の第３段階は計数器ＬＴ工
ＭＥ、ＦＴ工ＭＥを０にリセットすることである。計数
器ＬＴＩＭＥおよびＦＴ工ＭＥは例えばマイクロプロセ
ッサに内蔵されていて、各クロックパルスごとに１ずつ
歩進される。これらの計数器はそれぞれ最後の水平同期
パルス（ＬＴ工ＭＥ）および垂直同期バルク（ＦＴ工Ｍ
Ｅ）以後に生じた４　ｆｓｃクロックパルスを計数する
もので、マイクロプロセッサに用いられてそれが発生す
る信号を補助チャンネルの水平および垂直同期パルスに
それぞれ同期させる働らきをする。マイクロプロセッサ
に利用し得る計数器が内蔵されていないときは、このＬ
Ｔ工ＭＥとＦ’Ｔ工ＭＥを４　ｆｓｃクロック計数鎮の
関数として実現することもできる。例えば、ＦＴ工ＭＥ
はそのクロック計数値からある変数を引いたものとする
ことができる。この場合は計数器ＦＴ工ＭＥをリセット
するプログラム段階はそのときのクロック計数値をその
変数に割当てることになる。

初期設定のシーケンスの第４段階は、少くとも１フレ一
ム期間中補助チャンネル信号を監視して連発する補助チ
ャンネルの水平同期パルス間および垂直同期パルス間の
クロックパルス数の正確な推定値を求めることである。

これは例えば同期分離器２６からの水平垂直の同期パ／
ｌ／ヌにベクトルの異った割込みをさせることにより達
せられる。この割込みを取扱う割込みサブルーチンは補
助信号の水平同期パルス相互間の時間であるそのときの
Ｅ（Ｔ工ＭＥの値または補助信号の垂直同期パルス相互
間の時間であるそのときのＦＴ工ＭＥの値をその割込み
とその前の割込みに対するクロック計数値の差で平均す
ることができる。初期設定シーケンスにおけるこの段階
は偶数フィールドの最後の線まで少くとも１フレ一ム期
間補助チャンネルの信号を監視するものである。マイク
ロプロセッサは例えば最後の水平同期パルスと最初の等
化パルスの間の時間を監視して奇数フィールドと偶数フ
ィールドを識別することができる。すなわち、この時間
は奇数フィールドよシ偶数フィールドの方が長い。

初期設定シーケンス１１１０の最後の段階は主／補助制
御信号ＭＡ、〜ＭＡ４をセットして主チャンネルの信号
が処理表示されるようにすることである。

判定グロック１１１２はマイクロプロセッサの制御シー
ケンスを計数器ＦＴＩＭＥの計数値が補助信号の垂直同
期パルス間の時間計算値ＶＴ工ＭＥ以上になるまで１つ
のループを循環させることにより補助チャンネルの垂直
同期信号に同期する。

ＦＴ工ＭＥがＶＴ工ＭＥ以上のとき、マイクロプロセッ
サ１２はブロック１１１４で示す割込みを行う。ブロッ
クユニ１４の第１段階はＶＴ工ＭＥを更新することであ
る。この段階は垂直同期割込みに結合された割込みルー
チンで実行されるが、これはここではマイクロプロセッ
サ制御シーケンス中に置かれてほぼそれが起るときを示
す。ブロック１１１４の次の２段階は補助チャンネルの
フィールドおよび線時間計数器ＦＴ工ＭＥとＬＴ工Ｍ　
ＥをＯにリセットし、補助チャンネルの奇数フィールド
表示器０ＤＤＦの値を１とＯの間で変えることである。

０ＤＤＦが処理された最後のフィールドで１でるれば、
今の、フィールドでＯに変えられるが、最後のフィール
ドで０であれば今のフィールドで１に変えられる。ブロ
ック１１１４の最終段階は変数ＬＩＮＥＮＯに０値を割
当てることである。

Ｌ　工’Ｎ　Ｅ　Ｎ　Ｏは補助信号の各水平線期間ごと
に１ずつ歩進でれるため、補助画像のその時の線の番号
ｔ”　示ス。Ｌ工ＮＥＮＯはマイクロプロセッサによシ
ＭＡ信号をセット、リセットし、櫛型濾波器３１０に印
７Ｉｒｌテれる加重係数を変えるために用いられる。

判定ブロック１１１６°はブロック１１１４の後に来る
マイクロプロセッサの命令シーケンス中の次の段階で、
もし変数０ＤＤＦが０値を有し、補助チャンネルが偶数
フィールドを供給中であることを示しておれば、マイク
ロプロセッサはグロック１１１５に分岐する。ブロック
１１１５は櫛型濾波器３１０の加重係数を第５図の表の
第１列に示すものに変える。これらの加重係数は主画像
の連続３本の線を処理するのに適し、補助信号の偶数フ
ィールド期間中用いられる。これはこの期間中主画像の
各線だけが処理されているためである。マイクロプロセ
ッサ制御シーケンスにおけるグロック１１１５の次の段
階は判定ブロック１１１２で、このブロックはマイクロ
プロセッサを次の垂直同期パルスが生ずるまでループ内
を循環させる。

ブロック１１１６で変数０ＤＤＦの値が１であれば、マ
イクロプロセッサの制御シーケンス中の次の段階が判定
ブロックユニ１８である。ブロック１１１８はあるフィ
ールドの始めの消えた腺を取扱うループ中の最初のブロ
ックであシ、ＮＴ　Ｓ　Ｃ方式ではこの様な線区間が２
１ある。判定ブロック１１１８は変数り工ＮＥＮＯに記
憶された補助チャンネルの線番号を値２１を比較する。

Ｌ工Ｎ　Ｅ　Ｎ　Ｑの直が２１未満の間マイクロップロ
セッサはブロック１１１６からユニ１８に移動する。判
定グロックユユユ８は水平線の終シまで待つループであ
る。計数器変数ＬＴ工ＭＥの値が所定の水平線時間ＨＴ
　工Ｍ　Ｅ未満であれば、このブロックはそれを分岐し
て戻し、再試験するが、ＨＴ工ＭＥ以上であれば制御シ
ーケンスはブロック１１２２に切換えられる。グロック
１１２２は変数ＨＴ工Ｍ　Ｅを更新し、Ｌ工ＮＥＮ○の
値を歩進し、線時間計数器Ｌ　Ｔ　ｉ　Ｍ　Ｅをリセッ
トスる。マイクロプロセッサはブロック１１２２からル
ープの始めの判定ブロックに戻る。

Ｌ　Ｉ　Ｎ　Ｅ　Ｎ　Ｏの値が２１を超えると、判定ブ
ロック１１１８からマイクロプロセッサ制御シーケンス
がブロック１１２４にジャンプする。ブロック１１２４
は補助信号の画像処理の第１段階でるる。この段階で補
助チャンネルの線番号り工ＮＥＮＯの４を法とする道が
変数ＬＮに代入され、制御シーケンスはブロック１１２
６に進む。Ｌ　Ｎ　＝　Ｏであれば、判定グロック１１
２６からブロック１１２８にプログラムが進むが、他の
場合はブロック１１３０に進む。

ＬＮ＝ｏのとき、そのときの補助チャンネルの線の番号
り工ＮＥＮＯは４で割切れる数である。この条件を満足
する腺がこの実施例で補助画像構成用に選ばれる。従っ
て、グロックユニ２８で主／補助制御信号ＭＡ、〜ＭＡ
４がリセットされて主チャンネル官号処理から補助チャ
ンネル信号処理に切換わる。マイクロプロセッサのプロ
グラムはブロック１１２８から判定ブロック１１４０に
進む。このプ　−ロツク１１４０では、そのときのフィ
ールドに処理すべき線がまだあるときプログラムが判定
プロン１り１１２０に戻シ、もうないとき（すなわちＦ
Ｔ工ＭＥがＶＴ工ＭＥ以上のとき）ブロック１１１４に
戻って次のフィールドの処理が始まる。

判定ブロック１１２４でＬＮ（Ｏであれば、マイクロプ
ロセッサプログラムは判定ブロック１１３０に進む。ブ
ロック１１３０でＬＮ＝１であればブロック１ユ３２に
進み、ＬＮＮであれば判定ブロック１１３４に進む。ブ
ロック１１３２では選ばれた補助チャンネル線の直後の
主チヤンネル線の処理が制御されるが、その第１段階で
信号ＭＡ、〜ＭＡ４がセットされて主信号処理が再開で
れ、第２段階で第３図の櫛型濾波器３１０に印加でれる
加重係数が第５図の表の第３列に示すように変えられる
。この次のプログラム段階は上述の判定プロックユ１４
０である。

ブロック１１３０で変数ＬＮが１でなければ、プログラ
ムが判定グロックユニ３４に進む。このブロック１１３
４でＬＮ＝２であればブロック１１３６に進み、Ｌ　Ｎ
＼２であれば（すなわちＬＮ＝３であれば）プロンクコ
１３８に進む。ブロック１１３６　（！：１１３８では
櫛型濾波器３１０に印加される加重係数がそれぞれ第５
図の表の第４列と第５列に示すように変えられる。ブロ
ック１１３６および１１３８から上述のブロック１１４
０にプログラムは進む。

マイクロプロセッサはこの制御ループを新しい補助チャ
ンネルが選ばれるまで続け、そのとき第２図のチャンネ
ル選択器１０からの信号に応じて初期設定ブロック１１
１０に戻る。

マイクロプロセッサ１２の他の機能は第３図のクロミナ
ンス処理回路３８０からの主チャンネルと補助チャンネ
ルのサンプルをデータ母線ＳＰＤを介して監視し、主チ
ャンネルと補助チャンネルの判型係数を母線ＳＰＤを介
してこの処理回路に供給することにより、クロミナンス
利得を制御することである。この殿能はこの発明の一部
とは考えられないため、その制御フローチャートは示ざ
ｌい。

この機能は当業者に公知のプログラム技法により第１１
図のプログラムの主および補助処理段階中に集積するこ
ともできる。

上述の画中画式受像機は主チャンネルと補助チャンネル
に各１つ、合計２つずつの同調器、工Ｆ増幅器および復
調器を有するが、さらに経済的な方式ではそれがそれぞ
れ１つずつである。この発明は時分割多重化信号で動作
し、その信号処理はパイプライン化されているため、単
−同調器型画中画式受像機に特に適している。第１２図
は第２図の受像機を同調器１個に改造するに要する部分
のブロック図である。チャンネル選択器１０はマイクロ
プロセッサユ２に選ばれたチャンネルのチャンネル番号
とそれが主チャンネルか補助チャンネルかを示すデータ
信号を送り、マイクロプロセッサ１２はそのチャンネル
番号を同調器２２用の制御信号に変える。この制御信号
はチャンネ゛ルが選択されたときデータ母線ＴＤを介し
て同調器に送られる。

すると同調器２２はこの制御信号をその局部メモリに記
憶する。主チャンネルと補助チャンネルの切換はマイク
ロプロセッサ１２から線路ＣＣを介して同調器２２に印
加でれる１ビット信号によシ制御される。同調器２２か
らのアナログ合成映像信号［ＡＤ変換器３４と同期分離
器２６に印加される。ＡＤ変換器３４は主チャンネルの
バースト成分に同期されたクロックによシ駆動されて、
受像機の残部に主および補助合成映像信号のデジタルサ
ンプルを供給する。同期分離器２６は主チャンネルと補
助チャンネルの垂直および水平同期パルスを生成し、こ
れらのパルスは通常の垂直および水平発振器（図示せず
）を同期して主チャンネルと補助チャンネル用の連続パ
ルスを生成するのに用いられる。補助チャンネルの水平
垂直発振器からのパルスを、実際の水平垂直同期パルス
の代りに用いてマイクロプロセッサ１２を補助信号に同
期させることもできる。また同期分離器２６からの同期
パルスを直接マイクロプロセッサ１２に印加することも
できる。この場合は主パルスと補助パルスを区別するた
め水平垂直同期信号に関係する割込みサブルーチンに若
干のプログラム段階を追加することが望ましい。

このプログラム段階は例えば補助チャンネルの水平垂直
同期パルスについて計算でれた間隔の倍数に近い間隔で
生ずるパルスだけを同期するものである。同期分離器２
６で生成されたパーストゲート信号も同様に主信号と補
助信号の両用のパーストゲート信号である。

補助チャンネルの水平垂直の発振器からの出力パルスに
応じてマイクロプロセッサ１２は同調器を主チャンネル
と補助チャンネルの間で切換える。

主実施例におけるように、同調器は補助画像の各フレー
ムを構成する２つのフィールドの一方の線４本ごとの補
助チャンネルの水平同期パルスの前縁の直前に主チャン
ネルから補助チャンネルに切換えられ、これらの線上の
有効映像信号の終了直後に補助チャンネルから主チャン
ネルに切換えられる。

【図面の簡単な説明】

第１図はこの発明分利用した表示装置上に生成される画
像形態を示す略示図、第２図はこの発明の１実施例を含
む画中画式テレビジョン受像機のブロック図、第３図は
第２図の受像機に用いられる主／補助信号処理回路のブ
ロック図、第４図は第３図の信号処理回路に用いられる
櫛型濾波器のブロック図、第５図は第４図の筒型濾波器
の動作を説明するだめの数稙を示す図、第６図はクロミ
ナンス処理回路のブロック図、第７図は第６図のクロミ
ナンス処理回路に用いる位相誤差検知器のブロック図、
第８Ａ図および第８Ｂ図は第２図の受像機に用いられる
補助信号メモリのブロック図、第９Ａ図および第９Ｂ図
はそれぞれ主信号のルミナンス信号メモリおよび色差信
号メモリのブロック図、第１０図は第２図の受像機に用
いられるマルチブレフサ制御回路の動作を説明するため
の信号波形図、第１１図は第２図のテレビジョン受像機
の動作を説明するだめのフローチャート、第１２図は第
２図の受像機の一部の他の実施例を示すブロック図であ
る。 １６・・・映像信号源、３０・・発振器、３１０・・・
濾波手段、３８０・・・位相補正手段。 才／図 才４０

Claims (1)

【特許請求の範囲】
1. （１）それぞれルミナンス信号成分とカラーバースト信
   号成分を含むクロミナンス信号成分を有し、互いに交番
   する独立の第１および第２の合成映像信号を持つ時分割
   多重化映像信号の信号源と、上記第１の合成映像信号成
   分のカラーバースト信号成分の周波数の整数倍に実質的
   に等しい周波数を有する基準クロック信号を発生する発
   振器と、上記時分割多重化合成映像信号に応じてこれか
   らクロミナンス信号成分を分離し、上記第１および第２
   の合成映像信号成分の各クロミナンス成分にそれぞれ対
   応し、互いに交番する第１および第２のクロミナンス信
   号成分を持つ時分割多重化クロミナンス信号を生成する
   濾波手段と、 上記時分割多重化クロミナンス信号、上記基準クロック
   信号および上記カラーバースト信号成分に応じて第１お
   よび第２の位相補正済クロミナンス信号を生成する位相
   補正手段とを含む映像信号処理方式。