JP3674781B2 - 正弦波発生方法および回路 - Google Patents
正弦波発生方法および回路 Download PDFInfo
- Publication number
- JP3674781B2 JP3674781B2 JP2002026448A JP2002026448A JP3674781B2 JP 3674781 B2 JP3674781 B2 JP 3674781B2 JP 2002026448 A JP2002026448 A JP 2002026448A JP 2002026448 A JP2002026448 A JP 2002026448A JP 3674781 B2 JP3674781 B2 JP 3674781B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- sine wave
- constant
- subtracting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はディジタルシンセサイザー等に使用される周波数可変の正弦波発生方法および回路に係り、特にその小型化を図る技術に関するものである。
【０００２】
【従来の技術】
ディジタルシンセサイザーは、周波数ホッピングを用いたスペクトラム拡散のような搬送波の周波数を高速に変更する必要のある通信システム等に、高速ＰＬＬとして用いられる回路である。これは図７に示すようにデータＲＯＭ６ｌとアドレス発生回路６２から構成され、ＲＯＭ６１にsin波形テーブルを記憶させておき、指定された周波数になるようなデータを読み出すことのできるアドレスデータをアドレス発生回路６２で発生し、このアドレスデータを用いてＲＯＭ６１内の正弦波データを読み出すものである。
【０００３】
ここで、データの読み出し速度fsを２ＭＨｚとしたときの動作の例を述べる。発生する正弦波の可変周波数の１ステップΔｆを１ＫＨｚとすると、ＲＯＭ６１のデータ数はfs／Δｆだけ必要であるので、前記の例では2048ワードのデータ量となる。ｎを０から2047までの整数とするとＲＯＭ６１から出力する正弦波データは、
Ｄ(n)＝sin（２πｎ／2048）
となる。ここでｎ＝０，１，２，・・・・，2047，０，１，２，・・・・と変化させると１ＫＨｚの正弦波が得られる。またｎ＝０，３，６，・・・・，2046，１，４，７，・・・・と変化させると３ＫＨｚの正弦波が得られる。この場合、１データを10bit程度で表現してもＲＯＭ６１は20Ｋbit必要になり回路が大きくなってしまう。
【０００４】
【発明が解決しようとする課題】
このように、従来回路ではfs／Δｆを大きくしようとすると、非常に大きなＲＯＭが必要になってしまう欠点を有している。またfs／Δｆが整数になる周波数の正弦波しか得られない欠点も有している。
【０００５】
本発明は上記従来回路の欠点に鑑みてなされたもので、その目的は、ＲＯＭによるsin波形テーブルを用いずに正弦波を発生する方法および回路を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、第１の定数から入力信号を減算して第１の減算信号とし、該第１の減算信号を積分して第１の積分信号とし、該第１の積分信号を再度積分して第２の積分信号とし、該第２の積分信号に第３の定数を乗算して前記入力信号とし、前記第２の積分信号から第２の定数を減算して正弦波信号とすることを特徴とする正弦波発生方法とした。
【０００７】
請求項２にかかる発明は、請求項１にかかる発明において、前記第２の積分信号から第２の定数を減算して正弦波信号とすることに代えて、前記第２の積分信号からオフセット成分を除去して正弦波信号とし、または前記第２の積分信号をハイパスフィルタに入力することにより正弦波信号とすることを特徴とする正弦波発生方法とした。
【０００８】
請求項３にかかる発明は、請求項２にかかる発明において、前記オフセット成分の除去は、前記第２の積分信号の最大値と最小値を加算した値を１／２にし、この１／２した値を前記第２の積分信号から減算することにより行うことを特徴とする正弦波発生方法とした。
【０００９】
請求項４にかかる発明は、第１の定数が加算信号として入力する第１の減算回路と、該第１の減算回路の出力信号を積分する第１の積分回路と、該第１の積分回路の出力信号を再度積分する第２の積分回路と、該第２の積分回路の出力信号から第２の定数を減算する第２の減算回路と、前記第２の積分回路の出力信号に第３の定数を乗算して前記第１の減算回路に減算信号として入力する乗算回路とを具備し、前記第２の減算回路から正弦波信号を出力することを特徴とする正弦波発生回路とした。
【００１０】
請求項５にかかる発明は、請求項４にかかる発明において、前記第２の減算回路を、オフセット除去回路またはハイパスフィルタに置き換えたことを特徴とする正弦波発生回路とした。
【００１１】
請求項６にかかる発明は、請求項５にかかる発明おいて、前記オフセット除去回路は、前記第２の積分回路の出力信号の最大値を検出する最大値検出回路と、前記第２の積分回路の出力信号の最小値を検出する最小値検出回路と、前記最大値検出回路の検出信号と前記最小値検出回路の検出信号を加算する加算回路と、該加算回路の出力信号を１／２にする除算回路と、該除算回路の出力信号を前記第２の積分回路の出力信号から減算する第３の減算回路とを具備することを特徴とする正弦波発生回路とした。
【００１２】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態の正弦波発生方法を説明するための説明図である。図１において、１１は第１の定数Ａから入力信号を減算する第１の減算手段、１２はその減算手段１１の出力信号を積分する第１の積分手段、１３はその積分手段１２の出力信号をさらに積分する第２の積分手段、１４はその積分手段１３の出力信号に第３の定数Ｃを乗算して第１の減算手段１１に前記入力信号として入力する乗算手段、１５は積分手段１３の出力信号から第２の定数Ｂを減算する第２の減算手段である。
【００１３】
このように、本実施形態では、第１の減算手段１１で第１の定数Ａから第１の乗算手段１４の出力信号を減算し、その減算信号を第１の積分手段１２で積分し、その積分信号を第２の積分手段１３で再度積分する。この再積分出力に乗算手段１４で第３の定数Ｃを乗算して前記減算手段１１に帰還する。また、この再積分出力から第２の減算手段１５で第２の定数Ｂを減算して正弦波出力信号とするものである。
【００１４】
この正弦波発生方法を実施する具体的な回路を図５に示す。減算器５１の正入力（加算入力）に定数Ａを入力するとともに負入力（減算入力）に乗算器５６の出力信号を入力し、減算器５１の出力信号を加算器５２の一方に入力する。また加算器５２の出力信号をＤＦＦ５３に入力し、ＤＦＦ５３の出力信号を加算器５４の一方に入力すると共に加算器５２の他方にも入力する。これにより加算器５２とＤＦＦ５３により第１の積分手段１２が実現される。同様に、加算器５４の出力信号をＤＦＦ５５に入力し、ＤＦＦ５５の出力信号を減算器５７の正入力に入力すると共に加算器５４の他方にも入力する。これにより加算器５４とＤＦＦ５５により第２の積分手段１３が実現される。さらにＤＦＦ５５の出力信号を乗算器５６の一方に入力し、乗算器５６の出力信号は減算器５１の負入力に入力する。さらに減算器５７の負入力に第２の定数Ｂを、乗算器５６の他方の入力に第３の定数Ｃを入力し、ＤＦＦ５３と５５はクロックＣＬＫにより入力をラッチし出力する構成となっている。
【００１５】
図８は、図５の回路の定数Ａに0.01を、定数Ｃに0.03125（1/32)を入れたときのＤＦＦ５５の出力を論理シミュレーションで求めた結果である。この例では51クロックで１波（１周期）の正弦波が発生している。定数Ｂを0.12とし、図８の波形から減算回路５７によりこの定数Ｂを減算すれば、中心値が０のディジタルの正弦波が得られる。図９は、図８の正弦波の1024ステップ目までをＦＦＴ（高速フーリエ変換）で解析したスペクトラムであり、正弦波のパワーが20（1024データ／51クロック）番目（横軸の２０）に発生している。これに対し２次以降の高調波歪みのパワーは−150ｄＢ以下であり、非常に純度の高い正弦波が得られていることが判る。
【００１６】
以上のように、本実施形態では、定数Ｃを変化させることにより正弦波の周波数を可変にでき、定数Ａを変化させることによりその正弦波の振幅を可変にできる。また、周波数を切り換えるときは、定数Ｃを変えた時点で周波数が変更されるが、そのときは積分内容が保存されているため波形の連続性を保ちながら周波数が変更される。
【００１７】
［第２の実施形態］
図２は本発明の第２の実施形態の正弦波発生方法を説明するための説明図である。本実施形態は、図１に示した第１の実施形態における第２の減算手段１５と第２の定数Ｂの部分を、オフセット除去手段２５に置き換えたものである。すでに説明した図８で判るように、第２の減算手段１５と第２の定数Ｂは、第２の積分手段１３の出力信号に発生した正弦波の中心値を０レベルに移動する働きをする。第２の積分手段１３に発生する波形は正弦波と直流（オフセット成分）を加算したものとなっているので、第２の積分手段１３の出力信号からオフセット除去手段２５によってそのオフセット成分を除去する手法を採用すれば、第２の減算手段１５と第２の定数Ｂからなる構成と同一の機能を実現可能となる。
【００１８】
図６はこのオフセット除去手段２５の具体的な回路図である。２５１は最大値検出回路、２５２は最小値検出回路、２５３は最大値検出回路２５１の検出信号と最小値検出回路２５２の検出信号とを加算する加算回路、２５４はその加算回路２５３の出力信号をビットシフトにより１／２にする除算回路、２５５は積分手段１３からの入力信号から除算回路２５４の出力信号を減算する第３の減算回路である。これにより、入力正弦波信号の最大値と最小値の１／２、つまり中間値が入力正弦波信号から減算されるので、その中間値を０レベルとして時間経過と共に正負の値を交互に出力する正弦波信号が得られる。
【００１９】
なお、このオフセット除去手段２５に代えて、直流を除去する機能を有するハイパスフィルタを使用しても、そのオフセット除去手段２５と同一の機能が得られる。
【００２０】
［第３の実施形態］
図３は本発明の第３の実施形態の正弦波発生回路を示す説明図である。図３において、３１は第１の定数Ａから入力信号を減算する第１の減算回路、３２はその減算回路３１の出力信号を積分する第１の積分回路、３３はその積分回路３２の出力信号をさらに積分する第２の積分回路、３４はその積分回路３３の出力信号に第３の定数Ｃを乗算して第１の減算回路３１に前記入力信号として入力する乗算回路、３５は積分回路３３の出力信号から第２の定数Ｂを減算する第２の減算回路である。
【００２１】
このように、本実施形態では、第１の減算回路３１で第１の定数Ａから第１の乗算回路３４の出力信号を減算し、その減算信号を第１の積分回路３２で積分し、その積分信号を第２の積分回路３３で再度積分する。この再積分出力に乗算回路３４で第３の定数Ｃを乗算して前記減算回路３１に帰還する。また、この再積分出力から第２の減算回路３５で第２の定数Ｂを減算して正弦波出力信号とするものである。この実施形態の動作は、第１の実施形態で説明した動作と同じである。
【００２２】
［第４の実施形態］
図４は本発明の第４の実施形態の正弦波発生回路を示す説明図である。本実施形態は、第３の実施形態における第２の減算回路３５と第２の定数Ｂの部分を、オフセット除去回路４５に置き換えたものであり、他は第３の実施形態で説明したものと同じである。また、オフセット除去回路４５としては、図６に示した回路やハイパスフィルタを使用することができ、動作は第２の実施形態て説明したものと同じである。
【００２３】
【発明の効果】
以上のように本発明は、sin波形テーブルを記憶する大規模ＲＯＭがなくても正弦波を発生可能であり回路規模を従来回路より大幅に削減可能であるうえ、従来回路ではΔｆおきの周波数の正弦波しか発生できなかったのに対し、第３の定数Ｃを変化させることにより任意の周波数の正弦波を発生できる特徴を有している。また正弦波の強弱の調整は、従来回路では乗算回路により正弦波データに定数を乗算することにより行っていたが、本発明では第１の定数Ａを変化させることにより簡単に正弦波振幅を可変にできる特徴を有している。さらに、第１の周波数から第２の周波数に周波数を変えるとき、従来回路ではＲＯＭデータの読み出しのため第２の周波数の初めのデータは０から始めなければならないので、変化の前後の正弦波の連続性が保てないのに対し、本発明では第３の定数Ｃを変えた時点で周波数が変更され、そのときの積分内容は保存されているため波形の連続性を保ちながら周波数が変更される特徴を有している。
【００２４】
このように、本発明は従来回路では実現困難であった、高純度で、任意の周波数の発振が可能で、かつ周波数変化の際に波形の連続性が保てるといった従来技術では実現できなかった機能が実現可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の正弦波発生方法の説明図である。
【図２】 本発明の第２の実施形態の正弦波発生方法の説明図である。
【図３】 本発明の第３の実施形態の正弦波発生回路の説明図である。
【図４】 本発明の第４の実施形態の正弦波発生回路の説明図である
【図５】 図１の正弦波発生方法を実施するための具体的な回路図である。
【図６】 図２のオフセット除去手段の部分の具体的な回路図である。
【図７】 従来の正弦波発生回路の説明図である。
【図８】 図５において発生する正弦波の波形図である。
【図９】 図５において発生する正弦波のスペクトラム図である。
【符号の説明】
１１：第１の減算手段、１２：第１の積分手段、１３：第２の積分手段、１４：乗算手段、１５：第２の減算手段、２５：オフセット除去手段
２５１：最大値検出回路、２５２：最小値検出回路、２５３：第３の減算回路、２５４：除算回路、２５５：第４の減算回路
３１：第１の減算回路、３２：第１の積分回路、３３：第２の積分回路、３４：乗算回路、３５：第２の減算回路、４５：オフセット除去回路
５１：第１の減算器、５２：加算器、５３：ＤＦＦ、５４：加算器、５５：ＤＦＦ、５６：乗算器、５７：第２の減算器
６１：データＲＯＭ、６２：アドレス発生回路
【発明の属する技術分野】
本発明はディジタルシンセサイザー等に使用される周波数可変の正弦波発生方法および回路に係り、特にその小型化を図る技術に関するものである。
【０００２】
【従来の技術】
ディジタルシンセサイザーは、周波数ホッピングを用いたスペクトラム拡散のような搬送波の周波数を高速に変更する必要のある通信システム等に、高速ＰＬＬとして用いられる回路である。これは図７に示すようにデータＲＯＭ６ｌとアドレス発生回路６２から構成され、ＲＯＭ６１にsin波形テーブルを記憶させておき、指定された周波数になるようなデータを読み出すことのできるアドレスデータをアドレス発生回路６２で発生し、このアドレスデータを用いてＲＯＭ６１内の正弦波データを読み出すものである。
【０００３】
ここで、データの読み出し速度fsを２ＭＨｚとしたときの動作の例を述べる。発生する正弦波の可変周波数の１ステップΔｆを１ＫＨｚとすると、ＲＯＭ６１のデータ数はfs／Δｆだけ必要であるので、前記の例では2048ワードのデータ量となる。ｎを０から2047までの整数とするとＲＯＭ６１から出力する正弦波データは、
Ｄ(n)＝sin（２πｎ／2048）
となる。ここでｎ＝０，１，２，・・・・，2047，０，１，２，・・・・と変化させると１ＫＨｚの正弦波が得られる。またｎ＝０，３，６，・・・・，2046，１，４，７，・・・・と変化させると３ＫＨｚの正弦波が得られる。この場合、１データを10bit程度で表現してもＲＯＭ６１は20Ｋbit必要になり回路が大きくなってしまう。
【０００４】
【発明が解決しようとする課題】
このように、従来回路ではfs／Δｆを大きくしようとすると、非常に大きなＲＯＭが必要になってしまう欠点を有している。またfs／Δｆが整数になる周波数の正弦波しか得られない欠点も有している。
【０００５】
本発明は上記従来回路の欠点に鑑みてなされたもので、その目的は、ＲＯＭによるsin波形テーブルを用いずに正弦波を発生する方法および回路を提供することである。
【０００６】
【課題を解決するための手段】
請求項１にかかる発明は、第１の定数から入力信号を減算して第１の減算信号とし、該第１の減算信号を積分して第１の積分信号とし、該第１の積分信号を再度積分して第２の積分信号とし、該第２の積分信号に第３の定数を乗算して前記入力信号とし、前記第２の積分信号から第２の定数を減算して正弦波信号とすることを特徴とする正弦波発生方法とした。
【０００７】
請求項２にかかる発明は、請求項１にかかる発明において、前記第２の積分信号から第２の定数を減算して正弦波信号とすることに代えて、前記第２の積分信号からオフセット成分を除去して正弦波信号とし、または前記第２の積分信号をハイパスフィルタに入力することにより正弦波信号とすることを特徴とする正弦波発生方法とした。
【０００８】
請求項３にかかる発明は、請求項２にかかる発明において、前記オフセット成分の除去は、前記第２の積分信号の最大値と最小値を加算した値を１／２にし、この１／２した値を前記第２の積分信号から減算することにより行うことを特徴とする正弦波発生方法とした。
【０００９】
請求項４にかかる発明は、第１の定数が加算信号として入力する第１の減算回路と、該第１の減算回路の出力信号を積分する第１の積分回路と、該第１の積分回路の出力信号を再度積分する第２の積分回路と、該第２の積分回路の出力信号から第２の定数を減算する第２の減算回路と、前記第２の積分回路の出力信号に第３の定数を乗算して前記第１の減算回路に減算信号として入力する乗算回路とを具備し、前記第２の減算回路から正弦波信号を出力することを特徴とする正弦波発生回路とした。
【００１０】
請求項５にかかる発明は、請求項４にかかる発明において、前記第２の減算回路を、オフセット除去回路またはハイパスフィルタに置き換えたことを特徴とする正弦波発生回路とした。
【００１１】
請求項６にかかる発明は、請求項５にかかる発明おいて、前記オフセット除去回路は、前記第２の積分回路の出力信号の最大値を検出する最大値検出回路と、前記第２の積分回路の出力信号の最小値を検出する最小値検出回路と、前記最大値検出回路の検出信号と前記最小値検出回路の検出信号を加算する加算回路と、該加算回路の出力信号を１／２にする除算回路と、該除算回路の出力信号を前記第２の積分回路の出力信号から減算する第３の減算回路とを具備することを特徴とする正弦波発生回路とした。
【００１２】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態の正弦波発生方法を説明するための説明図である。図１において、１１は第１の定数Ａから入力信号を減算する第１の減算手段、１２はその減算手段１１の出力信号を積分する第１の積分手段、１３はその積分手段１２の出力信号をさらに積分する第２の積分手段、１４はその積分手段１３の出力信号に第３の定数Ｃを乗算して第１の減算手段１１に前記入力信号として入力する乗算手段、１５は積分手段１３の出力信号から第２の定数Ｂを減算する第２の減算手段である。
【００１３】
このように、本実施形態では、第１の減算手段１１で第１の定数Ａから第１の乗算手段１４の出力信号を減算し、その減算信号を第１の積分手段１２で積分し、その積分信号を第２の積分手段１３で再度積分する。この再積分出力に乗算手段１４で第３の定数Ｃを乗算して前記減算手段１１に帰還する。また、この再積分出力から第２の減算手段１５で第２の定数Ｂを減算して正弦波出力信号とするものである。
【００１４】
この正弦波発生方法を実施する具体的な回路を図５に示す。減算器５１の正入力（加算入力）に定数Ａを入力するとともに負入力（減算入力）に乗算器５６の出力信号を入力し、減算器５１の出力信号を加算器５２の一方に入力する。また加算器５２の出力信号をＤＦＦ５３に入力し、ＤＦＦ５３の出力信号を加算器５４の一方に入力すると共に加算器５２の他方にも入力する。これにより加算器５２とＤＦＦ５３により第１の積分手段１２が実現される。同様に、加算器５４の出力信号をＤＦＦ５５に入力し、ＤＦＦ５５の出力信号を減算器５７の正入力に入力すると共に加算器５４の他方にも入力する。これにより加算器５４とＤＦＦ５５により第２の積分手段１３が実現される。さらにＤＦＦ５５の出力信号を乗算器５６の一方に入力し、乗算器５６の出力信号は減算器５１の負入力に入力する。さらに減算器５７の負入力に第２の定数Ｂを、乗算器５６の他方の入力に第３の定数Ｃを入力し、ＤＦＦ５３と５５はクロックＣＬＫにより入力をラッチし出力する構成となっている。
【００１５】
図８は、図５の回路の定数Ａに0.01を、定数Ｃに0.03125（1/32)を入れたときのＤＦＦ５５の出力を論理シミュレーションで求めた結果である。この例では51クロックで１波（１周期）の正弦波が発生している。定数Ｂを0.12とし、図８の波形から減算回路５７によりこの定数Ｂを減算すれば、中心値が０のディジタルの正弦波が得られる。図９は、図８の正弦波の1024ステップ目までをＦＦＴ（高速フーリエ変換）で解析したスペクトラムであり、正弦波のパワーが20（1024データ／51クロック）番目（横軸の２０）に発生している。これに対し２次以降の高調波歪みのパワーは−150ｄＢ以下であり、非常に純度の高い正弦波が得られていることが判る。
【００１６】
以上のように、本実施形態では、定数Ｃを変化させることにより正弦波の周波数を可変にでき、定数Ａを変化させることによりその正弦波の振幅を可変にできる。また、周波数を切り換えるときは、定数Ｃを変えた時点で周波数が変更されるが、そのときは積分内容が保存されているため波形の連続性を保ちながら周波数が変更される。
【００１７】
［第２の実施形態］
図２は本発明の第２の実施形態の正弦波発生方法を説明するための説明図である。本実施形態は、図１に示した第１の実施形態における第２の減算手段１５と第２の定数Ｂの部分を、オフセット除去手段２５に置き換えたものである。すでに説明した図８で判るように、第２の減算手段１５と第２の定数Ｂは、第２の積分手段１３の出力信号に発生した正弦波の中心値を０レベルに移動する働きをする。第２の積分手段１３に発生する波形は正弦波と直流（オフセット成分）を加算したものとなっているので、第２の積分手段１３の出力信号からオフセット除去手段２５によってそのオフセット成分を除去する手法を採用すれば、第２の減算手段１５と第２の定数Ｂからなる構成と同一の機能を実現可能となる。
【００１８】
図６はこのオフセット除去手段２５の具体的な回路図である。２５１は最大値検出回路、２５２は最小値検出回路、２５３は最大値検出回路２５１の検出信号と最小値検出回路２５２の検出信号とを加算する加算回路、２５４はその加算回路２５３の出力信号をビットシフトにより１／２にする除算回路、２５５は積分手段１３からの入力信号から除算回路２５４の出力信号を減算する第３の減算回路である。これにより、入力正弦波信号の最大値と最小値の１／２、つまり中間値が入力正弦波信号から減算されるので、その中間値を０レベルとして時間経過と共に正負の値を交互に出力する正弦波信号が得られる。
【００１９】
なお、このオフセット除去手段２５に代えて、直流を除去する機能を有するハイパスフィルタを使用しても、そのオフセット除去手段２５と同一の機能が得られる。
【００２０】
［第３の実施形態］
図３は本発明の第３の実施形態の正弦波発生回路を示す説明図である。図３において、３１は第１の定数Ａから入力信号を減算する第１の減算回路、３２はその減算回路３１の出力信号を積分する第１の積分回路、３３はその積分回路３２の出力信号をさらに積分する第２の積分回路、３４はその積分回路３３の出力信号に第３の定数Ｃを乗算して第１の減算回路３１に前記入力信号として入力する乗算回路、３５は積分回路３３の出力信号から第２の定数Ｂを減算する第２の減算回路である。
【００２１】
このように、本実施形態では、第１の減算回路３１で第１の定数Ａから第１の乗算回路３４の出力信号を減算し、その減算信号を第１の積分回路３２で積分し、その積分信号を第２の積分回路３３で再度積分する。この再積分出力に乗算回路３４で第３の定数Ｃを乗算して前記減算回路３１に帰還する。また、この再積分出力から第２の減算回路３５で第２の定数Ｂを減算して正弦波出力信号とするものである。この実施形態の動作は、第１の実施形態で説明した動作と同じである。
【００２２】
［第４の実施形態］
図４は本発明の第４の実施形態の正弦波発生回路を示す説明図である。本実施形態は、第３の実施形態における第２の減算回路３５と第２の定数Ｂの部分を、オフセット除去回路４５に置き換えたものであり、他は第３の実施形態で説明したものと同じである。また、オフセット除去回路４５としては、図６に示した回路やハイパスフィルタを使用することができ、動作は第２の実施形態て説明したものと同じである。
【００２３】
【発明の効果】
以上のように本発明は、sin波形テーブルを記憶する大規模ＲＯＭがなくても正弦波を発生可能であり回路規模を従来回路より大幅に削減可能であるうえ、従来回路ではΔｆおきの周波数の正弦波しか発生できなかったのに対し、第３の定数Ｃを変化させることにより任意の周波数の正弦波を発生できる特徴を有している。また正弦波の強弱の調整は、従来回路では乗算回路により正弦波データに定数を乗算することにより行っていたが、本発明では第１の定数Ａを変化させることにより簡単に正弦波振幅を可変にできる特徴を有している。さらに、第１の周波数から第２の周波数に周波数を変えるとき、従来回路ではＲＯＭデータの読み出しのため第２の周波数の初めのデータは０から始めなければならないので、変化の前後の正弦波の連続性が保てないのに対し、本発明では第３の定数Ｃを変えた時点で周波数が変更され、そのときの積分内容は保存されているため波形の連続性を保ちながら周波数が変更される特徴を有している。
【００２４】
このように、本発明は従来回路では実現困難であった、高純度で、任意の周波数の発振が可能で、かつ周波数変化の際に波形の連続性が保てるといった従来技術では実現できなかった機能が実現可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の正弦波発生方法の説明図である。
【図２】 本発明の第２の実施形態の正弦波発生方法の説明図である。
【図３】 本発明の第３の実施形態の正弦波発生回路の説明図である。
【図４】 本発明の第４の実施形態の正弦波発生回路の説明図である
【図５】 図１の正弦波発生方法を実施するための具体的な回路図である。
【図６】 図２のオフセット除去手段の部分の具体的な回路図である。
【図７】 従来の正弦波発生回路の説明図である。
【図８】 図５において発生する正弦波の波形図である。
【図９】 図５において発生する正弦波のスペクトラム図である。
【符号の説明】
１１：第１の減算手段、１２：第１の積分手段、１３：第２の積分手段、１４：乗算手段、１５：第２の減算手段、２５：オフセット除去手段
２５１：最大値検出回路、２５２：最小値検出回路、２５３：第３の減算回路、２５４：除算回路、２５５：第４の減算回路
３１：第１の減算回路、３２：第１の積分回路、３３：第２の積分回路、３４：乗算回路、３５：第２の減算回路、４５：オフセット除去回路
５１：第１の減算器、５２：加算器、５３：ＤＦＦ、５４：加算器、５５：ＤＦＦ、５６：乗算器、５７：第２の減算器
６１：データＲＯＭ、６２：アドレス発生回路
Claims (6)
- 第１の定数から入力信号を減算して第１の減算信号とし、該第１の減算信号を積分して第１の積分信号とし、該第１の積分信号を再度積分して第２の積分信号とし、該第２の積分信号に第３の定数を乗算して前記入力信号とし、前記第２の積分信号から第２の定数を減算して正弦波信号とすることを特徴とする正弦波発生方法。
- 請求項１において、
前記第２の積分信号から第２の定数を減算して正弦波信号とすることに代えて、前記第２の積分信号からオフセット成分を除去して正弦波信号とし、または前記第２の積分信号をハイパスフィルタに入力することにより正弦波信号とすることを特徴とする正弦波発生方法。 - 請求項２において、
前記オフセット成分の除去は、前記第２の積分信号の最大値と最小値を加算した値を１／２にし、この１／２した値を前記第２の積分信号から減算することにより行うことを特徴とする正弦波発生方法。 - 第１の定数が加算信号として入力する第１の減算回路と、該第１の減算回路の出力信号を積分する第１の積分回路と、該第１の積分回路の出力信号を再度積分する第２の積分回路と、該第２の積分回路の出力信号から第２の定数を減算する第２の減算回路と、前記第２の積分回路の出力信号に第３の定数を乗算して前記第１の減算回路に減算信号として入力する乗算回路とを具備し、前記第２の減算回路から正弦波信号を出力することを特徴とする正弦波発生回路。
- 請求項４において、
前記第２の減算回路を、オフセット除去回路またはハイパスフィルタに置き換えたことを特徴とする正弦波発生回路。 - 請求項５において、
前記オフセット除去回路は、前記第２の積分回路の出力信号の最大値を検出する最大値検出回路と、前記第２の積分回路の出力信号の最小値を検出する最小値検出回路と、前記最大値検出回路の検出信号と前記最小値検出回路の検出信号を加算する加算回路と、該加算回路の出力信号を１／２にする除算回路と、該除算回路の出力信号を前記第２の積分回路の出力信号から減算する第３の減算回路とを具備することを特徴とする正弦波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026448A JP3674781B2 (ja) | 2002-02-04 | 2002-02-04 | 正弦波発生方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026448A JP3674781B2 (ja) | 2002-02-04 | 2002-02-04 | 正弦波発生方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229723A JP2003229723A (ja) | 2003-08-15 |
| JP3674781B2 true JP3674781B2 (ja) | 2005-07-20 |
Family
ID=27748276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002026448A Expired - Fee Related JP3674781B2 (ja) | 2002-02-04 | 2002-02-04 | 正弦波発生方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674781B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5182119B2 (ja) * | 2009-01-27 | 2013-04-10 | トヨタ車体株式会社 | 福祉車両 |
| JP5798844B2 (ja) * | 2011-09-12 | 2015-10-21 | 新日本無線株式会社 | ディジタル発振器 |
| KR20150071267A (ko) | 2013-12-18 | 2015-06-26 | 삼성전기주식회사 | 정현파 생성 장치 및 방법, 그를 이용한 피에조 액츄에이터 구동 시스템 |
-
2002
- 2002-02-04 JP JP2002026448A patent/JP3674781B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003229723A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252645A (ja) | 直接デジタル周波数シンセサイザ | |
| Hatai et al. | A New High‐Performance Digital FM Modulator and Demodulator for Software‐Defined Radio and Its FPGA Implementation | |
| JPS6326131A (ja) | 乗算装置 | |
| JP3674781B2 (ja) | 正弦波発生方法および回路 | |
| JP6274818B2 (ja) | 弾性表面波センサを備えた特性測定装置 | |
| TWI520498B (zh) | 數位信號調變裝置、數位信號調變方法及內儲程式之電腦可讀取記錄媒體 | |
| US4021654A (en) | Digital filter | |
| RU2310272C2 (ru) | Импульсный модулятор и способы импульсной модуляции | |
| US5155446A (en) | Digital FSK demodulator | |
| JPH04144441A (ja) | 速度変換回路 | |
| JP3240954B2 (ja) | 位相比較器 | |
| JP2005210436A (ja) | キャリア周波数検出方法 | |
| JP4299352B2 (ja) | ディジタル処理装置 | |
| Meyer-Base et al. | Accumulator-synthesizer with error-compensation | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JPH1188206A (ja) | ノイズ除去回路及びノイズ除去方法 | |
| JP3553431B2 (ja) | シングルビットδς変調信号の演算回路 | |
| JP3369291B2 (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JPH08214036A (ja) | 直交検波回路 | |
| TW200427277A (en) | Detector, method, program and recording medium | |
| Saber et al. | Design and Implementation of Low Ripple Low Power Digital Phase-Locked Loop | |
| JPH0241007A (ja) | ディジタル復調処理回路 | |
| JPS58107742A (ja) | タイミング信号抽出方式 | |
| Av et al. | FPGA based Adaptive Lock-in Amplifier | |
| JPH0626345B2 (ja) | Ｆｓｋ信号復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |