JPS5890856A - サンプリング位相同期回路 - Google Patents
サンプリング位相同期回路Info
- Publication number
- JPS5890856A JPS5890856A JP56189550A JP18955081A JPS5890856A JP S5890856 A JPS5890856 A JP S5890856A JP 56189550 A JP56189550 A JP 56189550A JP 18955081 A JP18955081 A JP 18955081A JP S5890856 A JPS5890856 A JP S5890856A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- signal
- sampling phase
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
この発明社、ディジタル信号処理によるデ−タ復ｇｌ１
１装置等において、受信アナログ信号をに勺変換回路で
ディジタル信号化する際のサンプリング位相を受信アナ
ログ信号に同期させる友めのサンプリング位相同期回路
に関する。
１装置等において、受信アナログ信号をに勺変換回路で
ディジタル信号化する際のサンプリング位相を受信アナ
ログ信号に同期させる友めのサンプリング位相同期回路
に関する。
発明の技術的背景とその問題点
近年・音声帯域の電話回線を用すたｒ−夕伝送モデム等
に見られるように、ナイキストのロールオフ特性を滴定
すべく波形伝送を行ない、これを受信側でｌ−レイト（
シンプル伝送速度）で自動等化等のデ（ゾタル信号処理
演算を施す場合が多く見られるようになっている。この
ようにロールオフ・スペクトラムの重なりを許す場合、
受信アナログ信号を昨変換回路でディジタル信号化する
際、受信アナログ信号に同期した正しい位相でサンプリ
ングを行なわないと、その後のｆ４ゾタル信号処理演算
が安定に行なわれないことが指摘されている。このため
、い変換回路でのサンプリンン位相を受信アナ冑グ信号
に同期させる、サンプリング位相同期回路と呼ばれるも
のが必要となる。
に見られるように、ナイキストのロールオフ特性を滴定
すべく波形伝送を行ない、これを受信側でｌ−レイト（
シンプル伝送速度）で自動等化等のデ（ゾタル信号処理
演算を施す場合が多く見られるようになっている。この
ようにロールオフ・スペクトラムの重なりを許す場合、
受信アナログ信号を昨変換回路でディジタル信号化する
際、受信アナログ信号に同期した正しい位相でサンプリ
ングを行なわないと、その後のｆ４ゾタル信号処理演算
が安定に行なわれないことが指摘されている。このため
、い変換回路でのサンプリンン位相を受信アナ冑グ信号
に同期させる、サンプリング位相同期回路と呼ばれるも
のが必要となる。
このようなサンｌリング位相同期回路は、の変換回路を
通して得られたディノタル信号から、サンプリング位相
娯差を検出し、それに基きサンプリング位相を制御する
構成を採る。第１図は従来一般に用いられている、デー
レイトの２倍の速度で信号処理を行なう形式のサンプリ
ング位相同期回路におけるサンプリング位相誤差検出特
性を示したもので、サンプリング位相−差Δψに対する
位相誤差信号の変化を表わしている。
通して得られたディノタル信号から、サンプリング位相
娯差を検出し、それに基きサンプリング位相を制御する
構成を採る。第１図は従来一般に用いられている、デー
レイトの２倍の速度で信号処理を行なう形式のサンプリ
ング位相同期回路におけるサンプリング位相誤差検出特
性を示したもので、サンプリング位相−差Δψに対する
位相誤差信号の変化を表わしている。
この第１図の特性において、Δψ＝−五〜３ 、 間の
２ 位相角２にはボーレイト区間Ｔに対応し、ｉがサンプリ
ング位相安定点となる。ここで、例えば位相同期の初期
において位相安定点から厳島Ｔ／２（位相角換算でπ）
近くサンプリング位相がずれていたとすると、サンプリ
ング位相をπだけシフトする必要がある。しかしながら
、第１図のような位相誤差検出特性では１位相誤差のず
れの方向は検出できてもその程度が分らないため、上記
の如く大きな位相誤差があった場合でも、一定の速度で
位相畝差を修正してゆくことになる・従って、位相同期
の初期引込みに長時間を要するという問題がめった。
２ 位相角２にはボーレイト区間Ｔに対応し、ｉがサンプリ
ング位相安定点となる。ここで、例えば位相同期の初期
において位相安定点から厳島Ｔ／２（位相角換算でπ）
近くサンプリング位相がずれていたとすると、サンプリ
ング位相をπだけシフトする必要がある。しかしながら
、第１図のような位相誤差検出特性では１位相誤差のず
れの方向は検出できてもその程度が分らないため、上記
の如く大きな位相誤差があった場合でも、一定の速度で
位相畝差を修正してゆくことになる・従って、位相同期
の初期引込みに長時間を要するという問題がめった。
発明の目的
この発明の目的は１位相同期の引込み時間を短縮できる
サンプリング位相同期回路を提供することでおる。
サンプリング位相同期回路を提供することでおる。
発明の概要
この発明は、サンプリング位相−差検出回路を、実質的
に入力ディノタル信号を直交２信号Ｋｇｃ換し、この直
交２信号に非線形演算処理を施すことＫより、サンプリ
ング位相が受信アナログ信号のゴーレイト区間の位相角
２π間を３以上に分割した領域のどの領域に存在するか
を識別指示する位相誤差信号を生成するように構成した
ことを特徴としている。
に入力ディノタル信号を直交２信号Ｋｇｃ換し、この直
交２信号に非線形演算処理を施すことＫより、サンプリ
ング位相が受信アナログ信号のゴーレイト区間の位相角
２π間を３以上に分割した領域のどの領域に存在するか
を識別指示する位相誤差信号を生成するように構成した
ことを特徴としている。
発明の効果
この発明によれば、上記のような位相誤差信号を用いる
ことによつて、サンプリング位相の存在する領域、すな
わち位相誤差の大きさに応じた最適な制御ができるため
、位相誤差の大金い位相同期の初期においても、嵩速の
引込み動作を達成することが可能である。また、この発
明によれば実質的に直交変換を利用して位相誤差信号を
生成する友め、サンプリング位相をゴーレイト区間の位
相角を３以上の領域に分割して識別指示することが可能
でありながらも、サンプリング位相誤差検出回路の演算
処理速度は高々ボーレイトの２倍でよく１位相誤差信号
？−レイトの４Ｎ倍（Ｎ＝１．２．・・・）の速度で出
力して、２π間を３以上に分割する場合に比べて、演算
処理数を低減することができる。
ことによつて、サンプリング位相の存在する領域、すな
わち位相誤差の大きさに応じた最適な制御ができるため
、位相誤差の大金い位相同期の初期においても、嵩速の
引込み動作を達成することが可能である。また、この発
明によれば実質的に直交変換を利用して位相誤差信号を
生成する友め、サンプリング位相をゴーレイト区間の位
相角を３以上の領域に分割して識別指示することが可能
でありながらも、サンプリング位相誤差検出回路の演算
処理速度は高々ボーレイトの２倍でよく１位相誤差信号
？−レイトの４Ｎ倍（Ｎ＝１．２．・・・）の速度で出
力して、２π間を３以上に分割する場合に比べて、演算
処理数を低減することができる。
発明の実施例
第２図はこの発明の一実施例に係るサンプリング位相同
期回路の概略構成を示したもので。
期回路の概略構成を示したもので。
入力端子１１には例えばデータ伝送モデムの受信部で得
られたベースバンド帯域の受信アナログ信号１２が与え
られる。この受信アナログ信号１２はの変換回路１３で
サンプリングパルス１４によりサンプリングされ、ペー
スバンド帯域のディジタル信号１５に変換されて、サン
プリング位相誤差検出回路１６ｊｆＣ入力される。
られたベースバンド帯域の受信アナログ信号１２が与え
られる。この受信アナログ信号１２はの変換回路１３で
サンプリングパルス１４によりサンプリングされ、ペー
スバンド帯域のディジタル信号１５に変換されて、サン
プリング位相誤差検出回路１６ｊｆＣ入力される。
この検出回路１６はディジタル信号１５からＡ／Ｄ叢換
回路１３でのサンプリング位相誤差を検出し、２系統の
位相誤差信号１７．１８を出力する。これらのうちｍｌ
の位相誤差信号１７ｔ［ｆ抑圧回路１９會介して可変分
周回路２０の＠ｚｏ？ＩＩＪ＃入力端に、ま次第２の位
相誤差信号１８ＩＩ′ｉ町変分周回路２０のｗ４２の制
御入力端に与えられる。可変分周回路２０は基準クロヅ
クｇＩ号２１を分周して、Ａ／Ｄ変換回路１３へのサン
プリング／４’ルスを生成する。そして、第１゜第２の
位相−差信号１７ 、 Ｊ ８により可変分周回路２０
０分局比が制御されることによって、サンプリングツ９
ルスの位相、すなわちい変換−Ｗ＆１３のサン！りング
位相が受信アナログ信号１１に同期するように制御され
る。なお、可変分周回路２０はこの場合サンプリング位
相誤差検出回路１６へも、位相誤差検出のための基準信
号２２な供給する。
回路１３でのサンプリング位相誤差を検出し、２系統の
位相誤差信号１７．１８を出力する。これらのうちｍｌ
の位相誤差信号１７ｔ［ｆ抑圧回路１９會介して可変分
周回路２０の＠ｚｏ？ＩＩＪ＃入力端に、ま次第２の位
相誤差信号１８ＩＩ′ｉ町変分周回路２０のｗ４２の制
御入力端に与えられる。可変分周回路２０は基準クロヅ
クｇＩ号２１を分周して、Ａ／Ｄ変換回路１３へのサン
プリング／４’ルスを生成する。そして、第１゜第２の
位相−差信号１７ 、 Ｊ ８により可変分周回路２０
０分局比が制御されることによって、サンプリングツ９
ルスの位相、すなわちい変換−Ｗ＆１３のサン！りング
位相が受信アナログ信号１１に同期するように制御され
る。なお、可変分周回路２０はこの場合サンプリング位
相誤差検出回路１６へも、位相誤差検出のための基準信
号２２な供給する。
サンプリング位相誤差検出回路１６は、この例ではｒイ
ノタルフィルタ２３と、演算回路２４および２つの位相
比較回路２５．２６から構成される。ディジタルフィル
タ２３は、例えば９０°位相分割狭帯域フィルタであり
、その具体的な構成例を第３図に示す。
ノタルフィルタ２３と、演算回路２４および２つの位相
比較回路２５．２６から構成される。ディジタルフィル
タ２３は、例えば９０°位相分割狭帯域フィルタであり
、その具体的な構成例を第３図に示す。
第３図において、３１．３５．３６．３７゜３８は係数
乗算器、３２は加（減）Ｊｌ器で構成される合成回路、
３３．３４はｌサングルｉ４延のためのワード・メモリ
、３９は減算器である。
乗算器、３２は加（減）Ｊｌ器で構成される合成回路、
３３．３４はｌサングルｉ４延のためのワード・メモリ
、３９は減算器である。
３１〜３６は２次の巡回形ディジタルフィルタを構成し
ており、その伝達関数Ｆ（Ｚ）はす。
ており、その伝達関数Ｆ（Ｚ）はす。
ｃｏｄを係数パラメータとして
で与えられ１ｇｋ数パラメータの設計によって通過域が
任意に設定され得るものである０例えばこの２次巡回形
ディノタルフィルタを受信アナログ信号１２のが−レイ
トの２倍の速度で動作させれば、Ｃ＝０．ｄ≦１とする
ことにより１Ｂ／２ （／ｌ ： ＆−レイト周波数）
を通過域とする狭帯域フィルタが実現される。
任意に設定され得るものである０例えばこの２次巡回形
ディノタルフィルタを受信アナログ信号１２のが−レイ
トの２倍の速度で動作させれば、Ｃ＝０．ｄ≦１とする
ことにより１Ｂ／２ （／ｌ ： ＆−レイト周波数）
を通過域とする狭帯域フィルタが実現される。
（り弐を用いて１１３図の２つの出力Ｘｌ＋Ｘｌを求め
ると、 ｘｌ”Ｚ −Ｆ ・・・（２
）またｘｌは係数乗算器３７．３８の係数値を１／２と
すると、 １に２＝’（２２−１） ・Ｆ（Ｚ ）”’Ｚ”−Ｆ（
Ｚ）’（Ｚ−１−Ｚ） トする。（３）弐ＫＺ＝ｅｊ’（但し、ｊ＝７−１．θ
はサンプリング周波数で規格化された位相角）を代入し
て、Ｘｌ ＃ １２の周波数特性の違いをみると。
ると、 ｘｌ”Ｚ −Ｆ ・・・（２
）またｘｌは係数乗算器３７．３８の係数値を１／２と
すると、 １に２＝’（２２−１） ・Ｆ（Ｚ ）”’Ｚ”−Ｆ（
Ｚ）’（Ｚ−１−Ｚ） トする。（３）弐ＫＺ＝ｅｊ’（但し、ｊ＝７−１．θ
はサンプリング周波数で規格化された位相角）を代入し
て、Ｘｌ ＃ １２の周波数特性の違いをみると。
ｘ２／ｘ１＝−ｊ ｓｉｎ ＃ −
（４）である。ここで、前記の２次巡回形ｒ４ゾタルフ
ィルタは通過域がｆ、／２、すなわちθ＝±ｇ／２ Ｋ
県中しているから、このよりなフ１ルタの出力に対して
（４）式の特性は９０’位相７フトフイルタ特性（ヒル
ベルト変換特性）の良い近似になりていることがわが之
。従って、第３図の構成は９０°位相分割狭帯域フィル
タを実現しており、出力ｘ２はｘＩ Ｋ対して直交相関
係にある。なお、係数値１／２の係数乗算器３’ｌ、３
８は単なるピ、トシフトによって実現できるから、この
ための特別なハードウェアは不要である。
（４）である。ここで、前記の２次巡回形ｒ４ゾタルフ
ィルタは通過域がｆ、／２、すなわちθ＝±ｇ／２ Ｋ
県中しているから、このよりなフ１ルタの出力に対して
（４）式の特性は９０’位相７フトフイルタ特性（ヒル
ベルト変換特性）の良い近似になりていることがわが之
。従って、第３図の構成は９０°位相分割狭帯域フィル
タを実現しており、出力ｘ２はｘＩ Ｋ対して直交相関
係にある。なお、係数値１／２の係数乗算器３’ｌ、３
８は単なるピ、トシフトによって実現できるから、この
ための特別なハードウェアは不要である。
一般に、９０°位相分割フィルタは入力に対しｍ 列Ｋ
、例Ｌ ハ伝達関ａ カ！ｊ、（ｊＬｌｊＺ−’％１−
Ｊｊｚ−１ ）（但し、ｉ＝１１２ ｍ Ｊ＝１ 、２
１・ＮＩ Ｚ”はｌサンプル遅延のための２変換演算子
）で与えられる位相補正用の全通過フィルタを設置し、
これらの各フィルタの出力を互い［９０°位相が異なる
よう・母うメータＪ奢設計できることが知られている。
、例Ｌ ハ伝達関ａ カ！ｊ、（ｊＬｌｊＺ−’％１−
Ｊｊｚ−１ ）（但し、ｉ＝１１２ ｍ Ｊ＝１ 、２
１・ＮＩ Ｚ”はｌサンプル遅延のための２変換演算子
）で与えられる位相補正用の全通過フィルタを設置し、
これらの各フィルタの出力を互い［９０°位相が異なる
よう・母うメータＪ奢設計できることが知られている。
従って、第２図のディジタルフィルタ２３として用いら
れる９０°位相分割狭帝域フィルタは、例えばｆ、／２
を通過域とする裸帝域フィルタに、上記全通過フィルタ
を並列に設けることによっても実現できる。
れる９０°位相分割狭帝域フィルタは、例えばｆ、／２
を通過域とする裸帝域フィルタに、上記全通過フィルタ
を並列に設けることによっても実現できる。
一方、ｍ２図の演算回路２４は９０″位相分割狭帯域フ
ィルタでおるディジタルフィルタ２３から与えられる直
交２信号ｘ１＊ｘ２に非線形演算処理を施すものであり
、具体的には例えば第４図に示すように％ ３つの乗算
器４１〜４３と・減算−４４からなる。そして、この演
算回路２４０２つの出力１５ ＊ １４が位相比較回路
２５．２６で基準信号ｚ２と比較され、＃Ｉ２の位相誤
差信号１７．１８が得られる。なお、乗算器４１は同相
信号ｘ１の符号に従って直交相信号ｘ２の極性を反転さ
せる極性切換回路、または排他的論理和（ＥＸ−ＯＲ）
回路で置換えてもよい。
ィルタでおるディジタルフィルタ２３から与えられる直
交２信号ｘ１＊ｘ２に非線形演算処理を施すものであり
、具体的には例えば第４図に示すように％ ３つの乗算
器４１〜４３と・減算−４４からなる。そして、この演
算回路２４０２つの出力１５ ＊ １４が位相比較回路
２５．２６で基準信号ｚ２と比較され、＃Ｉ２の位相誤
差信号１７．１８が得られる。なお、乗算器４１は同相
信号ｘ１の符号に従って直交相信号ｘ２の極性を反転さ
せる極性切換回路、または排他的論理和（ＥＸ−ＯＲ）
回路で置換えてもよい。
次に、この実施例の動作を第５図、第６図を用いて説明
する。今、サンｌリング位相誤差検串回路１６に票５図
（ａ）に示すようなｌ−レイトＴ＝１／／１ｆｉ９２つ
のサンプル値５１．５２からなるディジタル信号１５が
入力されたとすると・９０’位相分割狭帝域フィルタで
あるディジタルフィルタ２３の出力に、 ｘ１＝Ａｅｏｓｆ／、ｔ （ム＝±１ ）
・（５）なる同相信号と、 ｘ２＝Ａｓｉｎｆ／、ｔ （ム−＋ １ ）
−（６）なる直交相信号とからなる直交２信号が得ら
れる。これら直交２信号１１ｍ Ｘ２は演算回路２４に
入力され、乗算器４１で ｘ５ｘ−ｘｌ ′ｘ２ の乗算が行なわれ、＃Ｉ５図（ｂ）の波形のサンプル値
５３．５４が得られる。また、乗算器４２．４３および
減算器４４により、 ！４″ｘ１ −ｘ２ ＝ Ａ ｃｏｓ ２Ｋ ｆＢ ｔ
…（８）が演算され、第５図（０）の波形のサンプル値
５５．５６が得られる。
する。今、サンｌリング位相誤差検串回路１６に票５図
（ａ）に示すようなｌ−レイトＴ＝１／／１ｆｉ９２つ
のサンプル値５１．５２からなるディジタル信号１５が
入力されたとすると・９０’位相分割狭帝域フィルタで
あるディジタルフィルタ２３の出力に、 ｘ１＝Ａｅｏｓｆ／、ｔ （ム＝±１ ）
・（５）なる同相信号と、 ｘ２＝Ａｓｉｎｆ／、ｔ （ム−＋ １ ）
−（６）なる直交相信号とからなる直交２信号が得ら
れる。これら直交２信号１１ｍ Ｘ２は演算回路２４に
入力され、乗算器４１で ｘ５ｘ−ｘｌ ′ｘ２ の乗算が行なわれ、＃Ｉ５図（ｂ）の波形のサンプル値
５３．５４が得られる。また、乗算器４２．４３および
減算器４４により、 ！４″ｘ１ −ｘ２ ＝ Ａ ｃｏｓ ２Ｋ ｆＢ ｔ
…（８）が演算され、第５図（０）の波形のサンプル値
５５．５６が得られる。
このように演算回路２４からメーレイト当９２個のサン
プル値５３．５４および５５ 、５ ｔとして得られる
信号）Ｃ３＋ １４が、位相比較回路：Ｉ５．：Ｊ６Ｖ
Ｃよって基準信号２２と比較されて、萬１、第２の位相
誤差信号１７．１８が生成される。ζこで位相比較回路
２５．２６においては、サンプル値５３．５４およびｓ
ｓ、ｓｉが雑音成分を考えない限り、振幅は等しく極性
が反転されるだけであるから、可変分周回路２゜からは
−レイトＴ当り２１ｇＩ供給される基準信号２２でサン
プル値１＊３．５４および５！ｉ、５ｇの極性を交互に
反転するのみで、位相比較演算を行なうことができる。
プル値５３．５４および５５ 、５ ｔとして得られる
信号）Ｃ３＋ １４が、位相比較回路：Ｉ５．：Ｊ６Ｖ
Ｃよって基準信号２２と比較されて、萬１、第２の位相
誤差信号１７．１８が生成される。ζこで位相比較回路
２５．２６においては、サンプル値５３．５４およびｓ
ｓ、ｓｉが雑音成分を考えない限り、振幅は等しく極性
が反転されるだけであるから、可変分周回路２゜からは
−レイトＴ当り２１ｇＩ供給される基準信号２２でサン
プル値１＊３．５４および５！ｉ、５ｇの極性を交互に
反転するのみで、位相比較演算を行なうことができる。
こうして得られる位相誤差信号１１．１１１はサンプリ
ング位相の哄差、つまシ厳適すン！リング点からのずれ
をΔψとすると、＃１６図のようになる。第６図におい
て＃１１の位相誤差信号１７はΔψ＝０のとき零で・符
号がΔψの方向によって変化する信号であり、一方、１
１２０位相誤差信号１８は符号が１Δψｌ＞ｉのとき負
で、それ以外のとき正となる信号である。すなわち、信
号１７゜１Ｂの符号によってサンプリング位相がボーレ
イト区間Ｔの位相角２π間を分割したθ〜に／２゜ｌ／
２〜π、−露〜−ｗ／２．−＊／２〜Ｏの４つの領域の
どの領域に存在するかを識別指示することがで纏る。
ング位相の哄差、つまシ厳適すン！リング点からのずれ
をΔψとすると、＃１６図のようになる。第６図におい
て＃１１の位相誤差信号１７はΔψ＝０のとき零で・符
号がΔψの方向によって変化する信号であり、一方、１
１２０位相誤差信号１８は符号が１Δψｌ＞ｉのとき負
で、それ以外のとき正となる信号である。すなわち、信
号１７゜１Ｂの符号によってサンプリング位相がボーレ
イト区間Ｔの位相角２π間を分割したθ〜に／２゜ｌ／
２〜π、−露〜−ｗ／２．−＊／２〜Ｏの４つの領域の
どの領域に存在するかを識別指示することがで纏る。
従って、これらの位相誤差信号１１．１８により・サン
プリング位相を制御すれば、初期引込み時等でも高速で
位相同期を確立することが可能でるる、すなわち、例え
ば第１の位相誤差信号１７を雑音抑圧回路１９を介して
可変分周回路２０に与えて、サンプリング位相を安定位
相点であるΔψ＝００状態に収束させるようにするとと
もに、［２の位相誤差信号１８が負のとき（１Δψｌ＞
−Ｈのとき）Ｖｉ、可変分周回’Ｍｔ２０を強制的ＶＣ
′ｇ４在の状態から１／２友け／フトさせて・１Δψ１
≦百の状態に高速で移行筋せればよい。
プリング位相を制御すれば、初期引込み時等でも高速で
位相同期を確立することが可能でるる、すなわち、例え
ば第１の位相誤差信号１７を雑音抑圧回路１９を介して
可変分周回路２０に与えて、サンプリング位相を安定位
相点であるΔψ＝００状態に収束させるようにするとと
もに、［２の位相誤差信号１８が負のとき（１Δψｌ＞
−Ｈのとき）Ｖｉ、可変分周回’Ｍｔ２０を強制的ＶＣ
′ｇ４在の状態から１／２友け／フトさせて・１Δψ１
≦百の状態に高速で移行筋せればよい。
この発明はその他種前変形して実施が可能でメク、例え
ば＠２図のディジタルフィルタ２３として９０°位相分
割狭帝域フィルタの形Ｍｅ直接採ることなく、サンプリ
ング位相誤差検出回路１６に先の実施例と同様の機能を
持たしめることが可能であることは、ディジタル信号処
理技術の特質から明らかである。＠７図はサンプリング
位相誤差検出回路Ｉ６の他の構成例を示したもので、デ
ィジタルフィルタ２３は第３図に示した９０°位相分割
狭帯域ディジタルフィルタの構成要素の一部をなす２次
巡回型ディノタルフィルタのみによって構成されている
。すなわち、８１．６１ｉ、６ｇは係数乗算器、６２は
合成回路、６３．６４はワードメモリである。
ば＠２図のディジタルフィルタ２３として９０°位相分
割狭帝域フィルタの形Ｍｅ直接採ることなく、サンプリ
ング位相誤差検出回路１６に先の実施例と同様の機能を
持たしめることが可能であることは、ディジタル信号処
理技術の特質から明らかである。＠７図はサンプリング
位相誤差検出回路Ｉ６の他の構成例を示したもので、デ
ィジタルフィルタ２３は第３図に示した９０°位相分割
狭帯域ディジタルフィルタの構成要素の一部をなす２次
巡回型ディノタルフィルタのみによって構成されている
。すなわち、８１．６１ｉ、６ｇは係数乗算器、６２は
合成回路、６３．６４はワードメモリである。
一方、演算回路２４はワードメモリ７！１．７ＪＩと、
乗算器７３．１４．ｆｔ６と、減算器７５と、巌形重み
加減算を行なう合成画’Ｎｔ７７．１１１とからなって
いる。
乗算器７３．１４．ｆｔ６と、減算器７５と、巌形重み
加減算を行なう合成画’Ｎｔ７７．１１１とからなって
いる。
前ｄし友ように、信号ｘ５は直交２信号Ｘ１ｒｘ２の乗
算によって得ることができるから、（３）式％式％） （９） ） ？与、ｔらｎ、６．（ＪＪ、αカ式中ＯＦ（Ｚ） 、
Ｚ−’Ｆ（Ｚ） 。
算によって得ることができるから、（３）式％式％） （９） ） ？与、ｔらｎ、６．（ＪＪ、αカ式中ＯＦ（Ｚ） 、
Ｚ−’Ｆ（Ｚ） 。
Ｚ”２Ｆ（Ｚ）はそれぞれ第７図中の１２１ｈ ｘｌ
１ Ｘ２２に対応するから、これらを乗算器７３．７
４で互いに乗算し、その結果を減算器７５で減算するこ
とＫより、（７）式に示した信号ｘ５が得られる。
１ Ｘ２２に対応するから、これらを乗算器７３．７
４で互いに乗算し、その結果を減算器７５で減算するこ
とＫより、（７）式に示した信号ｘ５が得られる。
また、（８）式から
ｘ４＝ｘ１２−ｘ２２
＝〔ｚ−１Ｆ（ｚ）〕２−〔１（ｚ−２−１）Ｆ（ｚ）
〕２＝Ｈｓ（Ｚ） ・Ｈ４（Ｚ）
−Ｑｌココテ、Ｈ５（Ｚ）＝１・Ｆ（Ｚ）＋Ｚ−
’Ｆ（Ｚ）＋’−Ｚ−２Ｆ（Ｚ）２ ・・・斡 Ｈ４（Ｚ）＝” ・Ｆ（Ｚ）＋Ｚ−’Ｆ（Ｚ）−１・Ｚ
−２Ｆ（Ｚ）２ ・・・ａ◆ で与えられる。従って、合成回路７６．７８を用いて（
至）、 ０４式の演算を行ない、その結果を（６）式の
ように乗算器１７で乗じれば、信号ｘ４が得られる。な
お、８１７図の乗算器７７はｗ４４図の乗算器４１と同
様、極性切換回路やｇｘ−ｏａ回路等に置換えることも
可能である。
〕２＝Ｈｓ（Ｚ） ・Ｈ４（Ｚ）
−Ｑｌココテ、Ｈ５（Ｚ）＝１・Ｆ（Ｚ）＋Ｚ−
’Ｆ（Ｚ）＋’−Ｚ−２Ｆ（Ｚ）２ ・・・斡 Ｈ４（Ｚ）＝” ・Ｆ（Ｚ）＋Ｚ−’Ｆ（Ｚ）−１・Ｚ
−２Ｆ（Ｚ）２ ・・・ａ◆ で与えられる。従って、合成回路７６．７８を用いて（
至）、 ０４式の演算を行ない、その結果を（６）式の
ように乗算器１７で乗じれば、信号ｘ４が得られる。な
お、８１７図の乗算器７７はｗ４４図の乗算器４１と同
様、極性切換回路やｇｘ−ｏａ回路等に置換えることも
可能である。
８８図は第２図の構成を簡略化した実施例でりり、！＠
２図における位相比較回路２５．１６が省略されている
。ｓ［８図において、演算回路２４からは纂５図（ｂ）
、 （ｅ） Ｋ示しｆｔ、 Ｈ５＊ １４の波形の情
報が得られる。ここで、演算回路２４の演算をボーレイ
）Ｔ当ｖ１回に間引いて行なえば、ｓｒｓ図（ｂ） 、
（ｅ）の５３．５５または５４．５６のサンプル値が
出力され、これらのサンプル値ｓｓ、ｓｓｔ几は！５４
．５６は、その１１第６図に示し友＠１．１１２の位相
誤差信号１７．１８と同等の信号となる。従って、第２
図の実施例と同様の効果が得られる。
２図における位相比較回路２５．１６が省略されている
。ｓ［８図において、演算回路２４からは纂５図（ｂ）
、 （ｅ） Ｋ示しｆｔ、 Ｈ５＊ １４の波形の情
報が得られる。ここで、演算回路２４の演算をボーレイ
）Ｔ当ｖ１回に間引いて行なえば、ｓｒｓ図（ｂ） 、
（ｅ）の５３．５５または５４．５６のサンプル値が
出力され、これらのサンプル値ｓｓ、ｓｓｔ几は！５４
．５６は、その１１第６図に示し友＠１．１１２の位相
誤差信号１７．１８と同等の信号となる。従って、第２
図の実施例と同様の効果が得られる。
なお、！Ｉ２図、８１８図において信号ｘ３に雑音成分
を多く含む場合、これを雑音抑圧回路を通してもよい、
ま几、譲２図と第８図の構成を混在させる構成、例えば
第２図において演算回路Ｊ４におけるｘ４の演算をボー
レイト当り１回に間引き、ｘ３の情報としてＣ８ｓ図（
・）のサンプル値５５．５６のいずれか一方のみを出力
することにより、第１の位相比較回路２５を省くなどの
質形も可能である。
を多く含む場合、これを雑音抑圧回路を通してもよい、
ま几、譲２図と第８図の構成を混在させる構成、例えば
第２図において演算回路Ｊ４におけるｘ４の演算をボー
レイト当り１回に間引き、ｘ３の情報としてＣ８ｓ図（
・）のサンプル値５５．５６のいずれか一方のみを出力
することにより、第１の位相比較回路２５を省くなどの
質形も可能である。
また、錨２図、第８図の実施例ではサンプリング位相誤
差検出回路１６において、サンプリング位相をボーレイ
ト区間１０位相角２π間を４分割して識別指示する構成
としたが、サンプリング位相を識別指示するための、ボ
ーレイト区間Ｔの位相角２π間の分割数は３以上であれ
ばよい。
差検出回路１６において、サンプリング位相をボーレイ
ト区間１０位相角２π間を４分割して識別指示する構成
としたが、サンプリング位相を識別指示するための、ボ
ーレイト区間Ｔの位相角２π間の分割数は３以上であれ
ばよい。
例えば一般に、
５ｉｎ２ｎ＃＝”ｓｉｎ 、ａ＋ Ｃ１ｅａｎｏ
１２．（ハ）。ｏｓ２ｎ＃＝ａｏｓ２ｎθ−ｍ ｉ
ｎ２ｎθ＝（）ｏｗｎθ＋ｓｉｍｎ＃）（ｅｏｓｎθ
−５ｉｎ ｎｏ）・・・０時 なる関係式を用いれば、２ＫＶＩｔ２”個の領域に分割
してサンプリング位相を識別指示することが可能であり
、それによってサンプリング位相をＩΔψ１≦π；／２
” （ｎは正の整数）内に高速で移行させることができ
る。第９図はこの分割数ｎを４とじ九場合のサンプリン
グ位相制御回路の構成例であプ、演算回路２４から得ら
れる（７） 、 （８）式に示した信号１５ ａ Ｈ４
をさらに加算器９１および減算器９２に入力して、 ｘ５ ＝ ｘ５ ＋ｘ４ １４″−ｘｓ＋ｘａ ヲ得ている。こうして１１９図のサンブリング位相誤差
制御回路から得られる４つの信号Ｘ５＋Ｘ４＋Ｘ５ ｅ
Ｘ４の符号と、ナンデリンダ位相誤差Δψとの関係は
次表のようになる。
１２．（ハ）。ｏｓ２ｎ＃＝ａｏｓ２ｎθ−ｍ ｉ
ｎ２ｎθ＝（）ｏｗｎθ＋ｓｉｍｎ＃）（ｅｏｓｎθ
−５ｉｎ ｎｏ）・・・０時 なる関係式を用いれば、２ＫＶＩｔ２”個の領域に分割
してサンプリング位相を識別指示することが可能であり
、それによってサンプリング位相をＩΔψ１≦π；／２
” （ｎは正の整数）内に高速で移行させることができ
る。第９図はこの分割数ｎを４とじ九場合のサンプリン
グ位相制御回路の構成例であプ、演算回路２４から得ら
れる（７） 、 （８）式に示した信号１５ ａ Ｈ４
をさらに加算器９１および減算器９２に入力して、 ｘ５ ＝ ｘ５ ＋ｘ４ １４″−ｘｓ＋ｘａ ヲ得ている。こうして１１９図のサンブリング位相誤差
制御回路から得られる４つの信号Ｘ５＋Ｘ４＋Ｘ５ ｅ
Ｘ４の符号と、ナンデリンダ位相誤差Δψとの関係は
次表のようになる。
表 １
この表１から明らかなように、信号１５ ｍ ！４＊ｇ
、 ｘ４ Ｋよってが一しイト区間Ｔの位相角２π間
を分割した８つの領域のどの領域にサンプリング位相が
あるかを識別指示することができる。従って、信号Ｘ５
を雑音抑圧回路を介してサンプリング位相をΔψ＝０の
安定位相点に収束させるための信号とし、信号Ｘ４ ＠
！５ ＊ ！４の符号によりサンプリング位相が１Δ
ψＩ〉π／４にあることを検出して、１ΔψＩ≦Ｖ４の
状態に高速で移行させるようにすれば、先の実施例に比
べさらにサンプリング位相の引込み速度を速くする仁と
ができる。
、 ｘ４ Ｋよってが一しイト区間Ｔの位相角２π間
を分割した８つの領域のどの領域にサンプリング位相が
あるかを識別指示することができる。従って、信号Ｘ５
を雑音抑圧回路を介してサンプリング位相をΔψ＝０の
安定位相点に収束させるための信号とし、信号Ｘ４ ＠
！５ ＊ ！４の符号によりサンプリング位相が１Δ
ψＩ〉π／４にあることを検出して、１ΔψＩ≦Ｖ４の
状態に高速で移行させるようにすれば、先の実施例に比
べさらにサンプリング位相の引込み速度を速くする仁と
ができる。
なお、さらに別の方法として、サンプリング位相誤差検
出回路から信号１５ ＋ ３Ｃ４・ｘｓ・ｘ４を出力す
る代りに、表１の右方に示されるａｗｓｌｇｎ（ｘｉ）
ｌ＋拳０４ｂ＝ｓｉｇｎ（ｘｓ
）Φｓ１ｇｎ（ｘ４） −９１Ｊｅ ＝ ｂ
■ｓｉｇｎ（ｘｓ）０５１ｇ１ｌ（ｘ４） −
ＪＪ）（ここで、ｓｌｇｎ（ｘｌ）はガの符号が正のと
き＠０”、負のとき″１＃に対応させる信号、■は２を
法とする排他的論理和演算） を出力する構成としても、同様の結果を得ることができ
る。
出回路から信号１５ ＋ ３Ｃ４・ｘｓ・ｘ４を出力す
る代りに、表１の右方に示されるａｗｓｌｇｎ（ｘｉ）
ｌ＋拳０４ｂ＝ｓｉｇｎ（ｘｓ
）Φｓ１ｇｎ（ｘ４） −９１Ｊｅ ＝ ｂ
■ｓｉｇｎ（ｘｓ）０５１ｇ１ｌ（ｘ４） −
ＪＪ）（ここで、ｓｌｇｎ（ｘｌ）はガの符号が正のと
き＠０”、負のとき″１＃に対応させる信号、■は２を
法とする排他的論理和演算） を出力する構成としても、同様の結果を得ることができ
る。
第１０図はこの発明をＰＭ％直交ＡＭ％ムＶ−ＰＭ等の
変調方式の直交変調信号に適用した場合のナンデリング
位相誤差検出回路の構成例を示している。端子１０１．
１０１には受信アナログ信号をの変換回路を通して得た
直交ディジタル４Ｍ号が入力され、これらはそれぞれ８
に３図、菖４図あるいは［１７図に示したと同様の構成
Ｏｒ（ノタルフィルタ１０３．１０４および演算回路１
０５．１０ｇを介して、（７） 、 （８）式に示し比
信号Ｘ５ ｅ Ｘ４の互いに直交した成分となって出力
され、これらがさらに加算器１０１゜１０１でｘＨどう
し、ｘ４どうしそれぞれ加算されることによって、２つ
の位相誤差信号！！ｌ’ ｈＸａ／が得られる。一方、
信漫′草ｓ／ 、 Ｘ４／がさらに加算器１０＃、減算
器１１０で加減されることによって、さらに２つの位相
誤差信号１ｇ’ ａ Ｘ４’が得られる。（ｉｔ号ｘ５
’ 〜ｘ４’ ｌｄ、信号ｘＢ’ 〜ｘ４’ Ｋ轡価で
６９１これらによって１８９図の場合と同様に・サンプ
リング位相をが−レイト区間ＴＯ位相角２Ｋを８分割し
て識別指示することができる。
変調方式の直交変調信号に適用した場合のナンデリング
位相誤差検出回路の構成例を示している。端子１０１．
１０１には受信アナログ信号をの変換回路を通して得た
直交ディジタル４Ｍ号が入力され、これらはそれぞれ８
に３図、菖４図あるいは［１７図に示したと同様の構成
Ｏｒ（ノタルフィルタ１０３．１０４および演算回路１
０５．１０ｇを介して、（７） 、 （８）式に示し比
信号Ｘ５ ｅ Ｘ４の互いに直交した成分となって出力
され、これらがさらに加算器１０１゜１０１でｘＨどう
し、ｘ４どうしそれぞれ加算されることによって、２つ
の位相誤差信号！！ｌ’ ｈＸａ／が得られる。一方、
信漫′草ｓ／ 、 Ｘ４／がさらに加算器１０＃、減算
器１１０で加減されることによって、さらに２つの位相
誤差信号１ｇ’ ａ Ｘ４’が得られる。（ｉｔ号ｘ５
’ 〜ｘ４’ ｌｄ、信号ｘＢ’ 〜ｘ４’ Ｋ轡価で
６９１これらによって１８９図の場合と同様に・サンプ
リング位相をが−レイト区間ＴＯ位相角２Ｋを８分割し
て識別指示することができる。
このように、直交変調信号に対しては、端子１０１．１
０２に入力される直交ディノタル信号のいずれか一方に
のみ情報が乗っている場合があるため、直交ディジタル
信号の両方を用いて位相誤差信号を得るように、サンプ
リング位相誤差検出回路を構成すればよい。
０２に入力される直交ディノタル信号のいずれか一方に
のみ情報が乗っている場合があるため、直交ディジタル
信号の両方を用いて位相誤差信号を得るように、サンプ
リング位相誤差検出回路を構成すればよい。
＃Ｉ１図は従来のサンプリング位相同期回路におけるサ
ンプリング位相誤差検出特性を示すｌ第２図はこの発明
の一実施例に係るサンプリング位相同期回路の概略構成
図、第３図はこの発明で用いるディジタルフィルタの具
体的構成例を示す図、１１１４図は同じく演算回路の具
体的構成例を示す図、８５図は同実施例の動作ｔｉｌｔ
明するためのタイムチャート、謳６図は同じくサンプリ
ング位相誤差検出特性を示す図、第７図はこの発明にお
けるサングリング位相誤差検出回路、で用いるディジタ
ルフィルタおよび演算回路の他の構成例を示す図、第８
図はこの発明の他の実施ｉＭＩＫ係るサンプリング位相
同期回路の概略構成図、１１９図および８１１０図はこ
の発明のさらに別の実施例におけるサンプリング位相誤
差検出回路の構成図でるる。 １１・・・受信アナログ信号入力端子、１３・・・の変
換回路、１６・・・サンプリング位相誤差検出回路、１
９・・・雑音抑圧回路、２０・・・可変分周回路、２３
．１０３．１０４・・・ディジタルフィルタ、２４．１
０５．１０６・・・演算回路。 出願人代理人 弁理士 鈴 江 武 彦ｋＨＳ１図 今 、７１６ 第 ３ 図 第４図 第６図 第７図 箱 ８ 図
ンプリング位相誤差検出特性を示すｌ第２図はこの発明
の一実施例に係るサンプリング位相同期回路の概略構成
図、第３図はこの発明で用いるディジタルフィルタの具
体的構成例を示す図、１１１４図は同じく演算回路の具
体的構成例を示す図、８５図は同実施例の動作ｔｉｌｔ
明するためのタイムチャート、謳６図は同じくサンプリ
ング位相誤差検出特性を示す図、第７図はこの発明にお
けるサングリング位相誤差検出回路、で用いるディジタ
ルフィルタおよび演算回路の他の構成例を示す図、第８
図はこの発明の他の実施ｉＭＩＫ係るサンプリング位相
同期回路の概略構成図、１１９図および８１１０図はこ
の発明のさらに別の実施例におけるサンプリング位相誤
差検出回路の構成図でるる。 １１・・・受信アナログ信号入力端子、１３・・・の変
換回路、１６・・・サンプリング位相誤差検出回路、１
９・・・雑音抑圧回路、２０・・・可変分周回路、２３
．１０３．１０４・・・ディジタルフィルタ、２４．１
０５．１０６・・・演算回路。 出願人代理人 弁理士 鈴 江 武 彦ｋＨＳ１図 今 、７１６ 第 ３ 図 第４図 第６図 第７図 箱 ８ 図
Claims (3)
- （１） 受信アナログ信号をの変換回路を通して得ら
れ友ディジタル信号から、前記の変換回路におけるサン
ｆりング位相の誤差を示す位相誤差信号を生成するサン
シリング位相誤差検出回路を有し、上記位相＃４Ｍ信号
に基き＊記サンプリング位相を前記受信アナログ信号に
同期するように制御するサンプリング位相同期回路にお
いて、前記サンプリング位相誤差検出回路は実質的に前
記ｒ４ジタル傭号を直交２信号に変換し、この直交２信
号に非線形演算処理を施すことにより、前記サンシリン
グ位相が前記受信アナログ信号のが−レイト区間の位相
角２に間を３以上に分割した領域のどの領域に存在する
かを識別指示する位相誤差信号を生成することを特徴と
するサンプリング位相同期回路。 - （２） サンプリング位相誤差検出回路は、前記ディ
ジタル信号を入力とし直交２信号を得る９０°位相分割
狭帯域ディノタルフィルタと、このフィルタによって得
られる直交２信号に非線形演算処理を施して位相誤差信
号を得る演算回路とを含むことを特徴とする特許請求の
範囲第１項記載のサンプリング位相同期回路。 - （３）サンシリング位相誤差検出回路は、サンシリング
位相が受信アナログ信号のｌ−レイト区間の位相角２π
間を２”ＣｎＦｉ正の整数）Ｋ分割した領域のどの領域
に存在するかを識別指示する位相誤差信号を生成するも
のであり、この位相誤差信号に基きサンシリング位相を
安定位相点に収束させるとともに、サンプリング位相の
誤差がＶ′２Ｎより大きいときサンプリング位相を強制
的に誤差が、／２Ｎ以下の状態に移行させるようにした
ことを特徴とする特許請求の範囲第１項記載のサンプリ
ング位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189550A JPS5890856A (ja) | 1981-11-26 | 1981-11-26 | サンプリング位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189550A JPS5890856A (ja) | 1981-11-26 | 1981-11-26 | サンプリング位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890856A true JPS5890856A (ja) | 1983-05-30 |
| JPS6331987B2 JPS6331987B2 (ja) | 1988-06-28 |
Family
ID=16243190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189550A Granted JPS5890856A (ja) | 1981-11-26 | 1981-11-26 | サンプリング位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890856A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075155A (ja) * | 1983-09-30 | 1985-04-27 | Fujitsu Ltd | タイミング引込み方式 |
| JPS60229558A (ja) * | 1984-04-27 | 1985-11-14 | Toshiba Corp | 位相同期制御方式 |
| JPS62201304A (ja) * | 1986-02-28 | 1987-09-05 | Canon Inc | 膜厚測定方法 |
| JPH05505044A (ja) * | 1990-12-21 | 1993-07-29 | イーストマン コダック カンパニー | ティーチャブルカメラ |
| US5756938A (en) * | 1990-01-25 | 1998-05-26 | Ishida Scales Mfg. Co., Ltd. | Weight measuring apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012093143A (ja) * | 2010-10-25 | 2012-05-17 | Panasonic Corp | 障害物検知装置 |
| JP5581174B2 (ja) * | 2010-10-25 | 2014-08-27 | パナソニック株式会社 | 障害物検知装置 |
-
1981
- 1981-11-26 JP JP56189550A patent/JPS5890856A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075155A (ja) * | 1983-09-30 | 1985-04-27 | Fujitsu Ltd | タイミング引込み方式 |
| JPS60229558A (ja) * | 1984-04-27 | 1985-11-14 | Toshiba Corp | 位相同期制御方式 |
| JPS62201304A (ja) * | 1986-02-28 | 1987-09-05 | Canon Inc | 膜厚測定方法 |
| US5756938A (en) * | 1990-01-25 | 1998-05-26 | Ishida Scales Mfg. Co., Ltd. | Weight measuring apparatus |
| JPH05505044A (ja) * | 1990-12-21 | 1993-07-29 | イーストマン コダック カンパニー | ティーチャブルカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6331987B2 (ja) | 1988-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926443A (en) | Correction circuit for a digital quadrature-signal pair | |
| US5517689A (en) | Phase detecting method and phase detector and FM receiver using phase detecting method | |
| US4039748A (en) | Method and device for synchronizing the receiver clock in a data transmission system | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| US5440269A (en) | Digital FM demodulator having an address circuit for a lookup table | |
| JPS5890856A (ja) | サンプリング位相同期回路 | |
| US3908896A (en) | Digital resolver filter and receiver using same | |
| CA1289200C (en) | Variable bit rate clock recovery circuit | |
| JPH0427723B2 (ja) | ||
| US5357447A (en) | Rate conversion apparatus | |
| US4137505A (en) | Method of and apparatus for frequency control | |
| JPS63109626A (ja) | デジタル通信方式 | |
| JP2730346B2 (ja) | 分周回路 | |
| JPH0473351B2 (ja) | ||
| JPS5890854A (ja) | サンプリング位相同期回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| US5056115A (en) | Device for the division, at an optimum sampling rate, of a passband signal into its components on two carriers in quadrature | |
| US5157344A (en) | Digital quadrature phase detector for angle modulated signals | |
| GB2261563A (en) | Determining phase error and phase locking | |
| JPS6111494B2 (ja) | ||
| JPS6331314A (ja) | 位相同期回路 | |
| JPH02192368A (ja) | 波形等化器 | |
| JPS6331986B2 (ja) | ||
| JP3148319B2 (ja) | 変調位相検出装置及び復調装置 | |
| GB2191367A (en) | Circuitry for reducing demodulation phase error as for an automatic deghosting system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |