JPS6331314A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は通信システムで使用される位相同期回路に関す
るものである。

（従来の技術とその問題点） 位相同期回路は、入力信号と同一周波数で位相同期した
出力信号を得ることができ、しかも雑音抑圧効果を有す
るため、近年通信シ！テムにおいて幅広く使用されてい
る。例えば、ディジタル信号伝送の受信装置におけるタ
イミング信号再生回路、従属同期方式によるディジタル
統合網におＣブるクロック供給装置等に使用されている
。

第６図はこのような従来の位相同開回路の構成を示すブ
ロック図であり、同図に示されるようにこの位相同期回
路は位相比較器４７、低域通過フィルタ４８、電圧制御
発振器４９、分周器５１からなる。入力端子４６には伝
送路からの信号×（１＞が入力され、出力端子５０から
この位相同期回路の出力信号（１＞が出力される。分周
器５１は電圧制御発振器４９の出力信号ｖ（ｔ）を分周
して信号ｙ（ｔ＞を生成する。位相比較器４７は信号Ｘ
　（ｔ）と信＠ｙ（ｔ＞との位相を比較し位相差に応じ
た信号ｕ（ｔ＞を出力する。低域通過フィルタ４８は信
号ｕ　（ｔ）のジッタを抑圧する。電圧制御発］辰器４
９は低域通過フィルタ４８の出力電圧に応じた周波数で
発ｊ辰する。

次に本回路の動作について説明する。

入力端子４６に入力される伝送路からの信号ｘ（ｔ）、
分周器５１の出力信号ｙ（ｔ）、電圧制御発振器４９の
出力信号ｖ（ｔ）をそれぞれｘ　（ｔ）＝Ｊ２Ａｓｉｎ
　（ωｔ＋δ（ｔ））・・・（１） Ｖ（ｔ）−Ｊ２ｃｏｓ　　（ωｔ＋θ（ｔ）／Ｒ）・・
・（２） ｖ　（ｔ）＝Ｊ２ｃｏｓ　　（Ｒωｔ＋θ（ｔ））・・
・（３） と定義する。

ただし、ωは入力角周波数、δ（１）は入力位相、Ａは
娠幅実効値、Ｒは分周器５１の分周比、θ（１）は電圧
制御発振器４９の出力位相である。

位相比較器４７として乗算器を用いた場合、乗算器出力
の低周波成分ｕ　（ｔ）は ｕ　（ｔ　）　＝Ａｓｉｎ（δ（１＞−〇（ｔ）／Ｒ）
卒Ａ（δ（１）−〇（ｔ）／Ｒ） ・・・（４） と求まる。ただし、上式が成り立つのは、位相差δ（１
）−〇（ｔ＞／Ｒが小ざく、線形近似が成立する場合で
ある。上式より、ｘ　（ｔ）とｙ（ｔ）の位相差に比例
した電圧が検出される。ｕ　（ｔ）は低域通過フィルタ
４８によりジッタが抑圧された後、電圧制御発振器４９
に入力される。電圧制御発振器４９は入力電圧に比例し
て出力周波数が変化する。電圧制御発振器４９の出力は
分周器５１により’Ｉ／Ｒに分周された後、位相比較器
４７にフィードバックされ、信号Ｘ　（ｔ）とｙ（ｔ）
の同期が確立するように制御される。なお、第６図にお
いて分周器５１が存在しない場合もあり、その場合は、
電圧制御発振器４９の出力ｖ（ｔ）がそのまま位相比較
器４７にフィードバックなされる。

またこの位相同期回路は産報出版ｒＰＬＬ−ＩＣの使い
方Ｊ　　（１９７６年）第３章および第４章に記載され
た如く、第７図に示されるような等価ブロック図で表さ
れる。同図においてδ（Ｓ）、θ（Ｓ）はそれぞれ入力
位相、出力位相をラプラス変換を用いて表わしている。

符号５２は減算器、符号５３は増幅器を表す。ここで、
Ａは入力信号消失の実効値を表わす。符号５４．５５．
５６は低域通過フィルタ４８、電圧制御発振器４９およ
び分周器５１の伝達関数Ｆ（Ｓ）、Ｋ／Ｓ、１／Ｒであ
る。

第７図に示す回路の閉ループ伝達関数Ｈ（ｓ＞は ＡＫＦ　（ｓ＞／５ Ｈ（ｓ）＝□・・・（５） １＋ＡＫＦ　（ｓ＞／Ｒ３ となり、上式より位相同期回路の特性を決定する要素が
導出される。

ところで、位相同期回路において入力信号は常に供給さ
れているとは限らず、入力信号が消失した時は、消失以
前と同一の周波数の自走出力を得られるのが望ましい。

例えば、従屈同明方式のディジタル統合網のクロック供
給装置として使用される位相同期回路においては、温度
等の環境変動による特性変動の極めて小さい水晶振動子
を用いた電圧制御発振器を使用し、かつ、低域通過フィ
ルタの時定数を非常に大きい値とする。こうすると、伝
送路が瞬断し、入力信号が消失した場合、消失以前と同
一周波数の自走出力を長い時間待ることができ、伝送路
の影響を小ざくすることが可能となる。

このように位相同期回路では入力信号消失の際も、安定
な自走出力を生成する必要があり、このため従来の位相
同期回路においては低域通過フィルタの時定数を非常に
大きくしてこれに対処していたが、この場合入力信号に
対する同期引き込みに非常に長い時間を要するという同
居が生ずる。

また、時分割伝送に用いられる位相同期回路では次に示
すような同様の問題点が生ずる。すなわち、２線デイジ
タル伝送に用いられている時分割伝送（別名ピンポン伝
送）においては、連続的な送信パルス列をバッファメモ
リに一旦蓄え、バースト周期と呼ばれる一定の周期ごと
に信号伝送速度の２倍以上の速さでメモリから読み出し
、バースト状のパルス列に変換して送出する。そして受
信側ではこのバースト状の信号を−Ｈバッファメモリに
蓄積した後、連続信号として読み出す。従って、時間圧
縮により空ぎ時間が生じる。このため、時分割伝送にお
いては、無信号状態が存在する。位相同期回路は、時分
割伝送においては、受信信号を識別する際のタイミング
信号の抽出回路として使用され、入力信号が存在する状
態と存在しない状態において、周波数や位相変動の少な
い良好なタイミング信号を得るためには、入力信号が存
在する状態における情報を基にして入力信号が存在しな
い状態で位相同期回路が自走する必要がある。このため
には、位相同期回路の低域通過フィルタの時定数を非常
に大きくし、無信号時における自走出力の変動を少なく
することが考えられるが、この場合初期状態における入
力に対する同期引き込みに非常に長い時間を要するとい
う問題が生ずる。

本発明はこのような問題点に鑑みてなされたもので、そ
の目的とするところは同期引き込み時間の短縮と、入力
消失時における安定な自走出力の生成の両者の実現を可
能とする位相同期回路を提供することにある。

［発明の構成］ （問題点を解決するための手段） 前記目的を達成するために本発明は、少なくとも位相比
較器と低域通過フィルタと電圧制御発振器とから構成さ
れる２組の位相同期ループを直列に接続し、前段の前記
位相同期ループの位相比較器からの出力を利得器を介し
て後段の前記位相同期ループの低域通過フィルタにカロ
算させたことを特徴とする。

（作　用） 利得器の利１ｑを適当に定めることにより入力信号があ
る場合にはこの位相同期回路の出力は前段の低域通過フ
ィルタの特性には依存せず後段の低域通過フィルタの特
性に依存し、入力信号がない場合には出力は前段の電圧
制御発振器の出力に依存させるようにできる。

このため、入力信号がある場合にはこの位相同期回路の
同期引き込み時間は後段の低域通過フィルタの時定数に
応じて決定されるのでこの時定数を所望の値にすること
により所望の同期引き込み時間を得ることができる。

また入力信号がない場合にはこの位相同期回路の出力信
号は前段の電圧制御発振器に依存するので前段の低域通
過フィルタの時定数を大きい値に設定すると前段の電圧
制御発振器の出力は入力信号消失以前の状態を長く保持
し自走するので、位相同期回路の出力信号も入力信号消
失以前の状態を長く保持し安定な出力信号を得ることが
できる。

（実施例） 以下図面に基づいて本発明の実施例を詳細に説明する。

第１図は本実施例における位相同期回路の構成を示すブ
ロック図であり、この位相同期回路は前段の位相同期ル
ープ（第１の位相同期回路）１と後段の位相同期ループ
（第２の位相同期回路）２とが直列に接続されてなる。

第１の位相同期回路１は第１の位相比較器５、第１の低
域通過フィルタ６、第１の電圧制御発振器７、第１の分
周器８からなる。第１の位相比較器５には入力端子３に
入力される入力信ｇＸ＋　　（ｔ）と第１の分周器８の
出力信号’ｙ’＋　　（ｔ）とが入力される。

第１の位相比較器５の出力信号ＬＪ＋　　（ｔ）は第１
の低域通過フィルタ６および利得器１４に入力される。

第２の位相同期回路２は第２の位相比較器９、第２の低
域通過フィルタ１０、第２の電圧制御発振器１１、第２
の分周器１２、加算器１３、利得器１４からなる。第２
の位相比較器９には第１の電圧制御発振器７の出力像＠
Ｘ２　（ｔ）と第２の分周器１２の出力像＠Ｖ２　（ｊ
＞とが入力される。

加算器１３は第２の位相比較器９の出ツク信号ｕ２　（
ｔ）と利）が器１４の出力信号とを加算する。

第２の電圧制御発振器１１の出力信号２　（ｔ）は第２
の分周器１２および出力端子４に出力され、この出力端
子４の出力信号が位相同期回路の出力信号となる。

ここで、信号Ｘ＋　　（ｊ＞、Ｖ＋　　（ｔ）、Ｘ２（
ｔ）、Ｖ２　　（ｊ＞、Ｖ２　　（ｔ）を次のように定
義する。

Ｘ　＋　（ｔ）　＝　（７Ａ　＋　５ｉｎ（ω＋　ｔ＋
δ＋　（１））・・・（６） ｙ＋　　（ｔ）＝ｆｌｃｏｓ　　（ω１ｔ＋θ１（１）
／Ｒ１）　　・・・（７） Ｘ２　　（ｔ）＝Ｊ″？１ｃｏｓ　　（Ｒ＋　ω１ｔ＋
０＋　（ｔ））・・・（８） Ｖ２　　（ｔ＞＝−ｆ）ｓｉｎ（Ｒ＋　ω１ｔ＋θ２　
（ｔ）／Ｒ２）　　・・・（９） Ｖ２　　（ｔ）＝−Ｆ７ｓｉｎ　　（Ｒ＋　Ｒ２ω＋　
ｔ＋０２　（ｔ））・・・（１０） ただし、ω１は入力角周波数、δ１　（ｔ）は入力位相
、Ａ１はへ力振幅実効値、δ１　（ｔ）は第１の電圧制
御発振器７の出力位相、δ２　（ｔ）は第２の電圧制御
発振器の出力位相、Ｒ１は第１の分周器８の分周比、Ｒ
２は第２の分周器１２の分周比である。なお、第（７）
〜第（１０）式においては振幅実効値を仮に１４１　Ｉ
Ｔとしている。

まず、第１の位相同期回路１の動作を説明する。

第１の位＝、目比較器５として乗算器を用いた場合、そ
の出力の低周波成分ＬＪ＋　　（ｔ）はｕ　＋　（ｔ）
　＝Ａ　＋　５ｉｎ（δ１（ｔ）−θ＋　（ｔ）　／Ｒ
＋　＞：Ａ１　（δ１（ｔ）−〇＋　（ｔ）　／Ｒ＋　
）・・・（１１） となり、Ｘ＋　　（↑）と’／＋　　（ｔ）との位相差
が検出される。ただし、上式が成立するのはδ１　（ｔ
）−θ＋（ｔ）／Ｒが小ざく、線形近似が成立する場合
である。

ｕｌ　　（ｔ＞は第１の低域通過フィルタ６によりジッ
タが抑圧された復、第１の電圧制御発（辰器７に入力さ
れる。第１の電圧制御発振器７は入力電圧に比例して出
力周波数が変化する発振器である。

第１の電圧制御発振器７の出力は第１の分周器８により
１／Ｒ１に分周された後、第１の位相比較器５にフィー
ドバックされ、信号Ｘ＋　　（ｊ）と信号’Ｊ１　（ｔ
）との同期が確立するように制御される。

次に第２の位相同期回路２の動作を説明する。

第２の位相比較器９として乗算器を用いた場合、その出
力の低周波成分Ｕ２　（ｔ）は ｕ２　　（ｔ）＝ｓｉｎ　　（δ１（ｔ）−０２（ｔ）
　／　Ｒ２）：（δ１　（ｔ）−δ２　（ｔ）／Ｒ２）
・・・（１２） となり、Ｘ２　　（ｔ）とｙ２　（ｔ）との位相差が検
出される。ただし、上式が成立するのは、δ１　（ｔ）
−δ２（ｔ）／Ｒ２が小ざく、線形近似が成立する場合
である。

ｕｚ　　（ｔ）は、利得器］４を通過後のＬＪ＋　　（
ｊ）と共に加算器１３に入力され、さらに第２の低域通
過フィルタ１０によるジッタの抑圧後、第２の電圧制御
発振器１１に入力される。第２の電圧イリ御発振器１１
は入力電圧に比例して出力周波数が変化する発ｊ辰器で
ある。第２の電圧制御発（辰器１１の出力は第２の分周
器１２により１／Ｒ２に分周された後、第２の位相比較
器９にフィードバックされ、信号Ｘ２　　（１：）と信
号Ｖ２　　（↑）との同期が確立するように制御される
。

第２図は本実施例の位相に着目した等価ブロック図であ
る。同図において符号１５．１６は減算器および増幅器
を表す。増幅器１６の増幅率Ａ１は入力信号振幅の実効
値を表す。符号１７．１８゜１９はそれぞれ第１の低域
通過フィルタ６の伝達関数Ｆ＋　　（Ｓ）、第１の電圧
制御発振器７の伝達関数に＋／ｓおよび第１の分周器８
の伝達関数１／Ｒ１を表わす。

また第２の位相同期回路２においては符号２０゜２１．
２２はそれぞれ減算器、加算器、増幅器を表わす。増幅
器２２の増幅率Ｇは利得器１４の利１ｑを表す。

また符号２３，２４．２５はそれぞれ第２の低域通過フ
ィルタ１０の伝達関数Ｆ２　　（ｓ）、第２の電圧制御
発振器１１の伝達関数に２／Ｓおよび第２の分周器１２
の伝達関数１／Ｒ２を表わす。

また同図においてδ１　（Ｓ）、δ１　（Ｓ）、δ２（
Ｓ）はそれぞれ入力位相、第１の電圧制御発振器７の出
力位相および第２の電圧制御発振器１１の出力位相を表
わす。

第２図において、入力位相δ１　（Ｓ）と出力位相θ１
　（Ｓ）との関係は Ａ１　　Ｋ＋　　Ｆ＋　（Ｓ）／Ｓ θ＋　（Ｓ）　＝□６１（Ｓ） １＋Ａ１　Ｋ＋　　Ｆ＋　（ｓ）／　ＲＩ　Ｓ・・・（
１３） となる。

一方、出力位相θ２　（Ｓ）と入力位相δ１　（Ｓ）お
よび出力位相θ１　（Ｓ）との関係はθ２　（Ｓ）＝　
［（（１−ＧＡ　＋　／Ｒ＋　）　　に２Ｆ２（Ｓ）θ
＋　（Ｓ）　／Ｓ　）　＋ＧＡＩ　　Ｋ２　　Ｆ２　（
Ｓ）δ＋　（Ｓ）　／Ｓ］ ：（１＋に２　Ｆ２（Ｓ）／ＲｚＳ）−・（１４）とな
る。

ここで ＧＡＰ／Ｒ＋＝１　　　　　　　　　・・・（１５）の
ようにＧを定めると ＲＩ　　Ｋ２　　Ｆ２　（ｓ）／Ｓ θ２　（Ｓ）　＝□６１（Ｓ） ｉ＋　Ｋ２　　Ｆ２　（Ｓ）　／　　Ｒ２Ｓ・・・（１
６） となる。第１６式より、入力信号が存在する場合、出力
位相θ２　（Ｓ）は、入力位相δ１　（Ｓ）と第２の低
域通過フィルタの伝達関数Ｆ２　　（Ｓ）に依存してお
り、第１の低域通過フィルタの伝達関数Ｆ＋　　（Ｓ）
には依存しないことがわかる。

次に、入力信号消失時について考察する。

このとき、入力信号の振幅実効値Ａ１はＡ＋＝０　　　
　　　　　　　　　　・・・（１７）であるから、第１
４式は に２　　Ｆ２　（Ｓ）　／Ｓ θ２（Ｓ）・□θ１　（Ｓ） １＋　Ｋ２　　Ｆ２　（Ｓ）　／　Ｒ２Ｓ・・・（１８
） となる。つまり入力信号消失時では、出力位相θ２　（
Ｓ）は第１の電圧制御発振器７の出力位相θ１　（Ｓ）
に依存することが判明した。

ここで、 ＧＡＰ／Ｒ＋＝１ となるようにＧの値を決定することは次のような意味が
ある。そして第１の位相同期回路１の第１の低域通過フ
ィルタ６の影響が第２の位相同期回路２の第２の低域通
過フィルタの出力に現われない。

このように利得Ｇを定めると、第１図に示す位相同期回
路において、入力端子３に第６式で示される信号を入力
した場合、出力端子４に現れる出力信＠（第１０式）は
第２の低域通過フィルタ１０の特性に依存するが、第１
の低域通過フィルタ７の特性に依存しなくなる。一方、
入力信号消失時においては、出力端子４に現れる出力信
号（第１０式）は第１の電圧制御発振器７の出力に依存
する。

そこで、第１の低域通過フィルタ６の時定数を非常に大
きい値に選択し、第２の低域通過フィルタ１０の時定数
は所望の過渡応答特性に応じて決定することにすれば、
入力信号が存在する場合、同期引き込み時間は第２の低
域通過フィルタ１０の時定数に応じて決定されるので、
所望の過渡応答特性を得ることができる。

また、入力信号消失の場合は、出力端子４に現れる出力
信号は第１の電圧制御発振器７の出力に従属し、第１の
低域通過フィルタ６の時定数は非常に大きい値に選択さ
れているため、第１の電圧制御発振器７の出力は入力信
号消失以前の状態を長く保持し自走することができる。

従って、出力端子４の信号も同様に入力信号消失以前の
状態を長く保持することができ、安定な出力の生成が可
能となる。

このように本実施例では入力信号に対する同期引込み時
間を短縮できると同時に入力信号消失時における安定し
た出力信号の生成が可能となる。

なお、本発明の位相同期回路において、入力信号消失の
時、非常に安定した自走出力を得るためには、第１の電
圧制御発振器７は、従来の位相同期回路における水品振
動子を用いた高精度な電圧制御発振器と同様に、高精度
な水晶娠動子を用いた方法も考えられる。一方、第２の
電圧１制御発１辰器１１は、入力信号断時においては第
１の電圧制御発振器７に従属しているため、さほど高精
度のものを必要としない。また、第１図の実施例におい
て、第１および第２の分周器８．１２が存在しない場合
もあり、その場合は第１の電圧制御発振器７の出力を第
１の位相比較器５に、そして第２の電圧制御発振器１１
の出力を第２の位相比較器９に直接フィードバックする
。

また、第１の低域通過フィルタは、時定数を非常に大ぎ
くするために、アナログディジタル変換器（ＡＤ変換器
）、ディジタルフィルタ１４、ディジタルアナログ変換
器（ＤＡ変換器）を組合せて構成してもよい。

第３図は本発明の第２実施例に係る位相同期回路の構成
ブロック図である。本実施例は時分割伝送装置の位相同
期回路として用いられるものである。同図に示されるよ
うに第１の位相同期回路１は第１の位相比較器２６、第
１の低域通過フィルタ２７、第１の電圧制御発振器２８
からなり第２の位相同期回路２は第２の位相比較器２９
、第２の低域通過フィルタ３１、第２の電圧制御発振器
３２、加算器３０．利得器３３からなる。そしてこれら
の要素はすべてディジタル信号用のものである。入力端
子３から入力される入力信号はアナログディジタル変換
器（ＡＤ変換器）３４によりディジタル信号に変換され
て第１の位相比較器２６に移相される。また第２の電圧
制御発振器３２の出力信号はディジタルアナログ変換器
（ＤＡ変換器）３５によりアナログ信号に変換されて出
力端子４から取出される。

第４図は第１および第２の低域通過フィルタ２７．３１
の構成を示すもので、これは従来から公知のものである
。すなわら、この低域通過フィルタは増幅器３６、加算
器３７．１サンプル遅延器３８、増幅器３９、加算器４
０からなる。

第５図は第１および第２の電圧制御発１辰器２８゜３２
の構成を示すもので、これも従来から公知のものである
。同図に示されるようにこの電圧制御発振器は増幅器４
１、加算器４２．１ザンプル遅延器４３、加算器４４、
ロム（ＲＯＭ）４５からなる。加算器４４には１サンプ
ル遅延器４３の出力とデータ２πにω１／ω２が入力さ
れる。ここでｋはサンプル番号を示し、ω１は入力周波
数を示し、ωＳはサンプリング周波数を示す。

第３図に示すように第２の実施例の動作は第１の実施例
と比較した場合、本回路がディジタル信号で動作する点
および第１の実施例における分周器８，１２が無い点で
異なるが、その動作の本質は第１の実施例と変ることは
ない。従って本実施例によれば時分割伝送装置にこの位
相同期回路を用いる場合に入力信号に対する同期引き込
み時間を短縮できると同時に入力信号消失時に安定した
出力信号を得ることができる。

［発明の効果］ 以上詳細に説明したように本発明によれば同期引込み時
間を短縮できると同時に入力信号消失時でも安定した出
力信号を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成ブロック図、第２図
は第１実施例の位相に着目した等価ブロック図、第３図
は本発明の第２実施例の構成ブロック図、第４図および
第５図は第２実施例における低域通過フィルタと電圧制
御発振器の構成ブロック図、第６図および第７図は従来
の位相同期回路の構成ブロック図および等価ブロック図
である。 １・・・第１の位相同期回路、２・・・第２の位相同期
回路、５，２６・・・第１の位相比較器、６，２７・・
・低域通過フィルタ、７．２８・・・第１の電圧制御発
振器、９，２９・・・第２の位相比較器、１３．３０・
・・加算器、１０．３１・・・第２の低域通過フィルタ
、１１．３２・・・第２の電圧制御発振器、１４．３３
・・・利得器。 出願人　　　　　　株式会社　東芝 代理人　弁理士　　須　山　佐　− 第７図

Claims (2)

【特許請求の範囲】
1. （１）少なくとも位相比較器と低域通過フィルタと電圧
   制御発振器とから構成される２組の位相同期ループを直
   列に接続し、前段の前記位相同期ループの位相比較器か
   らの出力を利得器を介して後段の前記位相同期ループの
   低域通過フィルタに加算させたことを特徴とする位相同
   期回路。
2. （２）前段の位相同期ループの位相出力が後段の低域通
   過フィルタへの入力位相から相殺されるよう利得器の利
   得を定めたことを特徴とする特許請求の範囲第１項記載
   の位相同期回路。