JPH0595348A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH0595348A JPH0595348A JP3254858A JP25485891A JPH0595348A JP H0595348 A JPH0595348 A JP H0595348A JP 3254858 A JP3254858 A JP 3254858A JP 25485891 A JP25485891 A JP 25485891A JP H0595348 A JPH0595348 A JP H0595348A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- pass filter
- output
- input
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ＰＬＬ回路に関し、可変周波数幅の広いＶＣ
Ｏを用いても安定度が高く同期引込みが早いＰＬＬ回路
の提供を目的とする。 【構成】 入力データと周波数の等しい基準クロック
と、ＶＣＯ１の出力を第１の位相比較器２に入力し、位
相差により生ずる電圧をローパスフィルタ３を介して加
算器４に入力し出力を該ＶＣＯ１に入力し、該入力デー
タと該ＶＣＯ１の出力を位相比較器５に入力し、位相差
により生ずる電圧をローパスフィルタ６を介して該加算
器４に入力し上記ローパスフィルタ３の出力電圧と加算
し加算結果を該ＶＣＯ１に入力するように構成する。
Ｏを用いても安定度が高く同期引込みが早いＰＬＬ回路
の提供を目的とする。 【構成】 入力データと周波数の等しい基準クロック
と、ＶＣＯ１の出力を第１の位相比較器２に入力し、位
相差により生ずる電圧をローパスフィルタ３を介して加
算器４に入力し出力を該ＶＣＯ１に入力し、該入力デー
タと該ＶＣＯ１の出力を位相比較器５に入力し、位相差
により生ずる電圧をローパスフィルタ６を介して該加算
器４に入力し上記ローパスフィルタ３の出力電圧と加算
し加算結果を該ＶＣＯ１に入力するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、局と複数の一般家庭の
加入者間との通信を光ファイバ１本で行うピンポン伝送
方式の光低速加入者装置システム等にて同期引込みを行
うＰＬＬ回路に関する。
加入者間との通信を光ファイバ１本で行うピンポン伝送
方式の光低速加入者装置システム等にて同期引込みを行
うＰＬＬ回路に関する。
【０００２】
【従来の技術】図３は１例の光低速加入者装置システム
を示す図、図４は従来例のＰＬＬ回路のブロック図であ
る。
を示す図、図４は従来例のＰＬＬ回路のブロック図であ
る。
【０００３】図３は、局の局内回線終端装置（以下ＯＣ
Ｕと称す）２０よりの１本の光ファイバ２３に加入者Ａ
のディジタル回線終端装置（以下ＤＳＵと称す）２１と
加入者ＢのＤＳＵ２２の２個が接続されている場合の光
低速加入者装置システムの例である。
Ｕと称す）２０よりの１本の光ファイバ２３に加入者Ａ
のディジタル回線終端装置（以下ＤＳＵと称す）２１と
加入者ＢのＤＳＵ２２の２個が接続されている場合の光
低速加入者装置システムの例である。
【０００４】このシステムでは図３に示す如く１フレー
ムを半分に分け、前半分は局のＯＣＵ２０から加入者
Ａ，ＢのＤＳＵ２１，２２にデータを伝送する時間で、
後半分は加入者Ａ，ＢのＤＳＵ２１，２２から局のＯＣ
Ｕ２０にデータを伝送する時間になつている。
ムを半分に分け、前半分は局のＯＣＵ２０から加入者
Ａ，ＢのＤＳＵ２１，２２にデータを伝送する時間で、
後半分は加入者Ａ，ＢのＤＳＵ２１，２２から局のＯＣ
Ｕ２０にデータを伝送する時間になつている。
【０００５】局のＯＣＵ２０からデータを伝送する場合
は図３に示す如く数ビットのプリアンブル信号が送られ
た後加入者Ａ，ＢのＤＳＵ２１，２２に対するデータを
バースト信号として送信する。
は図３に示す如く数ビットのプリアンブル信号が送られ
た後加入者Ａ，ＢのＤＳＵ２１，２２に対するデータを
バースト信号として送信する。
【０００６】加入者Ａ，ＢのＤＳＵ２１，２２から局の
ＯＣＵ２０へデータを伝送する場合は図３に示す如く、
加入者ＡのＤＳＵ２１より数ビットのプリアンブル信号
が送られた後データをバースト信号として送信し、少し
時間をおいて加入者ＢのＤＳＵ２２より数ビットのプリ
アンブル信号が送られた後データをバースト信号として
送信する。
ＯＣＵ２０へデータを伝送する場合は図３に示す如く、
加入者ＡのＤＳＵ２１より数ビットのプリアンブル信号
が送られた後データをバースト信号として送信し、少し
時間をおいて加入者ＢのＤＳＵ２２より数ビットのプリ
アンブル信号が送られた後データをバースト信号として
送信する。
【０００７】局のＯＣＵ２０では、加入者Ａ，ＢのＤＳ
Ｕ２１，２２よりのデータを受信する為には、加入者
Ａ，ＢのＤＳＵ２１，２２からの数ビットのプリアンブ
ル信号にて夫々同期をとる必要がある。
Ｕ２１，２２よりのデータを受信する為には、加入者
Ａ，ＢのＤＳＵ２１，２２からの数ビットのプリアンブ
ル信号にて夫々同期をとる必要がある。
【０００８】両者のプリアンブル信号は周波数は等しい
が、送信時の位相が合っていてもＯＣＵ２０との距離が
異なるのでＯＣＵ２０にて受信した時の位相は異なり大
きい時は１８０度も異なることがある。
が、送信時の位相が合っていてもＯＣＵ２０との距離が
異なるのでＯＣＵ２０にて受信した時の位相は異なり大
きい時は１８０度も異なることがある。
【０００９】このような数ビットのプリアンブル信号に
て夫々同期をとる為に用いられる従来のＰＬＬ回路は図
４に示す如きものであり、このＰＬＬ回路は入力データ
（プリアンブル信号）と電圧制御発振器（以下ＶＣＯと
称す）１１の周波数を略合致させる為に夫々１／ｎとす
る分周器７，１／ｍとする分周器８を通して位相比較器
９に入力し、位相差により生ずる電圧をローパスフィル
タ１０を介してＶＣＯ１１に入力することでＶＣＯ１１
の出力を入力データの位相に合致するようにするもので
ある。
て夫々同期をとる為に用いられる従来のＰＬＬ回路は図
４に示す如きものであり、このＰＬＬ回路は入力データ
（プリアンブル信号）と電圧制御発振器（以下ＶＣＯと
称す）１１の周波数を略合致させる為に夫々１／ｎとす
る分周器７，１／ｍとする分周器８を通して位相比較器
９に入力し、位相差により生ずる電圧をローパスフィル
タ１０を介してＶＣＯ１１に入力することでＶＣＯ１１
の出力を入力データの位相に合致するようにするもので
ある。
【００１０】
【発明が解決しようとする課題】しかしながら、図３に
示すシステムのＯＣＵ２０にての同期引込みに図４に示
すＰＬＬ回路を用いるとすると、加入者ＡのＤＳＵ２１
からの数ビットのプリアンブル信号にて同期引込みを行
い、次に送られてくる加入者ＢのＤＳＵ２２からの、周
波数は等しいが位相は異なる数ビットのプリアンブル信
号にて同期引込みを行わねばならず、この為には同期引
込みを早く出来るようにする必要があり、可変周波数幅
の大きいＶＣＯ（例えばデータ伝送速度が２０ＭＨｚ又
は３０ＭＨｚとすると可変幅は数ＭＨｚ）が必要とな
る。
示すシステムのＯＣＵ２０にての同期引込みに図４に示
すＰＬＬ回路を用いるとすると、加入者ＡのＤＳＵ２１
からの数ビットのプリアンブル信号にて同期引込みを行
い、次に送られてくる加入者ＢのＤＳＵ２２からの、周
波数は等しいが位相は異なる数ビットのプリアンブル信
号にて同期引込みを行わねばならず、この為には同期引
込みを早く出来るようにする必要があり、可変周波数幅
の大きいＶＣＯ（例えばデータ伝送速度が２０ＭＨｚ又
は３０ＭＨｚとすると可変幅は数ＭＨｚ）が必要とな
る。
【００１１】この種のＶＣＯは水晶発振器では実現出来
なく、抵抗，キヤパシタ又はインダクタンス，キヤパシ
タを用いたタンク回路方式のＶＣＯとなる。このＶＣＯ
は安定度が悪いので周波数の変動をなるべく少なくする
為には、ローパスフィルタ１０の時定数を大きくループ
利得を大きくせねばならず、こうすると引込み時間が長
くなる。
なく、抵抗，キヤパシタ又はインダクタンス，キヤパシ
タを用いたタンク回路方式のＶＣＯとなる。このＶＣＯ
は安定度が悪いので周波数の変動をなるべく少なくする
為には、ローパスフィルタ１０の時定数を大きくループ
利得を大きくせねばならず、こうすると引込み時間が長
くなる。
【００１２】このようなＰＬＬ回路を用いＤＳＵ２１か
らの数ビットのプリアンブル信号と、次に送られてくる
ＤＳＵ２２からの周波数は等しいが位相は異なる数ビッ
トのプリアンブル信号にて夫々同期引込みを行わおうと
すると、ＤＳＵ２１からの数ビットのプリアンブル信号
にて同期引込みを行いデータを受信した後の間隙にて周
波数が変動したＶＣＯ１１の周波数も変化しなければな
らずループ利得が大きくローパスフィルタ１０の時定数
が大きいのと合わせ引込みに時間がかかり、データ伝送
速度が２０ＭＨｚとか３０ＭＨｚの如く早い場合は、光
低速加入者装置システムが実現出来ない問題点がある。
らの数ビットのプリアンブル信号と、次に送られてくる
ＤＳＵ２２からの周波数は等しいが位相は異なる数ビッ
トのプリアンブル信号にて夫々同期引込みを行わおうと
すると、ＤＳＵ２１からの数ビットのプリアンブル信号
にて同期引込みを行いデータを受信した後の間隙にて周
波数が変動したＶＣＯ１１の周波数も変化しなければな
らずループ利得が大きくローパスフィルタ１０の時定数
が大きいのと合わせ引込みに時間がかかり、データ伝送
速度が２０ＭＨｚとか３０ＭＨｚの如く早い場合は、光
低速加入者装置システムが実現出来ない問題点がある。
【００１３】本発明はデータ伝送速度が２０ＭＨｚとか
３０ＭＨｚの如く早い場合の光低速加入者装置システム
等にも使用出来る、可変周波数幅の広いＶＣＯを用いて
も安定度が高く同期引込みが早いＰＬＬ回路の提供を目
的としている。
３０ＭＨｚの如く早い場合の光低速加入者装置システム
等にも使用出来る、可変周波数幅の広いＶＣＯを用いて
も安定度が高く同期引込みが早いＰＬＬ回路の提供を目
的としている。
【００１４】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、入力データと周波数の
等しい基準クロックと、ＶＣＯ１の出力を第１の位相比
較器２に入力し、位相差により生ずる電圧を第１のロー
パスフィルタ３を介して加算器４に入力し出力を該ＶＣ
Ｏ１に入力し、該入力データと該ＶＣＯ１の出力を第２
の位相比較器５に入力し、位相差により生ずる電圧を第
２のローパスフィルタ６を介して該加算器４に入力し上
記第１のローパスフィルタ３の出力電圧と加算し加算結
果を該ＶＣＯ１に入力するように構成する。
ック図である。図１に示す如く、入力データと周波数の
等しい基準クロックと、ＶＣＯ１の出力を第１の位相比
較器２に入力し、位相差により生ずる電圧を第１のロー
パスフィルタ３を介して加算器４に入力し出力を該ＶＣ
Ｏ１に入力し、該入力データと該ＶＣＯ１の出力を第２
の位相比較器５に入力し、位相差により生ずる電圧を第
２のローパスフィルタ６を介して該加算器４に入力し上
記第１のローパスフィルタ３の出力電圧と加算し加算結
果を該ＶＣＯ１に入力するように構成する。
【００１５】
【作用】本発明にれば、ＶＣＯ１の周波数を、第１の位
相比較器２，第１のローパスフィルタ３，加算器４，Ｖ
ＣＯ１よりなるループにて、周波数がデータと等しい基
準クロックの周波数に合致させておくので、ＶＣＯ１の
安定度は高くなる。
相比較器２，第１のローパスフィルタ３，加算器４，Ｖ
ＣＯ１よりなるループにて、周波数がデータと等しい基
準クロックの周波数に合致させておくので、ＶＣＯ１の
安定度は高くなる。
【００１６】従って、第２の位相比較器５，第２のロー
パスフィルタ６，加算器４，ＶＣＯ１よりなるループの
ループ利得は小さく又第２のローパスフィルタ６の時定
数を小さくすることが出来る。
パスフィルタ６，加算器４，ＶＣＯ１よりなるループの
ループ利得は小さく又第２のローパスフィルタ６の時定
数を小さくすることが出来る。
【００１７】データ入力時は、第２の位相比較器５，第
２のローパスフィルタ６，加算器４，ＶＣＯ１よりなる
ループにて、入力データと周波数の等しくなっているＶ
ＣＯ１の出力と、入力データとの位相を合わせればよい
ので、ループ利得は小さく又第２のローパスフィルタ６
の時定数が小さくなっているのと合わせ、同期引込みは
非常に早くなる。
２のローパスフィルタ６，加算器４，ＶＣＯ１よりなる
ループにて、入力データと周波数の等しくなっているＶ
ＣＯ１の出力と、入力データとの位相を合わせればよい
ので、ループ利得は小さく又第２のローパスフィルタ６
の時定数が小さくなっているのと合わせ、同期引込みは
非常に早くなる。
【００１８】即ち、ＶＣＯ１に可変周波数幅の広いＶＣ
Ｏを用いてもＶＣＯ１の周波数は、入力データのない時
は入力データと等しく保持され安定状態にあり、入力デ
ータ入力時にはＶＣＯ１の位相を合致するようにすれば
よいので、ループ利得は小さく又第２のローパスフィル
タ６の時定数が小さい点と合わせ同期引込みは非常に早
く、データ伝送速度が２０ＭＨｚとか３０ＭＨｚの如く
早い場合の、光低速加入者装置システム等にも使用出来
るようになる。
Ｏを用いてもＶＣＯ１の周波数は、入力データのない時
は入力データと等しく保持され安定状態にあり、入力デ
ータ入力時にはＶＣＯ１の位相を合致するようにすれば
よいので、ループ利得は小さく又第２のローパスフィル
タ６の時定数が小さい点と合わせ同期引込みは非常に早
く、データ伝送速度が２０ＭＨｚとか３０ＭＨｚの如く
早い場合の、光低速加入者装置システム等にも使用出来
るようになる。
【００１９】
【実施例】図２は本発明の実施例のＰＬＬ回路のブロッ
ク図である。図２のＰＬＬ回路は、局に持つている、デ
ータの周波数と等しい基準クロックとＶＣＯ１の出力周
波数を略一致する為に夫々１／ｎとする分周器７，１／
ｍとする分周器８を通して位相比較器２に入力し、図２
（Ａ）に示す如く、位相差に比例して生ずる電圧をロー
パスフィルタ１０を介して加算器４に入力し、出力をＶ
ＣＯ１に入力することで、ＶＣＯ１の出力周波数をデー
タ即ち基準クロックの周波数に合致するようにして、Ｖ
ＣＯ１の安定度を高くしている。
ク図である。図２のＰＬＬ回路は、局に持つている、デ
ータの周波数と等しい基準クロックとＶＣＯ１の出力周
波数を略一致する為に夫々１／ｎとする分周器７，１／
ｍとする分周器８を通して位相比較器２に入力し、図２
（Ａ）に示す如く、位相差に比例して生ずる電圧をロー
パスフィルタ１０を介して加算器４に入力し、出力をＶ
ＣＯ１に入力することで、ＶＣＯ１の出力周波数をデー
タ即ち基準クロックの周波数に合致するようにして、Ｖ
ＣＯ１の安定度を高くしている。
【００２０】そして、位相比較器５，ローパスフィルタ
６，加算器４，ＶＣＯ１よりなるループのループ利得は
小さく又ローパスフィルタ６の時定数を小さく出来るよ
うにしている。
６，加算器４，ＶＣＯ１よりなるループのループ利得は
小さく又ローパスフィルタ６の時定数を小さく出来るよ
うにしている。
【００２１】又入力データの周波数とＶＣＯ１の出力周
波数を略一致する為に夫々１／ｌとする分周器１２，１
／ｋとする分周器１３を通して位相比較器５に入力して
いる。この場合のＶＣＯ１は入力データの周波数に合致
しているので、位相比較器５は、図２（Ｂ）に示す如き
位相差０より少しずれると大きく変化した電圧を出力す
る、進み遅れ検出による制御方式を採用して同期引込み
を早くするようにしている（この方式は周波数が一致し
ていないとかえつて引込みに時間がかかる）。
波数を略一致する為に夫々１／ｌとする分周器１２，１
／ｋとする分周器１３を通して位相比較器５に入力して
いる。この場合のＶＣＯ１は入力データの周波数に合致
しているので、位相比較器５は、図２（Ｂ）に示す如き
位相差０より少しずれると大きく変化した電圧を出力す
る、進み遅れ検出による制御方式を採用して同期引込み
を早くするようにしている（この方式は周波数が一致し
ていないとかえつて引込みに時間がかかる）。
【００２２】そして、この位相がずれた時には大きく変
化する電圧をローパスフィルタ６を介して加算器４に入
力し、ローパスフィルタ３よりの電圧と加算しＶＣＯ１
に入力し、ＶＣＯ１の出力の位相を入力データに合致す
るようにしている。
化する電圧をローパスフィルタ６を介して加算器４に入
力し、ローパスフィルタ３よりの電圧と加算しＶＣＯ１
に入力し、ＶＣＯ１の出力の位相を入力データに合致す
るようにしている。
【００２３】このようにすると、１／ｋとする分周器１
３，位相比較器５，ローパスフィルタ６，加算器４，Ｖ
ＣＯ１よりなるループにて、ＶＣＯ１の位相を、入力デ
ータの位相と合わせればよいので、ループ利得は小さく
又ローパスフィルタ６の時定数が小さくなっているのと
合わせ、更に位相比較器５を進み遅れ検出による制御方
式としているので、同期引込みは非常に早くなる。
３，位相比較器５，ローパスフィルタ６，加算器４，Ｖ
ＣＯ１よりなるループにて、ＶＣＯ１の位相を、入力デ
ータの位相と合わせればよいので、ループ利得は小さく
又ローパスフィルタ６の時定数が小さくなっているのと
合わせ、更に位相比較器５を進み遅れ検出による制御方
式としているので、同期引込みは非常に早くなる。
【００２４】即ち、ＶＣＯ１に可変周波数幅の広いＶＣ
Ｏを用いてもＶＣＯ１の周波数は、入力データのない時
は入力データと等しく保持され安定状態にあり、入力デ
ータ入力時にはＶＣＯ１の位相を合致するようにすれば
よいので、ループ利得は小さく又ローパスフィルタ６の
時定数が小さい点と合わせ更に位相比較器５を進み遅れ
検出による制御方式としているので同期引込みは非常に
早く、データ伝送速度が２０ＭＨｚとか３０ＭＨｚの如
く早い場合の、光低速加入者装置システム等にも使用出
来るようになる。
Ｏを用いてもＶＣＯ１の周波数は、入力データのない時
は入力データと等しく保持され安定状態にあり、入力デ
ータ入力時にはＶＣＯ１の位相を合致するようにすれば
よいので、ループ利得は小さく又ローパスフィルタ６の
時定数が小さい点と合わせ更に位相比較器５を進み遅れ
検出による制御方式としているので同期引込みは非常に
早く、データ伝送速度が２０ＭＨｚとか３０ＭＨｚの如
く早い場合の、光低速加入者装置システム等にも使用出
来るようになる。
【００２５】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、ＶＣＯ１に可変周波数幅の広いＶＣＯを用いてもＶ
ＣＯ１の周波数は、入力データのない時は入力データと
等しく保持され安定状態にあり、入力データ入力時には
ＶＣＯ１の位相を合致するようにすればよいので、ルー
プ利得は小さく又ローパスフィルタ６の時定数が小さい
点と合わせ更に位相比較器５を進み遅れ検出による制御
方式としているので同期引込みは非常に早く、データ伝
送速度が２０ＭＨｚとか３０ＭＨｚの如く早い場合の、
光低速加入者装置システム等にも使用出来るようにな
り、データ伝送速度が２０ＭＨｚとか３０ＭＨｚの如く
早い、光低速加入者装置システムを構築することが出来
る効果がある。
ば、ＶＣＯ１に可変周波数幅の広いＶＣＯを用いてもＶ
ＣＯ１の周波数は、入力データのない時は入力データと
等しく保持され安定状態にあり、入力データ入力時には
ＶＣＯ１の位相を合致するようにすればよいので、ルー
プ利得は小さく又ローパスフィルタ６の時定数が小さい
点と合わせ更に位相比較器５を進み遅れ検出による制御
方式としているので同期引込みは非常に早く、データ伝
送速度が２０ＭＨｚとか３０ＭＨｚの如く早い場合の、
光低速加入者装置システム等にも使用出来るようにな
り、データ伝送速度が２０ＭＨｚとか３０ＭＨｚの如く
早い、光低速加入者装置システムを構築することが出来
る効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のＰＬＬ回路のブロック図、
【図３】は１例の光低速加入者装置システムを示す図、
【図４】は従来例のＰＬＬ回路のブロック図である。
１，１１は電圧制御発振器、２，５，９は位相比較器、
３，６，１０はローパスフィルタ、４は加算器、７，
８，１２，１３は分周器、２０は局内回線終端装置、２
１，２２はディジタル回線終端装置、２３は光ファイバ
を示す。
３，６，１０はローパスフィルタ、４は加算器、７，
８，１２，１３は分周器、２０は局内回線終端装置、２
１，２２はディジタル回線終端装置、２３は光ファイバ
を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 住吉 秀夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 入力データと周波数の等しい基準クロッ
クと、電圧制御発振器（１）の出力を第１の位相比較器
（２）に入力し、位相差により生ずる電圧を第１のロー
パスフィルタ（３）を介して加算器（４）に入力し出力
を該電圧制御発振器（１）に入力し、 該入力データと該電圧制御発振器（１）の出力を第２の
位相比較器（５）に入力し、位相差により生ずる電圧を
第２のローパスフィルタ（６）を介して該加算器（４）
に入力し上記第１のローパスフィルタ（３）の出力電圧
と加算し加算結果を該電圧制御発振器（１）に入力する
ようにしたことを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254858A JPH0595348A (ja) | 1991-10-02 | 1991-10-02 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3254858A JPH0595348A (ja) | 1991-10-02 | 1991-10-02 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595348A true JPH0595348A (ja) | 1993-04-16 |
Family
ID=17270821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3254858A Withdrawn JPH0595348A (ja) | 1991-10-02 | 1991-10-02 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595348A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100963859B1 (ko) * | 2002-08-27 | 2010-06-16 | 후지쯔 가부시끼가이샤 | 클록 발생 장치 |
-
1991
- 1991-10-02 JP JP3254858A patent/JPH0595348A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100963859B1 (ko) * | 2002-08-27 | 2010-06-16 | 후지쯔 가부시끼가이샤 | 클록 발생 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059925A (en) | Method and apparatus for transparently switching clock sources | |
| US5910753A (en) | Direct digital phase synthesis | |
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| CA1284361C (en) | Analog phase locked loop | |
| US4845709A (en) | Data transfer control system | |
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| US6526112B1 (en) | System for clock and data recovery for multi-channel parallel data streams | |
| KR20010079987A (ko) | 클럭 동기화 시스템 및 방법 | |
| CA2037739C (en) | Frame synchronization dependent type bit synchronization extraction circuit | |
| WO1981002498A1 (en) | Transceiver for phase-shift modulated signals | |
| US6538518B1 (en) | Multi-loop phase lock loop for controlling jitter in a high frequency redundant system | |
| US6088414A (en) | Method of frequency and phase locking in a plurality of temporal frames | |
| JPH0595348A (ja) | Ｐｌｌ回路 | |
| JPH08509108A (ja) | 合成クロック信号 | |
| CN101582691B (zh) | 基于全数字锁相环的去抖电路 | |
| US20040071168A1 (en) | System and method for providing network timing recovery | |
| US6778623B1 (en) | Apparatus for synchronizing the frame clock in units/nodes of data-transmitting systems | |
| US6118836A (en) | Frequency and phase locking apparatus | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JPS6331314A (ja) | 位相同期回路 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JPH02203622A (ja) | 多元周波数位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |