CN101582691B - 基于全数字锁相环的去抖电路 - Google Patents

Abstract

本发明公开了一种基于全数字锁相环的去抖电路，包括数字锁相环路一和数字锁相环路二构成的一个二阶锁相环路；其中，锁相环路一的输出端与锁相环路二的输入端连接，锁相环路二的输出端与锁相环路一的输入端连接；电路的S域传递函数为：H(S)＝(2ζω_nS+ω_n ²)/(S²+2ζω_nS+ω_n ²)，其中H(S)为二阶锁相环路的传递函数，ζ为阻尼系数，ω_n为自然振荡频率。本发明用反馈耦合构成一个理想二阶环路，在SDH、PDH及TDMOver Ethernet应用中的E1支路接收时钟恢复上有很好的去抖性能，且全数字实现避免了模拟锁相环不好集成的问题，同时又克服了极窄的环路带宽与宽的频率牵引带宽之间的矛盾。

Description

基于全数字锁相环的去抖电路

技术领域

本发明涉及一种数字通信领域同步数字系列(SDH，SynchronousDigital Hierarchy)传输网或者准同步数字系列(PDH，PlesiochronousDigital Hierarch)传输网以及TDM Over Ethernet应用中E1支路时钟恢复抖动衰减装置，具体涉及一种基于全数字锁相环的去抖电路。

背景技术

SDH传输网中指针调整技术和PDH传输网中码速调整技术带来的很大的低频相位抖动，这给SDH系统或PDH系统中E1支路时钟恢复带来很大的麻烦，平滑锁相环就是针对E1支路接口时钟去抖的装置。目前解决办法多用模拟锁相环，如美国专利US4941156，就是用模拟锁相环实现的，缺点不易数字集成，抗干扰性能比较差。又如中国发明专利说明书CN1409490A(公告日2003年4月9日)公开了一种基于数字锁相环的去抖电路，可用普通数字锁相环和大FIFO实现去抖功能，但该方法并没有解决极窄的环路带宽和宽的频率牵引带宽之间的矛盾。在上述方案中，小的低频抖动和小的频差能够利用大FIFO和锁相环得到解决，对于大的频差很容易引起FIFO溢出或读空，它的处理方法是FIFO的读时钟连续加快或减慢，这时的抖动必然≥0.3UI，导致不满足基于2048Kb/s体系的数字网络中抖动和漂动控制标准(ITU-T G.823)和(ITU-T G.742)中，要求抖动＜0.25UI的指标。

数字锁相环是一个闭环反馈相位控制系统，锁相环的英文全称是Digital Phase-Locked Loop，简称DPLL。电路包含：鉴相器、数字滤波器及数控振荡器这三个基本部件，功能是使得电路上的时钟和某一外部时钟的相位同步。其原理框图如图1所示，具体包括如下步骤：1.数控振荡器的输出是可控分频信号；2.和基准信号同时输入鉴相器；3.鉴相器通过比较上述两个信号的相位差，然后输出一个相差信号；4.数字滤波器采样相差信号输出调整脉冲；5.控制数控振荡器，使它的相位改变；6.这样经过一个很短的时间，数控振荡器的输出就会稳定于某一期望值。锁相环在锁定的状态下，输出信号的频率与输入信号的频率相等，相位差保持固定差值，即输入信号相位被锁定，这就是锁相环名称的由来。

发明内容

本发明所要解决的技术问题是提供一种基于全数字锁相环的去抖电路，它可以解决极窄的环路带宽和宽的频率牵引带宽之间的矛盾，对于大的频差也有很好的去抖性能。

为了解决上述技术问题，本发明的基于全数字锁相环的去抖电路，包括数字锁相环路一和数字锁相环路二构成的一个二阶锁相环路，数字锁相环路一的输出端与数字锁相环路二的输入端连接，数字锁相环路二的输出端与数字锁相环路一的输入端连接；形成一个理想的二阶锁相环路，其传递函数为：

H(S)＝(2ζω_nS+ω_n ²)/(S²+2ζω_nS+ω_n ²)，

其中，H(S)为二阶锁相环路的S域传递函数，ζ为阻尼系数，ω_n为自然振荡频率。

因为本发明用反馈、耦合构成一个理想二阶环路，在E1支路接收时钟恢复上有很好的去抖性能，且全数字实现避免了模拟锁相环不好集成的问题，同时又克服了极窄的环路带宽与宽的频率牵引带宽之间的矛盾。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是基本的一阶数字锁相环的电路图；

图2是本发明的基于全数字锁相环的去抖电路；

图3是本发明的一种具体电路结构图；

图4是本发明的基于全数字锁相环的去抖电路的函数框图。

具体实施方式

如图2所示，本发明的基于全数字锁相环的去抖电路，包括数字锁相环路一和数字锁相环路二构成的一个二阶锁相环路，数字锁相环路一的输出端与数字锁相环路二的输入端连接，数字锁相环路二的输出端与数字锁相环路一的输入端连接。这样的反馈、耦合构成一个理想二阶环路。

图3是本发明的一个具体实施例，数字锁相环路一用来相位捕获，启动频率捕获环(数字锁相环环路二)，以及对环路一和环路二的耦合，从而得到一个抖动很小的时钟。数字锁相环路一的输入有三个部分其一是外部进来的需要跟踪的时钟信号，其二是环路一输出反馈回来的信号，其三数字锁相环路二的输出信号，环路一的输出是平滑后的时钟信号。

数字锁相环路二用来频率捕获，在数字锁相环路一的启动下，能够产生类似模拟锁相环(VCO)均匀的频偏输出。数字锁相环路二的输入有两个部分，其一是数字锁相环路一的输出，其二是环路二内部产生的时钟，环路二的输出为数字滤波器的借位和进位信号。

数字锁相环路一电路由鉴相器1电路，数字滤波器1电路，环路一和环路二耦合电路，平滑器1电路，数控振荡器1电路构成。被跟踪的时钟信号和环路一输出的平滑时钟信号一起送入鉴相器1比相，鉴相器1输出相差超前和滞后信号到数字滤波器1，数字滤波器1输出借位和进位脉冲到环路耦合电路，环路耦合电路的输出连到平滑器1，平滑器1输出借位和进位脉冲到数控振荡器1，数控振荡器1输出平滑后的时钟。

数字锁相环路二电路由鉴相器2电路，数字滤波器2电路，平滑器2电路和数控振荡器2电路构成。环路一输出的平滑时钟信号和环路二产生时钟信号一起送到鉴相器2比相，鉴相器2输出相差超前和滞后信号到数字滤波器2，数字滤波器2输出借位和进位脉冲分两路一路到环路一环路耦合电路，另一路连到平滑器2，平滑器2输出借位和进位脉冲到数控振荡器2，数控振荡器2输出调整的时钟到鉴相器2。

鉴相器1和鉴相器2电路，功能结构相同都是带分频器的鉴频鉴相器(PFD)，比较两路输入信号的上升沿，产生超前和滞后的相差信号。在鉴相器电路中对两路信号比相之前，先对两路输入信号分频，然后再对分频后的信号通过PFD沿鉴相，产生出超前和滞后的相差信号。

数字滤波器1和数字滤波器2电路，功能结构相同都是加减计数器，对输入的相差抽样计数，达到计数模值后产生借位/进位信号。

平滑器1和平滑器2电路，功能结构相同都是加/减计数器，对输入的借位和进位信号计数，达到模值后产生新的借位和进位信号。

数控振荡器1和数控振荡器2，功能和结构相同都是可控分频器，对参考时钟进行指定的分频，在有借位和进位信号时，分频的模值加一和减一，从而达到调整分频输出时钟相位的目的。

数字锁相环路一和数字锁相环路二耦合电路，是逻辑器件或电路，其功能是对两个环路数字滤波器输出的借位和进位信号结合起来对后面的平滑器共同施加作用。

本发明的去抖电路为一个理想二阶环路，其传递函数为：

H(S)＝(2ζω_nS+ω_n ²)/(S²+2ζω_nS+ω_n ²)，①

其中，H(S)为二阶锁相环路的S域传递函数，ζ为阻尼系数，ω_n为自然振荡频率。

如图4所示是本发明设计一个去抖电路的函数框图，其中鉴相器1传递函数为K_d/M，K_d是鉴相器增益，M是鉴相器输入时钟的分频数。鉴相器2传递函数为K_d/L，K_d是鉴相器增益，L是鉴相器输入时钟的分频数。数字滤波器1的传递函数为1/K₁S，K₁为模值。数字滤波器2的传递函数为1/K₂S，K₂为模值。平滑滤波器1的传递函数为1/P₁，平滑滤波器2的传递函数为1/P₂。数控振荡器1和数控振荡器2的传递函数都是1/2N，2N是本地参考频率到平滑时钟标称频率的分频数。

根据信号状态流图和各部分的等效函数可以写出整个系统的传递函数，H(S)＝(ω₁S+ω₁ω₂)/(S²+ω₁S+ω₁ω₂)  ②；

其中，ω₁为环路一的自然振荡频率，ω₁＝K_d/2K₁P₁MN  ③；

ω₂为环路二的自然振荡频率，ω₂＝K_d/2K₂P₂LN        ④。

比较式①和②，得出ω₁＝2ζω_n  ⑤；

                  ω_n ²＝ω₁ω₂ ⑥；

依据设计指标中抖动抑制的要求和最大的允许频差范围，设计环路带宽ω_c要小于10HZ，再由式①可以得到近似环路带宽ω_c＝2ζω_n，从而得出ω_n＝ω_c/2ζ，ζ取大于1时抑制特性好。再结合式③④⑤⑥，根据不同的环路带宽ω_c和阻尼系数ζ，即能够得出K_d、K₁、K₂、M、L、N、P₁和P₂的关系，进一步完成去抖电路中各器件电路的设计。

综上所述，本发明全数字平滑锁相环结构简单，容易实现，其在E1支路接收时钟恢复上有很好的去抖性能，全数字实现避免了模拟锁相环不好集成的问题，同时又克服了极窄的环路带宽与大范围的频率牵引之间的矛盾，指标明显优于同类产品。

Claims (6)

1.一种基于全数字锁相环的去抖电路，其特征在于：包括数字锁相环路一和数字锁相环路二构成的一个二阶锁相环路；其中数字锁相环路一用来相位捕获，数字锁相环路二用来频率捕获；

所述数字锁相环路一中数控振荡器的输出端与所述数字锁相环路二中鉴相器的输入端连接，所述数字锁相环路二中数字滤波器的输出端与所述数字锁相环路一中耦合器的输入端连接，其中所述耦合器用于将两个环路各自的数字滤波器所产生的借位和进位信号进行叠加，并送入数字锁相环路一的数控振荡器进一步处理；

所述二阶锁相环路的传递函数为：

H(S)＝(2ζω_nS+ω_n ²)/(S²+2ζω_nS+ω_n ²)，

其中，H(S)为二阶锁相环路的传递函数，S为二阶锁相环路的输入信号变量，ζ为阻尼系数，ω_n为自然振荡频率。

2.如权利要求1所述的基于全数字锁相环的去抖电路，其特征在于，所述的数字锁相环路一和数字锁相环路二，分别包括以下器件构成的数字锁相环路：

鉴相器，用于比较输入信号的上升沿，产生超前和滞后的相差信号；

数字滤波器，用于对所述的相差信号计数，达到计数模值后产生借位和进位信号；及

数控振荡器，用于对参考时钟进行分频并调整分频输出时钟的相位。

3.如权利要求2所述的基于全数字锁相环的去抖电路，其特征在于，所述的数字锁相环路一和数字锁相环路二中还分别包括一个平滑器，用于对所述的借位和进位信号计数，达到计数模值后产生新的借位和进位信号，并送入所述数控振荡器进一步处理。

4.如权利要求3所述的基于全数字锁相环的去抖电路，其特征在于，所述的鉴相器为带分频器的鉴频鉴相器。

5.如权利要求3所述的基于全数字锁相环的去抖电路，其特征在于，所述的数字滤波器和平滑器为加减计数器。

6.如权利要求3所述的基于全数字锁相环的去抖电路，其特征在于，所述的数控振荡器为可控分频器。

Images