CN100450230C - 一种射频远端模块中时钟恢复方法和装置 - Google Patents
一种射频远端模块中时钟恢复方法和装置 Download PDFInfo
- Publication number
- CN100450230C CN100450230C CNB2005101274404A CN200510127440A CN100450230C CN 100450230 C CN100450230 C CN 100450230C CN B2005101274404 A CNB2005101274404 A CN B2005101274404A CN 200510127440 A CN200510127440 A CN 200510127440A CN 100450230 C CN100450230 C CN 100450230C
- Authority
- CN
- China
- Prior art keywords
- clock
- locked loop
- clock signal
- rru
- soft phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种射频远端模块中时钟恢复方法和装置,根据射频远端模块RRU从基站侧接收的数据获取时钟信号,将所述时钟信号作为软锁相环的参考时钟输入软锁相环,将软锁相环根据软锁相预定算法、其参考时钟输出的时钟信号作为硬锁相环的参考时钟,将硬锁相环根据其参考时钟输出的时钟信号及软锁相环输出的时钟信号作为RRU的时钟信号。本发明能够使RRU中射频部分时钟信号的相噪特性满足时钟要求,使RRU中高速数据接口的时钟信号能够满足时钟精度、RRU级联的要求,使RRU中的时钟信号能够满足时钟抖动、时钟同步的要求,确保了RRU与基站侧之间高速接口的数据传输正确性;从而实现了提高RRU中时钟信号性能、确保通信系统数据传输正确性的目的。
Description
技术领域
本发明涉及网络通讯技术领域,具体涉及一种射频远端模块中时钟恢复方法和装置。
背景技术
在移动蜂窝通信系统中,宏基站和微基站可以采用射频拉远技术来实现灵活组网。微基站与宏基站之间采用光纤通信,其中的微基站不包括基带处理部分,主要实现中频和射频部分功能,基带部分的功能在宏基站实现。这样的组网方法既利用了宏基站强大的基带处理能力、又利用了微基站组网灵活和覆盖广的特点。
上述这种微基站由于不含基带部分,通常被称为RRU(Radio Remote Unit射频远端模块)。
RRU与宏基站之间的接口采用SERDES(Serializer & Deserializer串行数据收发器)和光收发模块实现,数据传输速率高达1.5Gbps~2.5Gbps。
RRU需要从高速传输的数据流中提取宏基站的时钟信号,并根据该提取的时钟信号产生RRU的时钟信号。RRU的时钟信号需要满足如下3个时钟要求:
1、时钟精度的要求。由于RRU为WCDMA(宽带码分多址)系统中的NODEB(基站),所以,根据3GPP TS 225.104[8]section 6.3的规定,RRU中时钟信号的精度应优于±0.05ppm。另外,对于RRU的射频部分而言,时钟的相噪特性是否满足时钟指标是非常重要的。
2、时钟抖动、时钟同步要求。为确保RRU与宏基站之间高速接口的数据传输正确性,SERDES对于数据收发双方的时钟信号抖动要求较高,例如TI的SERDES芯片TLK2501通常要求发送时钟的抖动峰峰值小于40ps,且数据收发双方的SERDES的工作时钟应保证同步。
3、由于RRU会级联配置,应避免RRU级联造成的时钟信号性能恶化现象。
目前,RRU从高速传输的数据流中提取并恢复时钟的方法为:采用硬锁相环以SERDES码流恢复时钟为参考时钟,产生RRU的时钟信号。
由于硬锁相环的环路带宽不能设置的太窄,上级时钟经过传输而引入的噪声无法滤除,使RRU时钟信号的近端相噪恶化,从而影响RRU的时钟信号的时钟指标。尤其是在RRU级联的情况下,RRU时钟信号的近端相噪恶化会累加,使后级的RRU的时钟信号不能满足时钟指标要求。
发明内容
本发明的目的在于,提供一种射频远端模块中时钟恢复的方法,通过采用软锁相环和硬锁相环结合的方法为RRU提供时钟信号,使RRU中的时钟信号能够满足时钟精度、时钟抖动、时钟同步、RRU级联等时钟要求,从而实现了提高RRU中时钟信号性能的目的。
为达到上述目的,本发明提供的一种RRU中时钟恢复方法,包括:
a、根据射频远端模块RRU从基站侧接收的数据获取时钟信号;
b、将所述获取的时钟信号作为软锁相环的参考时钟输入软锁相环;
c、将所述软锁相环根据软锁相预定算法、所述参考时钟输出的时钟信号作为硬锁相环的参考时钟;
d、将所述软锁相环输出的时钟信号作为RRU中射频部分的时钟信号,将所述硬锁相环输出的时钟信号作为RRU中串行数据收发器件、接收数据缓存的时钟信号。
所述基站侧为:宏基站或与所述RRU级联的上级RRU。
所述步骤b包括:
将所述获取的时钟信号分频,并将分频后的时钟信号作为软锁相环的参考时钟输入软锁相环。
所述步骤c中:软锁相预定算法根据所述软锁相环的软锁相环路带宽、软锁相环的滤波算法、软锁相环的锁定频差、软锁相环的相位调整准确度确定。
所述软锁相环路带宽根据基站侧基准时钟的环路时间常数、RRU中接收数据缓存的大小、基站侧基准时钟的短稳特性确定。
所述软锁相环的滤波算法根据基站侧与该RRU之间的链路特性确定。
所述软锁相环的锁定频差根据RRU级联的级数、RRU的时钟信号的精度确定。
所述软锁相环的相位调整准确度根据所述软锁相环中晶振的压控灵敏度、软锁相环中数模转换器的控制位宽及软锁相环的相位调整步幅确定。
本发明还提供一种RRU中时钟恢复装置,包括:
获取时钟模块:根据RRU接收的数据获取时钟信号,并传输至软锁相环;
软锁相环:将所述获取时钟模块传输来的时钟信号作为其参考时钟,根据该参考时钟、软锁相预定算法输出时钟信号,以作为RRU中射频部分的时钟信号;
硬锁相环:将所述软锁相环输出的时钟信号作为其参考时钟,并输出时钟信号,以作为RRU中串行数据收发器件、接收数据缓存的时钟信号。
通过上述技术方案的描述可知,本发明通过采用软锁相环和硬锁相环结合的方法为RRU提供时钟信号,使RRU中射频部分时钟信号的相噪特性能够满足时钟要求,同时,使RRU中高速数据接口的时钟信号能够满足时钟精度、RRU级联的要求;本发明通过根据软锁相环路带宽、软锁相环的滤波算法、锁定频差、相位调整准确度确定软锁相预定算法,并将RRU中接收缓存的大小作为确定软锁相环路带宽的一个参数,使RRU中的时钟信号能够满足时钟抖动、时钟同步的要求,尽可能的避免了数据在传输过程中因时钟抖动而产生的误码现象,确保了RRU与基站侧之间高速接口的数据传输正确性;从而通过本发明提供的技术方案实现了提高RRU中时钟信号性能、确保通信系统数据传输正确性的目的。
附图说明
图1是本发明的RRU中时钟恢复方法示意图。
具体实施方式
本发明的方法核心是:根据RRU接收的数据获取时钟信号,将所述获取的时钟信号作为软锁相环的参考时钟输入软锁相环,将所述软锁相环根据软锁相预定算法、其参考时钟输出的时钟信号作为硬锁相环的参考时钟,将所述硬锁相环根据其参考时钟输出的时钟信号、所述软锁相环输出的时钟信号作为RRU的时钟信号。
下面基于本发明的核心思想对本发明提供的技术方案做进一步的描述。
本发明通过在RRU中设置软锁相环、硬锁相环来实现RRU中时钟恢复方法的示意图如附图1所示。
图1中,RRU中的PLL1(锁相环1)为软锁相环,PLL2为硬锁相环。
基站侧的高速数据码流通过基站侧的FPGA、SERDES、光模块传输至RRU。本发明中的基站侧可以为宏基站,也可以为与该RRU级联的上级RRU。图1中基站侧的CLK1同步锁定基站侧的基准时钟。
从基站侧传输来的高速数据码流经RRU中的光模块,传输至RRU中的SERDES,RRU中的SERDES从基站侧传输来的数据码流中获取时钟信号、恢复出时钟信号CLK3,CLK3与CLK1同频同步。
将恢复出的时钟信号CLK3分频,并将分频后的时钟信号作为PLL1的参考时钟输入PLL1。PLL1中的MCU处理器从鉴相器中读入鉴相值,并根据软锁相的预定算法输出控制信号,该控制信号经过DA(数字/模拟)转换后控制软锁相环中的晶振如OCXO(恒温晶振)输出预定频率的时钟信号如控制OCXO输出10MHz的时钟信号,该时钟信号为软锁相环输出的时钟信号,并与CLK1相位同步。
软锁相环中的晶振也可以为其他类型的晶振,如TCXO、VCXO等。
软锁相环输出的时钟信号需要同时提供给RRU中的射频部分和硬锁相环PLL2。
由于软锁相的环路滤波带宽fLOOP可以做的非常窄,所以,通过软锁相环能够将上级时钟如图1中的基站侧时钟经过传输引入的噪声滤除,且在传输过程中出现的瞬断等问题都不会影响锁相环,从而保证了OCXO能够有一个干净的参考时钟源;本发明充分利用了OCXO短稳好、相噪指标优秀等特点,确保了软锁相环输出的时钟信号能够满足射频部分的时钟指标要求。
上述软锁相环主要有以下三种工作状态:
1、自由振荡状态:即不对OCXO进行控制。
2、捕获状态:RRU中的SERDES从基站侧传输来的数据码流中恢复出时钟信号CLK3的正常情况下,软锁相环根据鉴相结果调整OCXO输出的时钟信号,以使软锁相环进入锁定状态。
3、锁定状态:RRU中的SERDES从基站侧传输来的数据码流中恢复出时钟信号CLK3的正常情况下,软锁相环中OCXO输出的时钟信号与CLK3的偏差小于最大允许偏差,软锁相环进入锁定状态。最大允许偏差可以为±0.05ppm。软锁相环在锁定状态时,基本不对OCXO输出的时钟信号进行调整。
软锁相环可以理解为由上述三种工作状态组成状态机,事件驱动状态机在各个状态之间跃迁。
软锁相环中的软锁相预定算法是根据软锁相环路带宽、软锁相环的滤波算法、锁定频差、相位调整准确度来确定的。
软锁相环路带宽fLOOP,即软锁相环路时间常数。确定软锁相环路时间常数时必须兼顾RRU的时钟信号的稳定性和CLK1与CLK2的同步速度,所以,在确定软锁相环路时间常数时,应综合以下3个因素:
1、基站侧基准时钟的环路时间常数。基站侧的基准时钟也是通过PLL锁定上级时钟来保持同步的。
2、RRU中接收数据的缓存大小,如RRU中FPGA的接收数据缓存FIFO的深度。通过将RRU中接收缓存的大小作为确定软锁相环路带宽的一个参数,使RRU中的时钟信号能够满足时钟抖动、时钟同步的要求,尽可能的避免了数据在传输过程中因时钟抖动而产生的误码现象,确保了RRU与基站侧之间高速接口的数据传输正确性。
3、基站侧基准时钟的短稳特性以及RRU中软锁相环的OCXO的短稳特性。短稳特性越好,软锁相环的调整间隔的频率偏差越小。
在确定软锁相环的滤波算法时,应考虑基站侧与RRU之间的链路特征,采取有针对性的滤波算法,以保证RRU的时钟信号CLK2不会因为链路的偶尔扰动而受到影响,同时,又能比较快的响应时钟信号CLK3的变化。
锁定频差就是软锁相环在锁定状态下OCXO与恢复时钟CLK3的最大允许偏差m Hz。M应小于±0.05ppm,以保证RRU的时钟信号的精度。锁定频差与RRU级联的级数以及RRU时钟调整的精度有关。
在确定相位调整准确度时,需要综合考虑OCXO的压控灵敏度、控制DA的位宽以及相位调整步幅等因素。
硬锁相环PLL2以软锁相环中的OCXO输出的时钟信号如10MHz的时钟信号为参考时钟,并输出时钟信号CLK2,CLK2提供给RRU中的SERDES和RRU中接收数据的缓存如FPGA中的FIFO。
CLK2与软锁相环输出的时钟信号如10MHz的时钟信号相位同步,即CLK2与CLK1的相位同步,也就是说CLK2与基站侧的基准时钟信号同步。
由于软锁相环输出的时钟信号已将时钟在传输过程中引入的噪声滤除,这样,当硬锁相环输出的时钟信号传输至与其级联的RRU时,不会发生时钟信号近端相噪恶化累加的现象,使后级RRU的时钟信号能够满足时钟要求。
本发明提供的RRU中时钟恢复装置包括:获取时钟模块、软锁相环和硬锁相环。
获取时钟模块从RRU接收的数据中获取时钟信号,并将获取的时钟信号分频后传输至软锁相环。获取时钟模块的功能可以由图1的RRU中的光模块、SERDES和分频部分来实现。
软锁相环将获取时钟模块传输来的时钟信号作为其参考时钟,并根据该参考时钟、软锁相预定算法输出预定频率的时钟信号,如10MHz的时钟信号。软锁相环输出的时钟信号应同时提供给RRU的射频部分和硬锁相环。该时钟信号与基站侧的基准时钟同步。
软锁相环中的预定算法如上述实施例中RRU时钟恢复方法中所述,在此不再详细描述。
软锁相环可以由鉴相器、MCU、DA转换器、OCXO组成。
硬锁相环将软锁相环输出的时钟信号作为其参考时钟,并输出时钟信号。硬锁相环输出的时钟信号应提供给RRU中的SERDES和FPGA。该时钟信号与基站侧的基准时钟同步。
硬锁相环可以由鉴相器、滤波器、压腔晶振来实现。
虽然通过实施例描绘了本发明,本领域普通技术人员知道,本发明有许多变形和变化而不脱离本发明的精神,如不含基带部分的微基站会出现不同的命名方式,但其实质上是相同的,本发明的申请文件的权利要求包括这些变形和变化。
Claims (9)
1、一种射频远端模块中时钟恢复方法,其特征在于,包括:
a、根据射频远端模块RRU从基站侧接收的数据获取时钟信号;
b、将所述获取的时钟信号作为软锁相环的参考时钟输入软锁相环;
c、将所述软锁相环根据软锁相预定算法、所述参考时钟输出的时钟信号作为硬锁相环的参考时钟;
d、将所述软锁相环输出的时钟信号作为RRU中射频部分的时钟信号,将所述硬锁相环输出的时钟信号作为RRU中串行数据收发器件、接收数据缓存的时钟信号。
2、如权利要求1所述的一种射频远端模块中时钟恢复方法,其特征在于,所述基站侧为:宏基站或与所述RRU级联的上级RRU。
3、如权利要求1所述的一种射频远端模块中时钟恢复方法,其特征在于,所述步骤b包括:
将所述获取的时钟信号分频,并将分频后的时钟信号作为软锁相环的参考时钟输入软锁相环。
4、如权利要求1所述的一种射频远端模块中时钟恢复方法,其特征在于,所述步骤c中:软锁相预定算法根据所述软锁相环的软锁相环路带宽、软锁相环的滤波算法、软锁相环的锁定频差、软锁相环的相位调整准确度确定。
5、如权利要求4所述的一种射频远端模块中时钟恢复方法,其特征在于:
所述软锁相环路带宽根据基站侧基准时钟的环路时间常数、RRU中接收数据缓存的大小、基站侧基准时钟的短稳特性确定。
6、如权利要求4所述的一种射频远端模块中时钟恢复方法,其特征在于:
所述软锁相环的滤波算法根据基站侧与该RRU之间的链路特性确定。
7、如权利要求4所述的一种射频远端模块中时钟恢复方法,其特征在于:
所述软锁相环的锁定频差根据RRU级联的级数、RRU的时钟信号的精度确定。
8、如权利要求4所述的一种射频远端模块中时钟恢复方法,其特征在于:
所述软锁相环的相位调整准确度根据所述软锁相环中晶振的压控灵敏度、软锁相环中数模转换器的控制位宽及软锁相环的相位调整步幅确定。
9、一种射频远端模块中时钟恢复装置,其特征在于,包括:
获取时钟模块:根据RRU接收的数据获取时钟信号,并传输至软锁相环;
软锁相环:将所述获取时钟模块传输来的时钟信号作为其参考时钟,根据该参考时钟、软锁相预定算法输出时钟信号,以作为RRU中射频部分的时钟信号;
硬锁相环:将所述软锁相环输出的时钟信号作为其参考时钟,并输出时钟信号,以作为RRU中串行数据收发器件、接收数据缓存的时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101274404A CN100450230C (zh) | 2005-12-02 | 2005-12-02 | 一种射频远端模块中时钟恢复方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101274404A CN100450230C (zh) | 2005-12-02 | 2005-12-02 | 一种射频远端模块中时钟恢复方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1867119A CN1867119A (zh) | 2006-11-22 |
CN100450230C true CN100450230C (zh) | 2009-01-07 |
Family
ID=37425968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101274404A Active CN100450230C (zh) | 2005-12-02 | 2005-12-02 | 一种射频远端模块中时钟恢复方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100450230C (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101005349B (zh) * | 2007-01-09 | 2010-05-19 | 华为技术有限公司 | 一种时钟同步方法和系统 |
CN101436896B (zh) * | 2007-11-13 | 2013-03-27 | 中兴通讯股份有限公司 | 一种射频拉远单元的iq数据传输方法 |
CN101437320B (zh) * | 2007-11-15 | 2010-12-08 | 中兴通讯股份有限公司 | 一种适用于射频拉远模块多级级联的时钟处理方法及装置 |
CN101170357B (zh) * | 2007-11-22 | 2010-06-16 | 中兴通讯股份有限公司 | 一种级联射频拉远单元的上行数据传输方法 |
CN101170399B (zh) * | 2007-11-28 | 2010-06-02 | 中兴通讯股份有限公司 | 一种分布式基站中的时钟同步方法及分布式基站 |
CN101267251A (zh) * | 2008-04-30 | 2008-09-17 | 中兴通讯股份有限公司 | 分布式基站时钟同步方法和系统 |
CN102307048A (zh) * | 2011-07-15 | 2012-01-04 | 大唐移动通信设备有限公司 | 一种基于Pico RRU的时钟及其实现方法 |
CN106301748A (zh) * | 2015-05-19 | 2017-01-04 | 中兴通讯股份有限公司 | 时钟输出方法及装置 |
CN106527577B (zh) * | 2015-09-09 | 2020-10-23 | 华为技术有限公司 | 调整时钟信号的方法和装置 |
CN115551069A (zh) * | 2022-09-22 | 2022-12-30 | 联想(北京)有限公司 | 一种时钟优化方法及时钟设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178613A (zh) * | 1995-03-16 | 1998-04-08 | 夸尔柯姆股份有限公司 | 带清除pll的直接数字合成器驱动pll频率合成器 |
CN1228894A (zh) * | 1996-07-19 | 1999-09-15 | 诺基亚电信公司 | 主从同步 |
EP1351418A2 (en) * | 2002-04-02 | 2003-10-08 | Northrop Grumman Space Technology & Missions Systems Corp. | Radio frequency integrated circuit for loopback self-test |
EP1489753A2 (en) * | 2003-06-18 | 2004-12-22 | Sony Corporation | High frequency signal receiver |
-
2005
- 2005-12-02 CN CNB2005101274404A patent/CN100450230C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178613A (zh) * | 1995-03-16 | 1998-04-08 | 夸尔柯姆股份有限公司 | 带清除pll的直接数字合成器驱动pll频率合成器 |
CN1228894A (zh) * | 1996-07-19 | 1999-09-15 | 诺基亚电信公司 | 主从同步 |
EP1351418A2 (en) * | 2002-04-02 | 2003-10-08 | Northrop Grumman Space Technology & Missions Systems Corp. | Radio frequency integrated circuit for loopback self-test |
EP1489753A2 (en) * | 2003-06-18 | 2004-12-22 | Sony Corporation | High frequency signal receiver |
Also Published As
Publication number | Publication date |
---|---|
CN1867119A (zh) | 2006-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100450230C (zh) | 一种射频远端模块中时钟恢复方法和装置 | |
US7743168B2 (en) | PLL/DLL dual loop data synchronization | |
US7366270B2 (en) | PLL/DLL dual loop data synchronization utilizing a granular FIFO fill level indicator | |
US11296709B2 (en) | Cross-clock-domain processing circuit | |
KR0173016B1 (ko) | 중첩형 디지탈 위상 동기 루프 회로 및 센터 비트 샘플링 방법 | |
EP1867092B1 (en) | Data cleaning with an asynchronous reference clock | |
JP5314595B2 (ja) | 直列送受信装置及びその通信方法 | |
US6526112B1 (en) | System for clock and data recovery for multi-channel parallel data streams | |
US7027544B2 (en) | Data clocked recovery circuit | |
US10666269B2 (en) | Hitless re-arrangements in coupled digital phase-locked loops | |
US6456678B2 (en) | Elastic store for wireless communication systems | |
CN102769455B (zh) | 高速输入输出接口及其接收电路 | |
US7580494B2 (en) | Low wander timing generation and recovery | |
CN101610123B (zh) | 一种时钟单元及其实现方法 | |
US7830986B1 (en) | Method and apparatus for a phase/frequency locked loop | |
US7558357B1 (en) | Systems and methods for reducing frequency-offset induced jitter | |
US20030227989A1 (en) | Method and apparatus for clock-and-data recovery using a secondary delay-locked loop | |
US8369472B2 (en) | Semiconductor integrated circuit device and method for clock data recovery | |
US6333678B1 (en) | Method and apparatus for agile phase noise filtering using phase locked loops | |
CN101621346B (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
JPH08265141A (ja) | デジタル位相同期ループを制御する方法および装置ならびにコードレス電話 | |
CN108055036B (zh) | 时钟数据恢复电路的环路带宽调节方法和装置 | |
CN101582691B (zh) | 基于全数字锁相环的去抖电路 | |
US7460040B1 (en) | High-speed serial interface architecture for a programmable logic device | |
US20040071168A1 (en) | System and method for providing network timing recovery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |