JPS6076059A - Ｐｃｍ再生装置のデ−タ，クロツク分離回路 - Google Patents
Ｐｃｍ再生装置のデ−タ，クロツク分離回路Info
- Publication number
- JPS6076059A JPS6076059A JP18267383A JP18267383A JPS6076059A JP S6076059 A JPS6076059 A JP S6076059A JP 18267383 A JP18267383 A JP 18267383A JP 18267383 A JP18267383 A JP 18267383A JP S6076059 A JPS6076059 A JP S6076059A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- reproduced
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
こめ発明はＰＣＭ （パルス・フード・モジュレーショ
ン）再生装置に係り、特にそのデータ、クロック分離回
路の改良に関する。
ン）再生装置に係り、特にそのデータ、クロック分離回
路の改良に関する。
［発明の技術的背景］
近時、音響機器の分野ではデジタルオーディオ化のため
に、ＰＣＭ化ξれてテープやディスクに記録されたオー
ディオ信号を再生するＰＣＭ再生装置としていわゆるテ
ープＰＣＭプレイヤおよびＣＤ（コンパクト・ディスク
）プレイヤ等が開発されている。
に、ＰＣＭ化ξれてテープやディスクに記録されたオー
ディオ信号を再生するＰＣＭ再生装置としていわゆるテ
ープＰＣＭプレイヤおよびＣＤ（コンパクト・ディスク
）プレイヤ等が開発されている。
第１図はこのようなＰＣＭ再生装置のデータ、クロック
分離回路部として従来より知られているものをＣＤプレ
イヤの場合を例にとって示すものである。
分離回路部として従来より知られているものをＣＤプレ
イヤの場合を例にとって示すものである。
すなわち、入力端子１１に印加された図示しないピック
アップ等からの再生ＰＣＭ（ＲＦ）信号はデータ抜き取
り回路１２に供給されて２値の抜き取り信号であるいわ
ゆるＥＦＭ（エイト・）Ａ−ティン・モジュレーション
）信号に変換された後、ＰＬＬ （フェーズ・ロック・
ループ）回路１３に供給されることによって出力端子１
４からの再生クロック信号ＣＬＯＣＫおよび出力端子１
５からの再生データ信号ＤＡＴＡとに分離して導出され
る如くなされているものである。
アップ等からの再生ＰＣＭ（ＲＦ）信号はデータ抜き取
り回路１２に供給されて２値の抜き取り信号であるいわ
ゆるＥＦＭ（エイト・）Ａ−ティン・モジュレーション
）信号に変換された後、ＰＬＬ （フェーズ・ロック・
ループ）回路１３に供給されることによって出力端子１
４からの再生クロック信号ＣＬＯＣＫおよび出力端子１
５からの再生データ信号ＤＡＴＡとに分離して導出され
る如くなされているものである。
そして、図示しない次段以降のデータ処理回路によって
再生データ信号ＤＡＴＡが再生クロック信号ＣＬＯＣＫ
に基いて所定のデータ処理動作が施されるになる。
再生データ信号ＤＡＴＡが再生クロック信号ＣＬＯＣＫ
に基いて所定のデータ処理動作が施されるになる。
［背景技術の問題点コ
しかしながら、以上のような従来のデータ、クロック分
離回路部にあっては、ディスク上の傷やごみ等によって
再生ＲＦ信号にドロップアウトが発生したとすると、デ
ータ抜き取り回路１２ｈ１らのＥＦＭ信号が誤った出力
となってしまうために、ＰＬＬ回路１３からの再生クロ
ック信号ＣＬＯＣＫが変動を受けてしまうことにより、
次段以後での再生データ信号ＤＡＴＡに対する処理動作
が不安定なものとなってしまうという問題を有して０た
。
離回路部にあっては、ディスク上の傷やごみ等によって
再生ＲＦ信号にドロップアウトが発生したとすると、デ
ータ抜き取り回路１２ｈ１らのＥＦＭ信号が誤った出力
となってしまうために、ＰＬＬ回路１３からの再生クロ
ック信号ＣＬＯＣＫが変動を受けてしまうことにより、
次段以後での再生データ信号ＤＡＴＡに対する処理動作
が不安定なものとなってしまうという問題を有して０た
。
このようなドロップアウト発生時の問題は、テープＰＣ
Ｍプレイヤの場合も同様である。
Ｍプレイヤの場合も同様である。
［発明の目的］
そこで、この発明は以上のような点に鑑みてなされたも
ので、再生ＰＣＭ信号にドロップアウトが発生１ノだ場
合に、再生クロック信号が変動を受【ノないようにし、
延いては再生データ信号の処理動作が不安定にならない
ようなドロップアウト補償を与えることができるように
改良した極めて良好なＰＣＭ再生装置のデータ、クロッ
ク分離回路を提供することを目的としている。
ので、再生ＰＣＭ信号にドロップアウトが発生１ノだ場
合に、再生クロック信号が変動を受【ノないようにし、
延いては再生データ信号の処理動作が不安定にならない
ようなドロップアウト補償を与えることができるように
改良した極めて良好なＰＣＭ再生装置のデータ、クロッ
ク分離回路を提供することを目的としている。
し発明の概要］
すなわち、この発明によるＰＣＭ再生装置のデータ、ク
ロック分離回路は、再生ＰＣＭ信号をデータ抜き取り回
路およびＰＬＬ回路を介して再生クロック信号および再
生データ信号とに分離して導出する如くしたものにおい
て、前記再生ＰＣＭ信号のドロップアウトを検出する第
１の手段と、この第１の手段による検出信号によって前
記データ抜き取り回路からの出力信号が前記ＰＬＬ回路
に入力されるのを禁止する第２の手段とを具備してなる
ことを特徴としている。
ロック分離回路は、再生ＰＣＭ信号をデータ抜き取り回
路およびＰＬＬ回路を介して再生クロック信号および再
生データ信号とに分離して導出する如くしたものにおい
て、前記再生ＰＣＭ信号のドロップアウトを検出する第
１の手段と、この第１の手段による検出信号によって前
記データ抜き取り回路からの出力信号が前記ＰＬＬ回路
に入力されるのを禁止する第２の手段とを具備してなる
ことを特徴としている。
［発明の実施例］
以下、図面を参照してこの発明の一実施例につき詳細に
説明する。
説明する。
すなわち、第２図に示すように例えばＣＤプレイヤのピ
ックアップ等からの再生ＲＦ信号が供給される入力端子
２１はデータ抜き取り回路２２の入力端に接続されると
共に、ピーク検波回路２３の入力端に接続されている。
ックアップ等からの再生ＲＦ信号が供給される入力端子
２１はデータ抜き取り回路２２の入力端に接続されると
共に、ピーク検波回路２３の入力端に接続されている。
そして、上記データ抜き取り回路２２の出力端はアンド
回路２４の入力一端に接続され、且つ上記ピーク検波回
路２３の出力端はコンパレータ２５の入力一端に接続さ
れている。ここで、コンパレータ２５はその人力他端が
基準電圧源２６に接続されていると共に、その出力端が
上記アンド回路２４の入力他端に接続されている。
回路２４の入力一端に接続され、且つ上記ピーク検波回
路２３の出力端はコンパレータ２５の入力一端に接続さ
れている。ここで、コンパレータ２５はその人力他端が
基準電圧源２６に接続されていると共に、その出力端が
上記アンド回路２４の入力他端に接続されている。
また、上記アンド回路２４の出力端にその入力端が接続
されたＰＬＬ回路２７の出力端が第１出力端子２８およ
び第２出力端子２９に接続されている。
されたＰＬＬ回路２７の出力端が第１出力端子２８およ
び第２出力端子２９に接続されている。
而して、以上の構成において入力端子２１を介して供給
される再生ＲＦ信号は、データ抜き取り回路２２でもっ
てＥＦＭ信号に変換されてアンド回路２４の入力一端に
供給される如くなされている。また、上記再生ＲＦ信号
はピーク検波回路２３に供給されてピーク検波された後
、コンパレータ２５を介して基準電圧１１！２６の電圧
Ｅを越えた場合にのみ上記アンド回路２４の入力他端に
供給される如くなされている。
される再生ＲＦ信号は、データ抜き取り回路２２でもっ
てＥＦＭ信号に変換されてアンド回路２４の入力一端に
供給される如くなされている。また、上記再生ＲＦ信号
はピーク検波回路２３に供給されてピーク検波された後
、コンパレータ２５を介して基準電圧１１！２６の電圧
Ｅを越えた場合にのみ上記アンド回路２４の入力他端に
供給される如くなされている。
これによって、アンド回路２４はコンパレータ２５から
の出力がある場合にのみ、データ扱き取り回路２２から
のＥＦＭ信号がＰＬＬ回路２７に供給されることを許容
し、該ＰＬＬ回路２７を介して第１出力端子２８および
第２出力端子２９がら正常な再生クロック信号ＣＬＯＣ
Ｋおよび再生データ信号Ｄ△丁Ａとに分離して出力する
如くなされている。
の出力がある場合にのみ、データ扱き取り回路２２から
のＥＦＭ信号がＰＬＬ回路２７に供給されることを許容
し、該ＰＬＬ回路２７を介して第１出力端子２８および
第２出力端子２９がら正常な再生クロック信号ＣＬＯＣ
Ｋおよび再生データ信号Ｄ△丁Ａとに分離して出力する
如くなされている。
しかるに、コンパレータ２５からの出力がない場合には
、アンド回路２４はデータ扱き取り回路２２からのＥＦ
〜１信号がＰＬＬ回路２７に供給されることを禁止する
如くなされている。
、アンド回路２４はデータ扱き取り回路２２からのＥＦ
〜１信号がＰＬＬ回路２７に供給されることを禁止する
如くなされている。
つまり、この場合には、ディスク上のきずやごみ等によ
ってた発生するドＯツブアウ１−を検出していることに
外ならず、このようなドロップアウトが検出された状態
では、ＰＬＬ回路２７に対して誤ったＥＦＭ信号が供給
されるのを防止しているもＧである。
ってた発生するドＯツブアウ１−を検出していることに
外ならず、このようなドロップアウトが検出された状態
では、ＰＬＬ回路２７に対して誤ったＥＦＭ信号が供給
されるのを防止しているもＧである。
そして、このようなディスク上のきすやごみ等による再
生Ｒ［信−号のドロップアウトの発生時間は掻く短時間
であるから、該ドロップアウトの発生中にＰＬＬ回路２
７に対する入力を禁止しても、ＰＬＬ回路２７からの再
生クロック信号ＣＬＯＣＫは殆んど変動を受けることが
なく、以って再生データ信号ＤＡＴＡに対する次段以降
での処理動作に不安定さが生じるのを未然に防止するこ
とができるようになる。
生Ｒ［信−号のドロップアウトの発生時間は掻く短時間
であるから、該ドロップアウトの発生中にＰＬＬ回路２
７に対する入力を禁止しても、ＰＬＬ回路２７からの再
生クロック信号ＣＬＯＣＫは殆んど変動を受けることが
なく、以って再生データ信号ＤＡＴＡに対する次段以降
での処理動作に不安定さが生じるのを未然に防止するこ
とができるようになる。
第３図は、以上のようなＭ２図にお番）る各部の波形を
示すタイミングチャー１〜で、（ａ）は再生ＲＦ信号で
あって、そのニド印部がドロップアウト発生部である。
示すタイミングチャー１〜で、（ａ）は再生ＲＦ信号で
あって、そのニド印部がドロップアウト発生部である。
また、（ｂ）はピーク検波回路２３からの出力波形であ
り、（Ｃ）はアンド回路２４からのＥＦＭ出力信号であ
る。
り、（Ｃ）はアンド回路２４からのＥＦＭ出力信号であ
る。
第４図は他の実施例として、第２図のピーク検波回路２
３とコンパレータ２５との間に波形変換変換回路３０は
、ピーク検波回路２３がらの出力に対し、再生ＲＦ信号
のドロップアウト発生時にその立ち下がりの応答特性を
可及的に早くし、且つそのドロップアウト１蔓帰詩の立
ち上がりの応答特性をやや遅延して緩慢なものとするだ
めの回路である。
３とコンパレータ２５との間に波形変換変換回路３０は
、ピーク検波回路２３がらの出力に対し、再生ＲＦ信号
のドロップアウト発生時にその立ち下がりの応答特性を
可及的に早くし、且つそのドロップアウト１蔓帰詩の立
ち上がりの応答特性をやや遅延して緩慢なものとするだ
めの回路である。
３１の出力信号は図示極性のダイオードＤ１をおよび立
ち下がり時の放電時定数Ｃ−Ｒ１を決定Ｊる抵抗Ｒ１、
コンデンサＣを介して導出されるようになされていると
共に、上記ダイオードＤ１０両端から図示極性のダイオ
ードＤ２または抵抗Ｒ２を介して該演算増幅器３１の反
転入力端（−）に帰還されていることによって、立ち上
がり時の充電特定数Ｃ−Ｒ２が決定されるようになされ
ている。
ち下がり時の放電時定数Ｃ−Ｒ１を決定Ｊる抵抗Ｒ１、
コンデンサＣを介して導出されるようになされていると
共に、上記ダイオードＤ１０両端から図示極性のダイオ
ードＤ２または抵抗Ｒ２を介して該演算増幅器３１の反
転入力端（−）に帰還されていることによって、立ち上
がり時の充電特定数Ｃ−Ｒ２が決定されるようになされ
ている。
ここで、抵抗Ｒ２をＲ１に比して十分に大きくしておく
ことに上述した如き応答特性をもたせることができる。
ことに上述した如き応答特性をもたせることができる。
第６図は、以上のような第４図における各部の波形を示
すタイミングチャートであって、（ａ）、（ｂ）は第３
図のそれらと同様であり、（Ｃ）は波形変換回路３０か
らの出力であり、（ｄ）はアンド回路２４からのＥＦ〜
１出力信号である。
すタイミングチャートであって、（ａ）、（ｂ）は第３
図のそれらと同様であり、（Ｃ）は波形変換回路３０か
らの出力であり、（ｄ）はアンド回路２４からのＥＦ〜
１出力信号である。
つまり、このような第４図の実施例によれば波形変換回
路３０が挿入されていることによって、ドロップアラｌ
−Ｍ１時にはＥＦＭ信号の出力を素早く停止させると共
に、ドロップアウト復帰詩には再生ＲＦ信号がある程度
安定になるのを持ってからＥＦＭ信号を出力せしめるよ
うにして、ドロップアウト発生時の再生クロック信号の
変動を最少限に留めることが可能となる。
路３０が挿入されていることによって、ドロップアラｌ
−Ｍ１時にはＥＦＭ信号の出力を素早く停止させると共
に、ドロップアウト復帰詩には再生ＲＦ信号がある程度
安定になるのを持ってからＥＦＭ信号を出力せしめるよ
うにして、ドロップアウト発生時の再生クロック信号の
変動を最少限に留めることが可能となる。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の要旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
［発明の効果］
従って、以上詳）ホしたようにこの発明によれば、再生
ＰＧＭ信号にドロップアラ）・が発生した場合に、再生
クロック信号が変動を受けないようにし、延いては再生
データ信号の処理動作が不安定にならないようなドロッ
プアラｌ−？ｉｉ １Ｍを与えることができるように改
良した極めて良好なＰＣＭ再生装置のデータ、クロック
分離回路を提供することが可能となる。
ＰＧＭ信号にドロップアラ）・が発生した場合に、再生
クロック信号が変動を受けないようにし、延いては再生
データ信号の処理動作が不安定にならないようなドロッ
プアラｌ−？ｉｉ １Ｍを与えることができるように改
良した極めて良好なＰＣＭ再生装置のデータ、クロック
分離回路を提供することが可能となる。
Ｋｇ１図はＣＤプレイヤに用いられる従来のデータ、タ
ロツク分離回路を示す構成説明図、第２図、第３図はこ
の発明に係るＰ ＣＭ再生装置のデータ、クロック分離
回路の一実施例を示づ構成説明図とそれの作用を説明す
るためのタイミングチャート、第４図乃至第６図はこの
発明による他の実施例を示す構成説明図とそれに用いる
波形変換回路の具体例を示す図ならびにそれの作用を説
明するためのタイミングチャートである。 ２１・・・入力端子、２２・・・データ抜き取り回路、
２３・・・ピーク検波回路、２４・・・アンド回路、２
５・・・コンパレータ、２Ｇ・・・基準電圧源、２７・
・・ＰＬＬ回路、２８．２９・・・出力端子。 出願人代理人 弁理士 鈴江武彦
ロツク分離回路を示す構成説明図、第２図、第３図はこ
の発明に係るＰ ＣＭ再生装置のデータ、クロック分離
回路の一実施例を示づ構成説明図とそれの作用を説明す
るためのタイミングチャート、第４図乃至第６図はこの
発明による他の実施例を示す構成説明図とそれに用いる
波形変換回路の具体例を示す図ならびにそれの作用を説
明するためのタイミングチャートである。 ２１・・・入力端子、２２・・・データ抜き取り回路、
２３・・・ピーク検波回路、２４・・・アンド回路、２
５・・・コンパレータ、２Ｇ・・・基準電圧源、２７・
・・ＰＬＬ回路、２８．２９・・・出力端子。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 再生ＰＣＭ信号をデータ抜き取り回路およびＰＬＬ回路
を介して再生クロック信号および再生データ信号とに分
離して導出する如くしたＰＣＭ再生装置のデータ、クロ
ック分離回路部において、前記再生ＰＣＭ信号のドロッ
プアウトを検出する第１の手段と、この第１の手段によ
る検出信号によって前記データ抜き取り回路からの出力
信号が前記ＰＬＬ回路に入力されるのを禁止する第２の
手段とを具備してなることを特徴とするＰＣＭ再生装置
のデータ、クロック分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18267383A JPS6076059A (ja) | 1983-09-30 | 1983-09-30 | Ｐｃｍ再生装置のデ−タ，クロツク分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18267383A JPS6076059A (ja) | 1983-09-30 | 1983-09-30 | Ｐｃｍ再生装置のデ−タ，クロツク分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076059A true JPS6076059A (ja) | 1985-04-30 |
Family
ID=16122430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18267383A Pending JPS6076059A (ja) | 1983-09-30 | 1983-09-30 | Ｐｃｍ再生装置のデ−タ，クロツク分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076059A (ja) |
-
1983
- 1983-09-30 JP JP18267383A patent/JPS6076059A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003228916A (ja) | 異常波形検出回路および情報再生装置 | |
| US5946443A (en) | Method and apparatus for restoring sync data in a digital video disc playback system | |
| KR100258332B1 (ko) | 싱크검출장치와 그에 따른 광 디스크 재생장치 | |
| KR100249224B1 (ko) | 미로신호 검출방법 및 장치 | |
| JPS6076059A (ja) | Ｐｃｍ再生装置のデ−タ，クロツク分離回路 | |
| KR940012363A (ko) | 디지탈신호 재생장치 및 그것에 사용하는 집적회로와 디지탈신호 재생방법 | |
| JP2766245B2 (ja) | ディジタル磁気記録再生装置におけるデ−タ再生方法及び回路 | |
| EP0283282B1 (en) | Drop-out detector circuit | |
| JP4032442B2 (ja) | 同期回路 | |
| US5239422A (en) | Rotary head type digital magnetic recording-reproducing apparatus | |
| JP2901726B2 (ja) | 読取情報信号の波形変換回路 | |
| JP2931019B2 (ja) | デジタルテープレコーダの曲間検出方式 | |
| US5436943A (en) | Digital audio signal processing circuit | |
| KR100194221B1 (ko) | 광 디스크 플레이어의 에러 보상형 데이터 재생장치 | |
| JPH0619903B2 (ja) | デ−タ打抜回路 | |
| JPS6243266B2 (ja) | ||
| KR950003172B1 (ko) | 광디스크 결함의 디지탈 검출회로 | |
| JPS58203635A (ja) | デ−タ打抜回路 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JPS633022Y2 (ja) | ||
| JP2524539B2 (ja) | ビデオ装置のトラッキング制御系包絡線検波回路 | |
| JPS59127205A (ja) | 収録ミス検知回路 | |
| JPH0150994B2 (ja) | ||
| JPS61225920A (ja) | 同期信号分離回路 | |
| JPS59186111A (ja) | デジタル信号再生装置 |