JPS59127205A - 収録ミス検知回路 - Google Patents
収録ミス検知回路Info
- Publication number
- JPS59127205A JPS59127205A JP883A JP883A JPS59127205A JP S59127205 A JPS59127205 A JP S59127205A JP 883 A JP883 A JP 883A JP 883 A JP883 A JP 883A JP S59127205 A JPS59127205 A JP S59127205A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- recording
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＶＴＲ等で収録するときの主として音声の収
録ミスを検知する回路に関する。
録ミスを検知する回路に関する。
従来、収録ミス検知回路としては、収録”ｌｒｕ （例
えばテープレコーダ）で入力信号を収録する収録ヘッド
の直後に同時再生ヘッドを配置しておいて、該同時再生
ヘッドで再生された同時再生信号Ｂを第１図で示すよう
に増幅回路１で増幅し、検波回路２でピーク検波した検
波出力を比較回路３で一定の基準電圧と比較し、比較回
路の出力を出力回路４で例えば一定時間以上の継続等の
出力条件を付加して収録ミスとして出力するようにした
回路かある。すなわち、例えば基準値を超える検波出力
が一定時間内に出力されないようなとき収録ミスとして
検知するも９である。このような従来の検知回路は、例
えば入力信号か一定時間以上無信号または低レベルであ
るような場合に、収録ミスとして検知されるという欠点
がある。
えばテープレコーダ）で入力信号を収録する収録ヘッド
の直後に同時再生ヘッドを配置しておいて、該同時再生
ヘッドで再生された同時再生信号Ｂを第１図で示すよう
に増幅回路１で増幅し、検波回路２でピーク検波した検
波出力を比較回路３で一定の基準電圧と比較し、比較回
路の出力を出力回路４で例えば一定時間以上の継続等の
出力条件を付加して収録ミスとして出力するようにした
回路かある。すなわち、例えば基準値を超える検波出力
が一定時間内に出力されないようなとき収録ミスとして
検知するも９である。このような従来の検知回路は、例
えば入力信号か一定時間以上無信号または低レベルであ
るような場合に、収録ミスとして検知されるという欠点
がある。
本発明の目的は、上述の従来の欠点を解決し、同時再生
信号を入力信号自体と比較することにより、より正確に
収録ミスを検知することかできる収録ミス検知回路を提
供することにある。
信号を入力信号自体と比較することにより、より正確に
収録ミスを検知することかできる収録ミス検知回路を提
供することにある。
本発明の検知回路は、入力信号を収録し収録した信号を
収録直後に読みだすための同時再生ヘッドを備えた収録
機の収録ミス検知回路において、前記入力信号と前記同
時再生ヘッドの出力する同時再生信号とを一定時間々隔
で交互に切替えるスイッチャ回路と、該スイッチャ回路
の出力をデジタル信号に変換するＡ−Ｄコンバータ回路
と、該Ａ−Ｄコンバータ回路の出力信号を記憶するメモ
リ回路と、区メモリ回路の出力信号と前記Ａ−Ｄコンバ
ータ回路の出力信号とを比較する比較回路とを備えたこ
とを特徴とする。
収録直後に読みだすための同時再生ヘッドを備えた収録
機の収録ミス検知回路において、前記入力信号と前記同
時再生ヘッドの出力する同時再生信号とを一定時間々隔
で交互に切替えるスイッチャ回路と、該スイッチャ回路
の出力をデジタル信号に変換するＡ−Ｄコンバータ回路
と、該Ａ−Ｄコンバータ回路の出力信号を記憶するメモ
リ回路と、区メモリ回路の出力信号と前記Ａ−Ｄコンバ
ータ回路の出力信号とを比較する比較回路とを備えたこ
とを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
第２図は、本発明の一実施例を示すブロック図である。
すなわち、収録すべき入力信号Ａを分岐して本検知回路
にも入力させ、増幅回路１で増幅し検波回路２で検波す
る。一方図水されない収録機の収録ヘッドの直後に配置
された同時再生ヘッドから出力された同時再生信号（入
力信号Ａに対しては時間Ｔだけ遅れている）Ｂを増幅回
路１′で増幅し検波回路２′で検波する。増幅回路１，
１′の利得を調整することにより、検波回路２・と２′
の出力値が同程度になるようにしておく。検波回路２゜
２′の出力信号をスイッチャ回路５によって時間Ｔごと
に交互に切替えてＡ−Ｄコンバータ回路６に入力させデ
ジタル値に変換させる。スイッチャ回路５を検波回路２
側に接続したときのＡ−Ｄコンバータ回路６の出力信号
は、メモリ回路７に入力された後時間Ｔ後に比較回路３
へ送出され、該時点のＡ−Ｄコンバータ回路６の出力信
号と比較される。同時再生信号Ｂは入力信号Ａに対して
時間Ｔたけ遅れているから、上記比較の結果は一致する
筈である。出力回路４は、比較回路３の出力値によりあ
る一定範囲を超える不一致に対して収録ミスと判断する
。タイミングジェネレータ８は上述ノスイッチャ回路５
．Ａ−Ｄコンバータ回ｔＫ６゜メモリ回路７．比較回路
３等の動作時間のタイミングをとる。
にも入力させ、増幅回路１で増幅し検波回路２で検波す
る。一方図水されない収録機の収録ヘッドの直後に配置
された同時再生ヘッドから出力された同時再生信号（入
力信号Ａに対しては時間Ｔだけ遅れている）Ｂを増幅回
路１′で増幅し検波回路２′で検波する。増幅回路１，
１′の利得を調整することにより、検波回路２・と２′
の出力値が同程度になるようにしておく。検波回路２゜
２′の出力信号をスイッチャ回路５によって時間Ｔごと
に交互に切替えてＡ−Ｄコンバータ回路６に入力させデ
ジタル値に変換させる。スイッチャ回路５を検波回路２
側に接続したときのＡ−Ｄコンバータ回路６の出力信号
は、メモリ回路７に入力された後時間Ｔ後に比較回路３
へ送出され、該時点のＡ−Ｄコンバータ回路６の出力信
号と比較される。同時再生信号Ｂは入力信号Ａに対して
時間Ｔたけ遅れているから、上記比較の結果は一致する
筈である。出力回路４は、比較回路３の出力値によりあ
る一定範囲を超える不一致に対して収録ミスと判断する
。タイミングジェネレータ８は上述ノスイッチャ回路５
．Ａ−Ｄコンバータ回ｔＫ６゜メモリ回路７．比較回路
３等の動作時間のタイミングをとる。
第３図は、第２図に示した実施例の変形を示すブロック
図である。こめ場合は、増幅回路１と検波回路２０間に
バンドパスフィルタ９を挿入し、検波回路２の出力にロ
ーパスフィルタ１ｏを挿入している。バンドパスフィル
タ９′、ローパスフィルタ１０′も同様である。ローパ
スフィルタ１０゜１０′によって高周波成分が除去され
る。また、メモリ回路７およびＡ−Ｄコンバータ回路６
の出力は、それぞれラッチ回路１１ 、１１’にラッチ
させてラッチ回路１１ 、１１’ の出力を比較回路３
で比較するようにしている。また、アラームの検知レベ
ルは増幅回路１，１′の利得設定によって設定されるか
、この場合増幅回路１′の利得を増幅回路１の利得より
も６ｄＢ程度高く設定している。これは、同じ信号であ
っても完全に同一にすることは・困難であり、正確なレ
ベルの不一致乞検知するよりも収録されたか否かを検知
することを重視したためである。また、検波回路２，２
′は、無人力信号状態の収録時にアラ一ムが出されない
ように、オフセットレベルの設定を行ない、検波回路２
′の方は無人力であってもある程度のレベルを出力する
ように設定されている。ローパスフィルタ１０゜ｉｏ’
の遮断周波数ｆＬは、Ａ＠Ｄコンバータ回路６のサンプ
リング周波数ｆｓの２倍以上に設定される。
図である。こめ場合は、増幅回路１と検波回路２０間に
バンドパスフィルタ９を挿入し、検波回路２の出力にロ
ーパスフィルタ１ｏを挿入している。バンドパスフィル
タ９′、ローパスフィルタ１０′も同様である。ローパ
スフィルタ１０゜１０′によって高周波成分が除去され
る。また、メモリ回路７およびＡ−Ｄコンバータ回路６
の出力は、それぞれラッチ回路１１ 、１１’にラッチ
させてラッチ回路１１ 、１１’ の出力を比較回路３
で比較するようにしている。また、アラームの検知レベ
ルは増幅回路１，１′の利得設定によって設定されるか
、この場合増幅回路１′の利得を増幅回路１の利得より
も６ｄＢ程度高く設定している。これは、同じ信号であ
っても完全に同一にすることは・困難であり、正確なレ
ベルの不一致乞検知するよりも収録されたか否かを検知
することを重視したためである。また、検波回路２，２
′は、無人力信号状態の収録時にアラ一ムが出されない
ように、オフセットレベルの設定を行ない、検波回路２
′の方は無人力であってもある程度のレベルを出力する
ように設定されている。ローパスフィルタ１０゜ｉｏ’
の遮断周波数ｆＬは、Ａ＠Ｄコンバータ回路６のサンプ
リング周波数ｆｓの２倍以上に設定される。
スイッチャ回路５の切替周波数ｆｓＷは、Ａ−Ｄコンバ
ータのサンプリング周波数の２倍としている。
ータのサンプリング周波数の２倍としている。
サンプリング周波数ｆｓは、メモリ回路７のアドレス数
をｎとすると、ｆｓ−ｎ／Ｔに設定する。これは、使用
するメモリの読出しおよび書込みが時間差Ｔで一巡する
ことを示す。すなわち、メモリの内容をあるアドレスで
読出した後そのアドレスに書込むことにより、時間Ｔ後
に再びそのアドレスの内容を読出すことになる。Ａ−１
）コンバータ回・路６の出力する入力信号Ａに対するデ
ジタル値はメモリ回路７に書き込まれ、その後向時再斐
号Ｂに対するデジタル値はラッチ回路１１′にラッチさ
れる。同時に、メモリ回路７に時間Ｔだけ前に格納され
たデジタル値が読み出されてラッチ回路１１にラッチさ
五る。ラッチ回路１１の出力とラツ零回路１１′の出力
は比較回路３で゛デジタル的に比較されて、ラッチ回路
１１の出方値がラッチ回路１１′の出力値より犬である
とき比較回路３か出力を出す。出力回路４は、収録開始
時のメモリ読出し書込みが一巡するまでは出方を禁止さ
れ、その後比較回路３が一定回数以上連続して出方した
場合に収録ミスと判断してアラームを出す。上記以外に
任意の出力条件を付加してもよい。タイミングジェネレ
ータ８は、勿論上記動作に必要な各種のタイミングパル
スを各部へ供給している。
をｎとすると、ｆｓ−ｎ／Ｔに設定する。これは、使用
するメモリの読出しおよび書込みが時間差Ｔで一巡する
ことを示す。すなわち、メモリの内容をあるアドレスで
読出した後そのアドレスに書込むことにより、時間Ｔ後
に再びそのアドレスの内容を読出すことになる。Ａ−１
）コンバータ回・路６の出力する入力信号Ａに対するデ
ジタル値はメモリ回路７に書き込まれ、その後向時再斐
号Ｂに対するデジタル値はラッチ回路１１′にラッチさ
れる。同時に、メモリ回路７に時間Ｔだけ前に格納され
たデジタル値が読み出されてラッチ回路１１にラッチさ
五る。ラッチ回路１１の出力とラツ零回路１１′の出力
は比較回路３で゛デジタル的に比較されて、ラッチ回路
１１の出方値がラッチ回路１１′の出力値より犬である
とき比較回路３か出力を出す。出力回路４は、収録開始
時のメモリ読出し書込みが一巡するまでは出方を禁止さ
れ、その後比較回路３が一定回数以上連続して出方した
場合に収録ミスと判断してアラームを出す。上記以外に
任意の出力条件を付加してもよい。タイミングジェネレ
ータ８は、勿論上記動作に必要な各種のタイミングパル
スを各部へ供給している。
以上のように、本発明においては、収録すべき入力信号
と、収録機に入力信号か収録亭れた直後に収録機から出
力される同時再生信号を一定時間間隔で交互にＡ−Ｄ変
換し、入力信号の変換されたデジタル信号はメモリ回路
に一旦蓄積し、一定時間後の再生出力信号の変換された
デジタル値と比較することによって収録ミスを検知する
ように構成したから、入力信号に無人力状態がある場合
に誤って収録ミスと判定することか防止できる効果があ
る。
と、収録機に入力信号か収録亭れた直後に収録機から出
力される同時再生信号を一定時間間隔で交互にＡ−Ｄ変
換し、入力信号の変換されたデジタル信号はメモリ回路
に一旦蓄積し、一定時間後の再生出力信号の変換された
デジタル値と比較することによって収録ミスを検知する
ように構成したから、入力信号に無人力状態がある場合
に誤って収録ミスと判定することか防止できる効果があ
る。
第１図は従来の収録ミス検知回路の一例を示すブロック
図、第２図は本発明の一実施例を示すブロック図、第３
図は上記実施例の変形例を示すブロック図である。 図において、１，１′・・・増幅回路、２，２′・・・
検波回路、３・・・比較回路、４・・・出力回路、５・
・・スイッチャ回路、６・・・Ａ−Ｄコンバータ回路、
７・・・メモリ回路、８・・・タイミングジェネレータ
、９，９′・・・バントハスフィルタ、１０．１０’・
・・ローパスフィルタ、１１ 、１１’・・・ラッチ回
路、Ａ・・・入力信号、Ｂ・・・同時再生信号。 代理人 弁理士 住 １）俊 宗
図、第２図は本発明の一実施例を示すブロック図、第３
図は上記実施例の変形例を示すブロック図である。 図において、１，１′・・・増幅回路、２，２′・・・
検波回路、３・・・比較回路、４・・・出力回路、５・
・・スイッチャ回路、６・・・Ａ−Ｄコンバータ回路、
７・・・メモリ回路、８・・・タイミングジェネレータ
、９，９′・・・バントハスフィルタ、１０．１０’・
・・ローパスフィルタ、１１ 、１１’・・・ラッチ回
路、Ａ・・・入力信号、Ｂ・・・同時再生信号。 代理人 弁理士 住 １）俊 宗
Claims (1)
- 入力信号を収録し収録した信号を収録直後に読みだすた
めの同時再生ヘッドを備えた収録機の収録ミス検知回路
において、前記入力信号と前記同時再生ヘッドの出力す
る同時再生信号とを一定時間々隔で交互に切替えるスイ
ッチャ回路と、該スイッチャ回路の出力をデジタル信号
に変換するＡ・Ｄコンバータ回路と、該Ａ−Ｄコンノ（
−夕回路の出力信号を記憶するメモリ回路と、該メモリ
回路の出力信号と前記Ａ−Ｄコンバータ回路の出力信号
とを比較する比較回路とを備えたことを％黴とする収録
ミス検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP883A JPS59127205A (ja) | 1983-01-04 | 1983-01-04 | 収録ミス検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP883A JPS59127205A (ja) | 1983-01-04 | 1983-01-04 | 収録ミス検知回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59127205A true JPS59127205A (ja) | 1984-07-23 |
| JPH0357526B2 JPH0357526B2 (ja) | 1991-09-02 |
Family
ID=11462424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP883A Granted JPS59127205A (ja) | 1983-01-04 | 1983-01-04 | 収録ミス検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59127205A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57200914A (en) * | 1981-06-01 | 1982-12-09 | Sony Corp | Tape recorder |
-
1983
- 1983-01-04 JP JP883A patent/JPS59127205A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57200914A (en) * | 1981-06-01 | 1982-12-09 | Sony Corp | Tape recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0357526B2 (ja) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637036A (en) | Circuit arrangement for a data acquisition circuit of a PCM processor and a method for improving waveform of PCM signal eye pattern | |
| US3505537A (en) | Signal envelope discriminator and gating circuit | |
| EP0416663A2 (en) | Data recording apparatus | |
| JPS6128188B2 (ja) | ||
| JPS59127205A (ja) | 収録ミス検知回路 | |
| JPS631665B2 (ja) | ||
| JPS601654A (ja) | 記録装置 | |
| JP2524539B2 (ja) | ビデオ装置のトラッキング制御系包絡線検波回路 | |
| JP2901726B2 (ja) | 読取情報信号の波形変換回路 | |
| KR950009777B1 (ko) | 영상기록재생장치의 기록모드 검출회로 | |
| JPH0416287Y2 (ja) | ||
| JPS6076059A (ja) | Ｐｃｍ再生装置のデ−タ，クロツク分離回路 | |
| JPH0713090Y2 (ja) | データレコーダ | |
| JP2517429B2 (ja) | 音多モ―ド判別回路 | |
| KR900007016B1 (ko) | R-dat의 트랙킹에러 감지회로 | |
| KR930007377Y1 (ko) | 디지탈 오디오의 동기신호 오검출 방지회로 | |
| JP3291830B2 (ja) | 記録再生装置 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JPS6243266B2 (ja) | ||
| JPS5641566A (en) | Digital signal recording and reproducing system | |
| JPH03116504A (ja) | 信号記録装置 | |
| JPS6194272A (ja) | ワウ・フラツタ自動補正回路 | |
| JPH0379794B2 (ja) | ||
| JPH06180971A (ja) | エンベロープ検出回路 | |
| JPS6390091A (ja) | 磁気記録再生装置等の時間表示回路 |