JPS61191169A - 垂直同期信号分離回路 - Google Patents

垂直同期信号分離回路

Info

Publication number
JPS61191169A
JPS61191169A JP937886A JP937886A JPS61191169A JP S61191169 A JPS61191169 A JP S61191169A JP 937886 A JP937886 A JP 937886A JP 937886 A JP937886 A JP 937886A JP S61191169 A JPS61191169 A JP S61191169A
Authority
JP
Japan
Prior art keywords
output
signal
multivibrator
inputted
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP937886A
Other languages
English (en)
Inventor
Daburiyu Marikooto Samiyueru
サミユエル・ダブリユ・マリコート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Publication of JPS61191169A publication Critical patent/JPS61191169A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、垂直同期信号分離回路、特に正確に垂直同期
信号を発生する回路に関する。
[従来の技術及び問題点] 従来の受像器又はモニターにおいて、テレビジ9ン画像
再生のために垂直同期を行なうには、テレビジョン信号
の同期部分を積分し、この積分値が所定の垂直同期制御
レベルに達すると、垂直走査発振器をトリガしていた。
この方法においては、テレビジョン信号の水平同期期間
は垂直同期を発生するには不十分な期間であるが、垂直
同期パルスのグループの期間は十分に長く容易に識別ア
き   −る。
それにもかかわらず、特に垂直同期信号の割合が歪んだ
り変化したりする場合、垂直同期タイミングを常に正確
に検出できなかった。フリーズ・フレーム・モードで、
ビデオ・テープ・レコー、ダの出力からハード・コーピ
ーを作成するなどの、特定の、場合には1.正確な垂直
同期情報を得るのが望ましい。しかし、フリーズ・フレ
ーム・モードでは、ビデオ・テープ・レコーダの回路が
、垂直同期情報を意識的に変更している。
通常の再生動作期間中、ビデオ・テープ・レコ−ダのテ
ープ及び再生ヘッドが共に移動するとき、同期問題は生
じない。しかし、フリーズ・フレーム・モードのごとく
テープが実質的に静止していると、再生ヘッドのスキュ
ー及びクロスオーバーが一方のトラックから他のトラッ
クに生じ、信号が歪んだ。このため、歪む可能性のある
通常の垂直同期信号は、抑圧するか、取り去っていた。
あいにく、この方法で抑圧された同期信号を含むレコー
ダの出力では、ハード・コピー・プリンタを動作させる
ために十分正確で安定したタイミング情報が得られなか
った。
したがって本発明の目的の1つは、映像入力信号から垂
直同期情報を正確に発生する改良された垂直同期信号分
離回路の提供にある。
本発明の他の目的は、抑圧された通常の垂直同期パルス
を含む映像入力信号用の垂直同期情報を発生する垂直同
期分離回路の提供にある。
本発明の更に他の目的は、フリーズ・フレーム・モード
で動作するビデオ・テープ・レコーダの出力から、ハー
ド・コーピー・プリンタなどの同期に好適な垂直同期情
報を発生する改良された垂直同期分離回路の提供にある
「問題点を解決するための手段及び作用]本発明によれ
ば、映像信号の同期部分を単に積分するだけではなく、
より正確に垂直同期タイミングを検出できる。更に本発
明によれば、垂直同期パルス期間及び等価パルス間を結
合するN字形波形部分を検出して、垂直タイミングとす
る。
また本発明によれば、垂直同期信号波形を積分して垂直
同期情報領域を検出する。そして、この検出と、所定期
間内に同期信号波形に同じ極性で発生する1対の逓移の
検出とを組み合わせる。
[実施例] 息下、添付図を参照して本発明の好適な実施例を説明す
る。第2図は、映像信号の同期部分を示しており、これ
は映像画像情報の同期部分をクリッピングするか、分離
して得たものである。まず、従来の波形34でζよ、同
期情報が、水平走査に対応する各期間Hごとに発生する
水平同期パルス52と、等価パルス28及び32間の垂
直同期パルス30とを含んでいろ。上述のごとく、通常
は第1図のブロック図の上側部分に示すように、同期信
号波形34を積分して垂直同期を検出する。
第1図において、端子10の複合同期波形を積分器12
に供給する。この積分器は、降下する直流平均レベルに
応答し、垂直同期パルス30の各発生時点にしきい値を
越える出力を発生する。このしきい値は、しきい値回路
14で決まる。垂直同期情報が完全に均一の場合、出力
線16の出力信号は各テレビジョン・フィールドと同じ
時間関係である。
しかし、ある場合、例えば、フリーズ・フレーム・モー
ドでビデオ・テープ・レコーダから得た出力の場合、垂
直同期情報は部分的に抑圧されている。代表的な同期抑
圧部分40を含む映像同期波形を第2図に36で示す。
この同期抑圧部分40は、期間及び時間が不正確である
が、等価パルス28の開始部分及び垂直同期パルス30
と略同じ時点に通常発生する。同期抑圧部分の降下直流
平均レベルは、第1図に示した上側の積分チャンネルに
より検出するが、垂直トリガば不正確なタイミングであ
り、フレームごとに変化するかもしれない。映像モニタ
ーにおいて、映像情報は同期して観察できるだろうが、
鮮明なハード・コピーを印刷するのに必要な安定性は時
々欠如する。
本発明によれば、同期情報を単に積分するだけではなく
、垂直パルス期間の終わり及びその後の等価パルス間の
同期信号波形の1対の避移の検出と上述の積分とを組み
合わせる。特に、最終垂直同期パルス及びその後の第1
等価パルス間のN字形波形を、垂直期間の正確且つ明瞭
な測定として検出する。
第2図に示すごとく、N字形波形38は、′垂直同期パ
ルス50の後縁及び引き続く第1等価パルス46を含ん
でいる。N字形波形を第3図に拡大して示すが、負から
正への遷移42及び44を連続して検出し、N字形波形
部分を確立する。各垂直同期パルスの開始及び各等価パ
ルス間の2分の1の水平同期期間により、垂直パルス期
間及び引き続く等価パルス間の同期信号にこの様な形の
波形が発生する。
第1図の回路において、ワンショット・マルチバイブレ
ータ18.20及びDフリップ・フロップ22を有する
下側の部分でN字形波形を検出する。第1ワンショット
・マルチバイブレータ18を波形の立ち上がり、例えば
第3図のエツジ42でトリガすると、このワンショット
・マルチバイブレーク18は、約3マイクロ秒期間の出
力パルス、即ち、第3図のN字形波形の第2立ち上がり
遷移を検出するための「ウィンド」の開始を決める十分
な期間の出力パルスを発生する。ワンショット・マルチ
バイブレーク18がパルス出力を発生する結果、第2ワ
ンショット・マルチバイブレータ20がトリガされ、第
3図の遷移44が現われる「ウィンドウ」の期間を決め
る幅のパルスを発生する。特に、ワンショット・マルチ
バイブレータ20の出力期間は、映像信号の水平走査期
間の4分の1以下にしなければならない。特定の実施例
では、ワンショット・マルチバイブレータ20の出力に
より決まるウィンドウ期間りよ5マイクロ秒である。
ワンショット・マルチバイブレータ20の出力なりフリ
ップ・フロップ22のデータ入力として供給すると共に
、複合同期入力端子10からの信号でフリップ・フロッ
プ22のクロック端子を駆動する。遷移44がウィンド
ウ内に発生すると、フリップ・フロップ22はその状態
を変化させ、N字形波形の終わりにおいて遷移44に対
し正確にQ出力を発生する。このQ出力を第1図のワン
ショット・マルチバイブレータ24に供給し、しきい値
回路14の出力をワンショット・マルチバイブレータ2
4の付勢入力端に供給する。よって、映像信号の適切な
領域でN字形波形を検出する。
したがって、出力線26に発生した出力パルスは、N字
形波形38と一致し、映像信号の各フィールドと正確な
時間関係にある。積分器の出力は、パルス38が発生す
るまでにその定常レベル、即ち非検出レベルに戻らない
ので、N字形パルス38の期間中、積分器12の出力が
しきい値回路14のしきい値を越す。出力線26の信号
を次段の回路に供給して、当業者に周知の従来方法で垂
直テレビジョン掃引を制御する。
上述は、本発明の好適な実施例についてのみ説明したが
、本発明の要旨を逸脱することなく種々の変形変更が可
能である。例えば、負方向の同期パルスと、連続する正
方向の遷移により決まるN字形波形に関連して説明した
が、本発明は反対の極性にも適用できる。[発明の効果
] 上述のごとく本発明によれば、垂直同期パルスが抑圧さ
れた映像入力信号からも正確に垂直同期信号を分離でき
る。
【図面の簡単な説明】
第1図は本発明の好適な一実施例のブロック図、第2図
及び第3図は本発明の詳細な説明する波形図である。 図において、12は積分器、14はしきい値回路、18
.20及び24はワンショット・マルチバイブレータ、
22はフリップ・フロップである。

Claims (1)

    【特許請求の範囲】
  1. 映像信号の複合同期信号を積分する積分器と、該積分器
    の出力信号を所定しきい値と比較するしきい値回路と、
    上記複合同期信号を受ける第1ワンショット・マルチバ
    イブレータと、該第1ワンショット・マルチバイブレー
    タの出力信号を受ける第2ワンショット・マルチバイブ
    レータと、該第2ワンショット・マルチバイブレータの
    出力信号及び上記複合同期信号を受けるフリップ・フロ
    ップと、該フリップ・フロップ及び上記しきい値回路の
    出力信号に応じて垂直同期信号に対応する出力信号を発
    生する手段とを具えた垂直同期信号分離回路。
JP937886A 1985-02-14 1986-01-20 垂直同期信号分離回路 Pending JPS61191169A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70171285A 1985-02-14 1985-02-14
US701712 1985-02-14

Publications (1)

Publication Number Publication Date
JPS61191169A true JPS61191169A (ja) 1986-08-25

Family

ID=24818371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP937886A Pending JPS61191169A (ja) 1985-02-14 1986-01-20 垂直同期信号分離回路

Country Status (1)

Country Link
JP (1) JPS61191169A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316073A (ja) * 1988-06-16 1989-12-20 Matsushita Electric Ind Co Ltd フィールド検出回路およびフレーム検出回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162526A (en) * 1978-06-13 1979-12-24 Nippon Gakki Seizo Kk Vertical synchronizing detection system in pcm system recorder-reproducer
JPS57190480A (en) * 1981-05-19 1982-11-24 Victor Co Of Japan Ltd Synchronizing signal processing circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162526A (en) * 1978-06-13 1979-12-24 Nippon Gakki Seizo Kk Vertical synchronizing detection system in pcm system recorder-reproducer
JPS57190480A (en) * 1981-05-19 1982-11-24 Victor Co Of Japan Ltd Synchronizing signal processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01316073A (ja) * 1988-06-16 1989-12-20 Matsushita Electric Ind Co Ltd フィールド検出回路およびフレーム検出回路

Similar Documents

Publication Publication Date Title
US3887941A (en) Synchronizing pulse processor for a video tape recorder
EP0461897B1 (en) A horizontal synchronizing signal separation circuit for a display apparatus
EP0447210A2 (en) Carrier reset FM modulator and method of frequency modulating video signals
US4258389A (en) Circuit for forming a vertical synchronizing signal
US3213192A (en) Magnetic tape recording and reproducing system
US4922118A (en) Apparatus for increasing number of scanning lines
JPS61191169A (ja) 垂直同期信号分離回路
US5319467A (en) Video tape recorder for recording a video signal with an additional time-base reference signal
US4343022A (en) Apparatus for producing a phase-synchronized reference signal in a video signal reproducing system
EP0472326B1 (en) Horizontal synchronizing signal separation circuit
JPS5845876B2 (ja) 磁気再生装置
US4516160A (en) Information recording and reproducing system
JPS597272B2 (ja) 色同期回路
JPH0632467B2 (ja) Vtr記録再生映像信号のジッタ検出方法
JPH01305785A (ja) ジッタ補正装置
JPS58221574A (ja) 垂直同期信号検出回路
KR19980703637A (ko) 수직 동기화 신호 검출기
JP2675441B2 (ja) 磁気記録再生装置
JPH0523028Y2 (ja)
JPH053952B2 (ja)
JPS5837165Y2 (ja) 同期信号処理装置
JPH04183074A (ja) 水平同期検出装置
JPS598994B2 (ja) フイ−ルド判別回路
JPH06101834B2 (ja) フレ−ム信号作成装置
JPH0522735A (ja) バースト分離回路