JP3216328B2 - ディジタル優先入力切換回路 - Google Patents

ディジタル優先入力切換回路

Info

Publication number
JP3216328B2
JP3216328B2 JP13543293A JP13543293A JP3216328B2 JP 3216328 B2 JP3216328 B2 JP 3216328B2 JP 13543293 A JP13543293 A JP 13543293A JP 13543293 A JP13543293 A JP 13543293A JP 3216328 B2 JP3216328 B2 JP 3216328B2
Authority
JP
Japan
Prior art keywords
digital
circuit
clock
analog
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13543293A
Other languages
English (en)
Other versions
JPH06327085A (ja
Inventor
幹夫 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP13543293A priority Critical patent/JP3216328B2/ja
Publication of JPH06327085A publication Critical patent/JPH06327085A/ja
Application granted granted Critical
Publication of JP3216328B2 publication Critical patent/JP3216328B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、アナログオーディオ
入力系統とディジタルオーディオ入力系統を具えたオー
ディオ装置において、ディジタルオーディオ入力系統を
優先的に選択して再生するためのディジタル優先入力切
換回路に関し、アナログオーディオ入力系統選択状態か
らディジタルオーディオ入力系統への復帰を容易化した
ものである。
【0002】
【従来の技術】アナログオーディオ入力系統とディジタ
ルオーディオ入力系統を具えたオーディオ装置におい
て、ディジタルオーディオ入力系統を優先的に選択して
再生し、ディジタルオーディオ入力が途絶えた場合にア
ナログオーディオ入力系統に切換えるようにして、ディ
ジタルオーディオ入力優先で入力系統を自動的に切換え
るようにしたディジタル優先入力切換回路が従来より存
在する。
【0003】図2は従来のディジタル優先入力切換回路
を示したものである。ディジタル入力端子10からは例
えばCDプレーヤで再生されたディジタルオーディオ信
号が入力される。アナログ入力端子12からは例えば上
記CDプレーヤで再生されたディジタルオーディオ信号
をCDプレーヤ内でD/A変換したアナログオーディオ
信号が入力される。ディジタルオーディオ信号はディジ
タル復調回路22で復調されて、元のPCM信号が得ら
れる。アナログオーディオ信号はA/D変換器14でデ
ィジタル信号に変換される。アナログ・ディジタル切換
回路26は復調されたディジタルオーディオ信号とA/
D変換されたアナログオーディオ信号を入力し、いずれ
か一方を選択して出力する。
【0004】PLLクロック再生回路16はディジタル
オーディオ信号からこれに同期したクロック信号(再生
クロック)を再生する。システムクロック切換回路18
は、再生クロックと、水晶発振器20から再生クロック
の基準の周波数に対応した固定クロックを入力し、いず
れか一方を選択してシステムクロックとして各回路に供
給する。
【0005】前記ディジタル復調回路22は、システム
クロックを用いてディジタルオーディオ信号を復調す
る。エラー検出回路24はPLLクロック再生回路16
のロック状態を検出する。また、復調されたディジタル
オーディオ信号におけるエラーの有無をシステムクロッ
クを用いて例えばパリティ・チェックにより検出する。
そして、エラー検出回路24はPLLクロック再生回路
16がロックしていない状態またはディジタルオーディ
オ信号にエラーが生じている状態をエラー状態として検
出して、エラー状態検出信号ERRを出力する。
【0006】システムクロック切換制御回路28は、エ
ラー検出回路24からエラー状態検出信号ERRが出力
されていない時はシステムクロック切換回路18から再
生クロックを出力し、エラー状態検出信号ERRが出力
されている時は固定クロックを出力する。
【0007】アナログ・ディジタル切換制御回路30
は、エラー状態検出信号ERRが出力されていない時は
入力切換をディジタルオーディオ入力系統に切換え、エ
ラー状態検出信号ERRが出力されている時はアナログ
オーディオ入力系統に切換える。これにより、PLLク
ロック再生回路16がロックしかつディジタルオーディ
オ信号にエラーが無い時はディジタルオーディオ入力系
統が優先的に選択出力され、PLLクロック再生回路が
ロックしてないかあるいはディジタルオーディオ信号に
エラーがある時はアナログオーディオ入力系統に切換え
て出力される。
【0008】
【発明が解決しようとする課題】前記図2の従来装置に
よれば、ディジタルオーディオ入力系統が選択されてい
る状態で、ディジタルオーディオ信号の入力が途絶える
などして、エラー状態(PLLクロック再生回路16が
非ロック状態あるいはエラー発生)が検出されると、シ
ステムクロックは固定クロックに切換えられ、入力系統
はアナログオーディオ入力系統に切換えられる。ところ
が、一旦このように切換えが行なわれると、その後PL
Lクロック再生回路16がロック状態に復帰し、またデ
ィジタルオーディオ信号の入力が再開されるようになっ
ても、ディジタル復調回路22はディジタル・オーディ
オ入力とは同期していない固定クロックで駆動されたま
まの状態となるので、パリティ・チェック等のエラー検
出でエラー無しの状態をなかなか得ることができず、デ
ィジタルオーディオ入力系統に容易に復帰することがで
きない。
【0009】そこで、従来においては、図2に点線で示
すように、ディジタルオーディオ信号有無検出回路32
を別途設けて、波形レベル検出等によりディジタルオー
ディオ信号の入力再開を検出して、システムクロック切
換回路18を再生クロック側に戻す必要があり、システ
ムクロック切換のための切換制御構成が複雑になってい
た。
【0010】この発明は、前記従来の技術における問題
点を解決して、アナログオーディオ入力系統選択状態か
らディジタルオーディオ入力系統への復帰を容易化して
システムクロック切換のための切換制御構成の簡略化等
を図ったディジタル優先入力切換回路を提供することを
目的とするものである。
【0011】
【課題を解決するための手段】請求項1記載の発明は、
前記従来のものがディジタル復調回路をシステムクロッ
ク(再生クロックまたは固定クロック)で駆動していた
のに代えて、入力がディジタル入力系統、アナログ入力
系統のいずれかに選択されているかにかかわらずディジ
タル復調回路を常にPLLクロック再生回路の出力で駆
動するようにしたものである。
【0012】請求項2記載の発明は、さらに、ディジタ
ルオーディオ入力系統が複数系統ありそのいずれか1つ
をディジタルセレクタで選択できるように構成されてい
る場合に、エラー状態が検出されている時はディジタル
セレクタを順次切換えるようにしたものである。
【0013】請求項3記載の発明は、エラー検出回路に
よるエラー検出状態を一定期間ごとに監視して入力系統
の切換、システムクロックの切換、ディジタル信号処理
回路のデータクリア、出力のミューティングを行なう場
合に、復帰禁止回路を設けてエラー検出状態を一定期間
保持するとともに、ミューティング制御を上記一定期間
ごとの監視に基づいて行なう経路のほかに、エラー状態
の検出に基づき直接ミューティングをかける別の制御経
路を設けたものである。
【0014】
【作用】請求項1記載の発明によれば、ディジタル復調
回路を常にPLLクロック再生回路の出力で駆動するよ
うにしたので、ディジタルオーディオ信号の入力が途絶
えてシステムクロックが固定クロック側に切換えられ、
また入力系統がアナログオーディオ入力系統に切換えら
れている状態では、PLLクロック再生回路は非ロック
状態となって自走しているが、ディジタルオーディオ信
号の入力が再開されるとPLLクロック再生回路はロッ
クするので、ディジタル復調回路は再生クロックを用い
てディジタルオーディオ信号を復調することができる。
したがって、パリティ・チェック等のエラー検出におい
てエラー無の状態がすぐに得られるので、容易にシステ
ムクロックを再生クロック側に戻すとともに入力系統を
ディジタルオーディオ入力系統に戻すことができる。こ
れにより、前記図2の従来装置のようにディジタルオー
ディオ信号の有無を検出する回路32を別途設ける必要
がなくなり、切換制御構成が簡略化される。
【0015】請求項2記載の発明によれば、エラー状態
が検出されている時に、ディジタルオーディオ信号が入
力されている系統を自動的に探し出して、その系統を選
択することができる。
【0016】請求項3記載の発明によれば、復帰禁止回
路を設けてエラー検出状態を一定期間保持するようにし
たので、エラー検出回路によるエラー検出状態を一定期
間ごとにしか監視していなくてもエラー状態を確実に検
出することができ、ディジタル信号処理回路のデータク
リアを確実に行なうことができる。また、別のミューテ
ィング制御経路を設けたので、エラー検出回路によるエ
ラー検出状態を一定期間ごとにしか監視していなくても
即座に出力ミューティングをかけることができる。ま
た、復帰禁止回路の作用により入力切換が小刻みに繰返
されるのを防止することができる。
【0017】
【実施例1】請求項1記載の発明の一実施例を図1に示
す。ディジタル入力端子10からは例えばCDプレーヤ
で再生されたディジタルオーディオ信号が入力される。
アナログ入力端子12からは例えば上記CDプレーヤで
再生されたディジタルオーディオ信号をCDプレーヤ内
でD/A変換して得たアナログオーディオ信号が入力さ
れる。ディジタルオーディオ信号はディジタル復調回路
22で復調されて、元のPCM信号が得られる。アナロ
グオーディオ信号はA/D変換器14でディジタル信号
に変換される。アナログ・ディジタル切換回路26は復
調されたディジタルオーディオ信号とA/D変換された
アナログオーディオ信号を入力し、いずれか一方を選択
して出力する。
【0018】PLLクロック再生回路16はディジタル
オーディオ信号からこれに同期したクロック信号(再生
クロック)を再生する。システムクロック切換回路18
は、外部操作により自動切換モードまたは固定発振モー
ドのいずれかに設定される。すなわち、ユーザがインプ
ットセレクタでディジタルソース機器(CDプレーヤ、
ディジタルオーディオテープレコーダ等)を選択した時
は自動切換モードとなり、アナログソース機器(レコー
ドプレーヤ、アナログテープレコーダ等)を選択した時
は固定発振モードとなる。自動切換モードでは、システ
ムクロック切換回路18は、再生クロックと、水晶発振
器20から再生クロックの基準の周波数に対応した固定
クロックを入力し、いずれか一方を選択してシステムク
ロックとして各回路(後段のディジタル信号処理回路3
4等)に供給する。固定発振モードでは、常時固定クロ
ックをシステムクロックとして出力する。なお、以下の
説明はすべて自動切換モードの場合について示してい
る。
【0019】前記ディジタル復調回路22は、常時再生
クロックが入力されてディジタルオーディオ信号を復調
する。非同期バッファ回路36は、ディジタル復調回路
22が再生クロックで駆動されかつシステムクロックと
して固定クロックが選択出力されている時(つまり、デ
ィジタル復調回路22の出力データのワードクロックと
後段回路のワードクロックの位相関係が不定となってい
る時)に、ディジタル復調回路22の出力データのワー
ドクロックの位相を後段回路のワードクロックの位相に
合わせるための回路である。非同期バッファ回路36
は、再生クロックでディジタル復調出力を取り込み、シ
ステムクロックでこれを読み出す。これにより、ディジ
タル復調出力のワードクロックと後段回路のワードクロ
ックに位相ずれが生じていても、サンプリング周波数さ
え一致すれば、ディジタル復調出力を後段回路(ディジ
タル信号処理回路34等)に取り込むことができる。
【0020】エラー検出回路24はPLLクロック再生
回路16のロック状態を検出する。また、復調されたデ
ィジタルオーディオ信号におけるエラーの有無を再生ク
ロックを用いて例えばパリティ・チェックにより検出す
る。そして、エラー検出回路24はPLLクロック再生
回路16がロックしていない状態またはディジタルオー
ディオ信号にエラーが生じている状態をエラー状態とし
て検出して、エラー状態検出信号ERRを出力する。
【0021】復帰禁止回路38は、エラー状態が検出さ
れた時にエラー状態検出信号ERRを一定期間保持する
ものである。復帰禁止回路38はワンショットマルチバ
イブレータ40を具え、エラー状態検出信号ERRによ
ってトリガされて一定時間信号ERRPを出力し続け
る。オア回路42は信号ERR+ERRPをエラー状態
検出信号ERRHとして出力する。
【0022】システムクロック切換制御回路28は、エ
ラー状態検出信号ERRHが出力されていない時はシス
テムクロック切換回路18から再生クロックを出力し、
エラー状態検出信号ERRHが出力されている時は固定
クロックを出力する。アナログ・ディジタル切換制御回
路30は、エラー状態検出信号ERRHが出力されてい
ない時はディジタル信号処理回路34への入力系統の切
換をディジタルオーディオ入力系統に切換え、エラー状
態検出信号ERRHが出力されている時はアナログオー
ディオ入力系統に切換える。
【0023】アナログ・ディジタル切換回路26から選
択出力されたオーディオデータは、ディジタル信号処理
回路34でイコライジングその他各種のディジタル信号
処理を受けて、D/A変換器44およびローパスフィル
タ46でアナログ信号に変換されて、ミュート回路48
を経て出力端子50から出力される。エラー状態が検出
された時ディジタル信号処理回路34内のデータは異常
である可能性が高いのでデータクリア制御回路31によ
ってクリアされる。また、エラー状態が検出されている
時はミューティング制御回路33によりミュート回路4
8を制御して出力にミューティングをかけて、異音が出
ないようにする。
【0024】PLLクロック再生回路16、システムク
ロック切換回路18、ディジタル復調回路22、エラー
検出回路24、アナログ・ディジタル切換回路26、シ
ステムクロック切換制御回路28、アナログ・ディジタ
ル切換制御回路30、データクリア制御回路31、ミュ
ーティング制御回路33、非同期バッファ回路36はC
PU内に構成されている。CPUは、一定期間(例えば
4msとする)ごとにエラー状態検出信号ERRHの状
況を監視して各制御回路28,30,31,33に相当
する制御を実行する。このため、ERRH=“1”とな
っても最大4msの間これを認識できないことになる。
CPUの外部に接続された復帰禁止回路38はこれを補
償するもので、エラー検出信号ERRHを例えば4ms
保持して出力する。これにより、エラー検出状態が短時
間で終了した場合でもディジタル信号処理回路34のデ
ータが確実にクリアされるようにしている。また、エラ
ーが検出された時にエラー状態検出信号ERRHは通常
チャタリングを起こして、“1”,“0”を小刻みに繰
返すが、この復帰禁止回路38の作用によりチャタリン
グを吸収して入力系統の切換が小刻みに繰返されるのを
防止することができる。
【0025】また、CPUはエラー状態検出信号ERR
Hの状況を一定期間ごとに監視してミューティングをか
けるので、エラー状態が発生してからミューティングが
かかるまでに時間を要し、その間にエラーによる異音が
出力されるおそれがある。そこで、CPUの外部にハー
ドウエアロジック回路37による別のミューティング制
御経路35を設けて、信号ERRHによりミュート回路
48に直接ミューティングをかけるようにしてミューテ
ィングを遅れを補償してる。ハードウエアロジック回路
37による出力ミューティング状態は、例えばCPUの
指令によりミューティング制御回路33による出力ミュ
ーティング状態とともに、あるいはミューティング制御
回路33による出力ミューティングが開始された後に解
除される。
【0026】図1のディジタル優先入力切換回路1にお
いてディジタルオーディオ系統入力時にエラーが検出さ
れた時の切換制御を図3に示す。各工程について説明す
る。 はじめにディジタルオーディオ入力系統が選択され
ている状態であったとする。システムクロックとしては
再生クロックが選択されている。 CPUは一定期間ごとにエラー状態検出信号ERR
Hの状況を監視している。 ディジタルオーディオ入力中にエラーが検出される
とエラー状態検出信号ERRHが“1”となる。 ハードウエアロジック回路37で構成される別のミ
ューティング制御経路35によりミュート回路48を制
御して出力を即座にミューティングする。 CPUがERRH=“1”を認識する。 CPUがミューティング制御回路33としての作用
により出力をミューティングする。ERRH=“1”の
状態が比較的短時間で立下がって別のミューティング経
路35によるミューティングが解除されても、工程が
終了するまではこのCPUの作用によりミューティング
状態を保持する。 CPUがアナログ・ディジタル切換回路30として
の作用により、入力系統をディジタル・オーディオ入力
からアナログ・オーディオ入力に切換える。また、CP
Uがシステムクロック切換制御回路28としての作用に
より、システムクロックを再生クロックから固定クロッ
クに切換える。 システムクロックが安定する時間を待ってCPUが
データクリア制御回路31としての作用によりディジタ
ル信号処理回路34内のデータをクリアする。 このデータクリアが終了した時点で、CPUはミュ
ーティング制御回路33による出力ミューティングおよ
びハードウエアロジック回路37による出力ミューティ
ングを解除する。これによりアナログオーディオ入力系
統の再生が開始される。
【0027】図1のディジタル優先入力切換回路1の動
作の一例を図4のタイムチャートを参照して説明する。
ディジタルオーディオ入力系統が選択されている時は、
再生クロックがシステムクロックとして選択されてい
る。ディジタルオーディオ信号の入力が途絶えると、エ
ラー状態検出信号ERRHが“1”となり、出力ミュー
トがかけられる。そして、入力系統がアナログオーディ
オ入力系統に切換えられてアナログオーディオ信号が再
生される。また、システムクロックが固定クロックに切
換えられる。PLLクロック再生回路16はディジタル
オーディオ信号が入力されないので自走する。ディジタ
ル復調回路22にはこのPLLクロック再生回路16の
出力が与えられ続ける。
【0028】その後、ディジタルオーディオ信号の入力
が再開されると、PLLクロック再生回路16はこれに
ロックしてクロック信号を再生し、ディジタル復調回路
22はこの再生クロックを用いて復調を行なう。これに
より、エラー検出状態が解除されて信号ERRHが
“0”となり、出力にミュートがかけられて入力系統が
ディジタルオーディオ入力系統に切換えられるととも
に、システムクロックが再生クロックに切換えられる。
そして、その後ミュートが解除されてディジタルオーデ
ィオ信号の再生が再開される。このようにして、ディジ
タル優先の入力切換が実現される。
【0029】
【実施例2】請求項2記載の発明の一実施例を図5に示
す。ここでは、前記図1と共通する部分には同一の符号
を付してその説明を省略する。このディジタル優先入力
切換回路1は複数系統のディジタルオーディオ信号の入
力端子10−1乃至10−4を具えている。各ディジタ
ルオーディオ信号入力は、ディジタルセレクタ52に入
力されて、いずれか1つが選択出力される。
【0030】ディジタルセレクタ切換制御回路54は、
エラー状態検出信号ERRHが出力された時に、ディジ
タルセレクタ52を次の入力系統に切換える。そして、
一定時間以内にエラー状態検出信号ERRHが立ち下が
らなければ、さらに次の入力系統に切換える。このよう
にして、エラー状態検出信号ERRHが立下がるまで一
定の時間間隔で入力系統を順次切換えていき(最後の系
統10−4まで行ったら最初の系統10−1に戻る)、
エラー状態検出信号ERRHが立下がったところで、切
換えを停止する。したがって、現在再生しているディジ
タル入力系統のディジタルオーディオ信号が途絶えた場
合には、ディジタルオーディオ信号が入力されている別
のディジタル入力系統が自動サーチされてそれにつなぎ
換えられる。ディジタル入力の自動サーチを行なってい
る間は前記図1の実施例と同様に、入力はアナログ・デ
ィジタル切換制御回路30によりアナログ入力に切換え
られ、システムクロックはシステムクロック切換制御回
路28により固定クロックに切換えられている。ただ
し、ディジタル復調回路22には再生クロックが供給さ
れ続ける。ディジタル入力の自動サーチが終了すると、
入力系統はディジタルオーディオ入力系統に切換えら
れ、システムクロックは再生クロックに切換えられる。
【0031】
【変更例】ディジタルオーディオ入力系統とアナログオ
ーディオ入力系統の信号レベルにレベル差があると、入
力系統の切換えが行なわれた時に再生音量が変化する。
これを防止するには、例えば図6に示すようにレベル差
検出回路56で両入力系統の信号レベル差を検出して、
その差がなくなるようにいずれか一方または両方の系統
の信号レベルをディジタルボリウム58で自動的に調整
することができる。
【0032】また、前記実施例では入力系統をオン、オ
フ切換するようにしたが、クロスフェード切換えするこ
ともできる。図7はその一例でアナログ・ディジタル切
換回路26は、ディジタルオーディオ入力系統およびア
ナログオーディオ入力系統に乗算器60,62をそれぞ
れ具え、乗算器60,62の出力を加算器64で加算し
て出力するように構成されている。アナログ・ディジタ
ル切換制御回路30は乗算器60,62に対し0から1
の間で連続的に変化する係数を相補的に出力する。すな
わち、図8に示すように、ディジタルオーディオ入力系
統が選択されている時は乗算器60の係数を1、乗算器
62の係数を0とし、ディジタルオーディオ入力系統か
らアナログオーディオ入力系統に切換えられる時は乗算
器60の係数を1→0、乗算器62の係数を0→1に徐
々に変化させる。その後アナログオーディオ入力系統か
らディジタルオーディオ入力系統に戻す時は乗算器60
の係数を0→1、乗算器62の係数を1→0に徐々に変
化させる。
【0033】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、ディジタル復調回路を常にPLLクロック
再生回路の出力で駆動するようにしたので、ディジタル
オーディオ信号の入力が途絶えてシステムクロックが固
定クロック側に切換えられ、また入力系統がアナログオ
ーディオ入力系統に切換えられている状態では、PLL
クロック再生回路は非ロック状態となって自走している
が、ディジタルオーディオ信号の入力が再開されるとP
LLクロック再生回路はロックするので、ディジタル復
調回路は再生クロックを用いてディジタルオーディオ信
号を復調することができる。したがって、パリティ・チ
ェック等のエラー検出においてエラー無の状態がすぐに
得られるので、容易にシステムクロックを再生クロック
側に戻すとともに入力系統をディジタルオーディオ入力
系統に戻すことができる。これにより、前記図2の従来
装置のようにディジタルオーディオ信号の有無を検出す
る回路32を別途設ける必要がなくなり、切換制御構成
が簡略化される。
【0034】請求項2記載の発明によれば、エラー状態
が検出されている時に、ディジタルオーディオ信号が入
力されている系統を自動的に探し出して、その系統を選
択することができる。
【0035】請求項3記載の発明によれば、復帰禁止回
路を設けてエラー検出状態を一定期間保持するようにし
たので、エラー検出回路によるエラー検出状態を一定期
間ごとにしか監視していなくてもエラー状態を確実に検
出することができ、ディジタル信号処理回路のデータク
リアを確実に行なうことができる。また、別のミューテ
ィング制御経路を設けたので、エラー検出回路によるエ
ラー検出状態を一定期間ごとにしか監視していなくても
即座に出力ミューティングをかけることができる。ま
た、復帰禁止回路の作用により入力切換が小刻みに繰返
されるのを防止することができる。
【図面の簡単な説明】
【図1】 請求項1記載の発明の一実施例を示すブロッ
ク図である。
【図2】 従来回路を示すブロック図である。
【図3】 図1のディジタル優先入力切換回路におい
て、ディジタルオーディオ系統入力時にエラーが検出さ
れた時の制御の一例を示すフローチャートである。
【図4】 図1のディジタル優先入力切換回路の動作の
一例を示すタイムチャートである。
【図5】 請求項2記載の発明の一実施例を示すブロッ
ク図である。
【図6】 ディジタルオーディオ入力系統とアナログオ
ーディオ入力系統のレベル差をなくすための対策例を示
すブロック図である。
【図7】 入力切換にクロスフェードを用いる場合の構
成例を示すブロック図である。
【図8】 図7の回路によるクロスフェード動作を示す
タイムチャートである。 1 ディジタル優先入力切換回路 10 ディジタル入力端子 12 アナログ入力端子 14 A/D変換器 16 PLLクロック再生回路 18 システムクロック切換回路 20 水晶発振器(固定クロック発振器) 22 ディジタル復調回路 24 エラー検出回路 26 アナログ・ディジタル切換回路 28 システムクロック切換制御手段 31 データクリア制御回路 33 ミューティング制御回路 35 別のミューティング制御経路 38 復帰禁止回路 52 ディジタルセレクタ 54 ディジタルセレクタ切換制御手段

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】アナログオーディオ信号を入力するアナロ
    グ入力端子と、 ディジタルオーディオ信号を入力するディジタル入力端
    子と、 前記アナログオーディオ信号をディジタル信号に変換す
    るA/D変換器と、 前記ディジタルオーディオ信号に同期した再生クロック
    を生成するPLLクロック再生回路と、 前記再生クロックを用いて前記ディジタルオーディオ信
    号を復調するディジタル復調回路と、 前記PLLクロック再生回路のロック状態を検出しまた
    前記復調されたディジタルオーディオ信号におけるエラ
    ーの有無を前記再生クロックを用いて検出して当該PL
    Lクロック再生回路がロックしてない状態または当該デ
    ィジタルオーディオ信号にエラーが生じている状態をエ
    ラー状態として検出するエラー検出回路と、 前記ディジタル信号に変換されたアナログオーディオ信
    号と前記復調されたディジタルオーディオ信号のいずれ
    か一方を選択して出力するアナログ・ディジタル切換回
    路と、 水晶発振器を用いて前記再生クロックの基準の周波数に
    相当する固定クロックを固定発振する固定クロック発振
    器と、 前記再生クロックと前記基準クロックのいずれか一方を
    選択してシステムクロックとして出力するシステムクロ
    ック切換回路と、 前記エラー検出回路でエラー状態が検出されていない時
    は前記アナログ・ディジタル切換回路から前記復調され
    たディジタルオーディオ信号を選択出力し、当該エラー
    状態が検出されている時は当該アナログ・ディジタル切
    換回路から前記ディジタル信号に変換されたアナログオ
    ーディオ信号を選択出力するように当該アナログ・ディ
    ジタル切換回路を切換制御するアナログ・ディジタル切
    換制御手段と、 前記エラー検出回路でエラー状態が検出されていない時
    は前記システムクロック切換回路から前記再生クロック
    を選択出力し、当該エラー状態が検出されている時は当
    該システムクロック切換回路から前記固定クロックを選
    択出力するように当該システムクロック切換回路を切換
    制御するシステムクロック切換制御手段とを具備してな
    るディジタル優先入力切換回路であって、 前記ディジタル復調回路は、前記エラー検出回路による
    エラー状態の検出の有無にかかわらず、常に前記PLL
    クロック再生回路の出力で駆動されるものであるディジ
    タル優先入力切換回路
  2. 【請求項2】アナログオーディオ信号を入力するアナロ
    グ入力端子と、 それぞれディジタルオーディオ信号を入力する複数のデ
    ィジタル入力端子と、 前記入力される複数のディジタルオーディオ信号のいず
    れか1つを選択出力するディジタルセレクタと、 前記アナログオーディオ信号をディジタル信号に変換す
    るA/D変換器と、 前記ディジタルセレクタで選択された前記ディジタルオ
    ーディオ信号に同期した再生クロックを生成するPLL
    クロック再生回路と、 前記再生クロックを用いて前記ディジタルセレクタで選
    択されたディジタルオーディオ信号を復調するディジタ
    ル復調回路と、 前記PLLクロック再生回路のロック状態を検出しまた
    前記復調されたディジタルオーディオ信号におけるエラ
    ーの有無を前記再生クロックを用いて検出して当該PL
    Lクロック再生回路がロックしてない状態または当該デ
    ィジタルオーディオ信号にエラーが生じている状態をエ
    ラー状態として検出するエラー検出回路と、 前記ディジタル信号に変換されたアナログオーディオ信
    号と前記復調されたディジタルオーディオ信号のいずれ
    か一方を選択して出力するアナログ・ディジタル切換回
    路と、 水晶発振器を用いて前記再生クロックの基準の周波数に
    相当する固定クロックを固定発振する固定クロック発振
    器と、 前記再生クロックと前記基準クロックのいずれか一方を
    選択してシステムクロックとして出力するシステムクロ
    ック切換回路と、 前記エラー検出回路でエラー状態が検出されていない時
    は前記アナログ・ディジタル切換回路から前記復調され
    たディジタルオーディオ信号を選択出力し、当該エラー
    状態が検出されている時は当該アナログ・ディジタル切
    換回路から前記ディジタル信号に変換されたアナログオ
    ーディオ信号を選択出力するように当該アナログ・ディ
    ジタル切換回路を切換制御するアナログ・ディジタル切
    換制御手段と、 前記エラー検出回路でエラー状態が検出されていない時
    は前記システムクロック切換回路から前記再生クロック
    を選択出力し、当該エラー状態が検出されている時は当
    該システムクロック切換回路から前記固定クロックを選
    択出力するように当該システムクロック切換回路を切換
    制御するシステムクロック切換制御手段と、 前記エラー検出回路でエラー状態が検出されている時は
    前記ディジタルセレクタを順次切換え、当該エラー状態
    が検出されていない時は当該切換を停止するように当該
    ディジタルセレクタを切換制御するディジタルセレクタ
    切換制御手段を具備してなるディジタル優先入力切換回
    であって、 前記ディジタル復調回路は、前記エラー検出回路による
    エラー状態の検出の有無にかかわらず、常に前記PLL
    クロック再生回路の出力で駆動されるものであるディジ
    タル優先入力切換回路
  3. 【請求項3】前記アナログ・ディジタル切換回路の出力
    側のオーディオ信号経路には、当該アナログ・ディジタ
    ル切換回路で選択された信号に対してディジタル信号処
    理を施すディジタル信号処理回路と、このディジタル信
    号処理回路から出力される信号に対してミューティング
    をかけるミュート回路が配置され、 前記エラー検出回路は、前記エラー状態が検出された時
    にその後一定時間が経過するまでは当該エラー検出状態
    を保持し続ける復帰禁止回路を具え、 前記エラー検出回路でエラー状態が検出された時に前記
    ディジタル信号処理回路内のデータをクリアするデータ
    クリア制御手段と、前記エラー検出回路でエラー状態が
    検出された時に前記ミュート回路を制御してミューティ
    ングをかけるミューティング制御回路をさらに具え、 前記アナログ・ディジタル切換制御手段、前記システム
    クロック切換制御手段、前記データクリア制御手段、前
    記ミューティング制御手段は、一定期間ごとに前記復帰
    禁止回路のエラー検出状態を監視して、エラー状態が検
    出されている時に該当する制御をそれぞれ実行するもの
    であり、 前記ミュート回路は、前記ミューティング制御手段のほ
    かに、前記エラー状態が検出された時に当該ミューティ
    ング制御手段を介さずに直接ミューティングをかける別
    のミューティング制御経路を具えてなる請求項1または
    2記載のディジタル優先入力切換回路。
JP13543293A 1993-05-12 1993-05-12 ディジタル優先入力切換回路 Expired - Fee Related JP3216328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13543293A JP3216328B2 (ja) 1993-05-12 1993-05-12 ディジタル優先入力切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13543293A JP3216328B2 (ja) 1993-05-12 1993-05-12 ディジタル優先入力切換回路

Publications (2)

Publication Number Publication Date
JPH06327085A JPH06327085A (ja) 1994-11-25
JP3216328B2 true JP3216328B2 (ja) 2001-10-09

Family

ID=15151590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13543293A Expired - Fee Related JP3216328B2 (ja) 1993-05-12 1993-05-12 ディジタル優先入力切換回路

Country Status (1)

Country Link
JP (1) JP3216328B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002354574A (ja) * 2001-05-25 2002-12-06 Sony Corp 音声再生装置
JP4794943B2 (ja) * 2005-08-05 2011-10-19 パナソニック株式会社 クロック切替装置
JP2009267832A (ja) * 2008-04-25 2009-11-12 Sanyo Electric Co Ltd 音声信号処理装置

Also Published As

Publication number Publication date
JPH06327085A (ja) 1994-11-25

Similar Documents

Publication Publication Date Title
JP3216328B2 (ja) ディジタル優先入力切換回路
JPH06203483A (ja) ディジタル信号再生装置及びそれに用いる集積回路及びディジタル信号再生方法
JP2950493B2 (ja) 映像処理システムのバースト信号発生回路
JPH01317027A (ja) ミューティング制御回路
KR0179114B1 (ko) 다중재생 모드를 갖는 디브이씨알의 재생방법
JP3293503B2 (ja) 記録再生装置
JP2820832B2 (ja) デジタルオーディオインタフェースのデコーダ回路装置
JP2844850B2 (ja) Pll装置
JP3163616B2 (ja) 基準クロック制御装置
JP2723819B2 (ja) 標本化クロック再生装置
JPS6339988B2 (ja)
JPH1055627A (ja) 同期回路
JP2785946B2 (ja) 衛星放送受信機
JP3252681B2 (ja) ディジタルデータ出力装置
KR950005249B1 (ko) 디지탈 아날로그 겸용 기록 재생시스템
JP3214673B2 (ja) Museデコーダ
JPH04355270A (ja) 記録再生装置
JPH077686A (ja) Am復調器
JPH1175085A (ja) ディジタル同期分離装置
JPH10173642A (ja) クロック同期回路
JPH0770170B2 (ja) ディジタルオーディオ再生装置
JPH0771264B2 (ja) 光ディスク再生装置
JPH05225694A (ja) ディジタル信号記録再生装置
JPH0670249A (ja) テレビジョン受像機
JPH08329604A (ja) デジタルオーディオインターフェース

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees