JP2820832B2 - デジタルオーディオインタフェースのデコーダ回路装置 - Google Patents
デジタルオーディオインタフェースのデコーダ回路装置Info
- Publication number
- JP2820832B2 JP2820832B2 JP12459192A JP12459192A JP2820832B2 JP 2820832 B2 JP2820832 B2 JP 2820832B2 JP 12459192 A JP12459192 A JP 12459192A JP 12459192 A JP12459192 A JP 12459192A JP 2820832 B2 JP2820832 B2 JP 2820832B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm audio
- signal
- audio signal
- circuit
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳ−ＶＨＳＰＣＭオーデ
ィオＶＴＲのデジタルオーディオ信号の入力回路の一手
段を成すデジタルオーディオインタフェース（ＤＩＯ）
のデコーダ回路装置に関するものである。
ィオＶＴＲのデジタルオーディオ信号の入力回路の一手
段を成すデジタルオーディオインタフェース（ＤＩＯ）
のデコーダ回路装置に関するものである。
【０００２】
【従来の技術】この種の従来回路は図２に示す構成を成
している。この従来回路では、まずセレクタ５０で２つ
の入力端子ＩＮ５１，ＩＮ５２より入力される信号を切
換制御信号ＣＴＬに従って選択し、その出力は位相比較
器５３，ローパスフィルタ（ＬＰＦ）５４，電圧制御発
振器（ＶＣＯ）５５とから成る位相ロックドループ（Ｐ
ＬＬ回路）によりクロック抽出が行われる。
している。この従来回路では、まずセレクタ５０で２つ
の入力端子ＩＮ５１，ＩＮ５２より入力される信号を切
換制御信号ＣＴＬに従って選択し、その出力は位相比較
器５３，ローパスフィルタ（ＬＰＦ）５４，電圧制御発
振器（ＶＣＯ）５５とから成る位相ロックドループ（Ｐ
ＬＬ回路）によりクロック抽出が行われる。
【０００３】又、セレクタ５０の出力はプリアンブル検
出回路５６に入力され、ここで上記ＰＬＬ回路で抽出し
た再生クロックにより取り込んでプリアンブル情報を検
出される。上記セレクタ５０の出力のＰＣＭオーディオ
信号は図３に示す構成を成しており、上記検出回路５６
による検出によりプリアンブルの種類“Ｂ”，“Ｍ”及
び“Ｗ”を識別することができる。
出回路５６に入力され、ここで上記ＰＬＬ回路で抽出し
た再生クロックにより取り込んでプリアンブル情報を検
出される。上記セレクタ５０の出力のＰＣＭオーディオ
信号は図３に示す構成を成しており、上記検出回路５６
による検出によりプリアンブルの種類“Ｂ”，“Ｍ”及
び“Ｗ”を識別することができる。
【０００４】ロック検出回路５７ではプリアンブルの状
態を監視し、上記ＰＬＬ回路の動作が正常か否かを判断
して異常と判断するとインタフェース出力のミュート等
に利用する。
態を監視し、上記ＰＬＬ回路の動作が正常か否かを判断
して異常と判断するとインタフェース出力のミュート等
に利用する。
【０００５】復調回路５８は上記ＤＩＯ信号がバイフェ
ーズマーク変調されたものであることからこれを元に戻
すものであり、この復調された信号は夫々オーディオイ
ンタフェース回路６０及びノンオーディオインタフェー
ス回路６１に供給され、タイミング生成回路５９より得
られるサンプルクロック及びビットクロックに従って、
オーディオ情報及び付加情報（チャンネルステータス等
の情報）として出力される。
ーズマーク変調されたものであることからこれを元に戻
すものであり、この復調された信号は夫々オーディオイ
ンタフェース回路６０及びノンオーディオインタフェー
ス回路６１に供給され、タイミング生成回路５９より得
られるサンプルクロック及びビットクロックに従って、
オーディオ情報及び付加情報（チャンネルステータス等
の情報）として出力される。
【０００６】
【発明が解決しようとする課題】従来のＤＩＯデコーダ
回路は上記構成を成すが、従来のＳ−ＶＨＳＰＣＭオー
ディオＶＴＲでは１系統のＤＩＯデコーダ回路が具備さ
れているだけであるから、４チャンネルのＰＣＭオーデ
ィオ信号を得ることができない。
回路は上記構成を成すが、従来のＳ−ＶＨＳＰＣＭオー
ディオＶＴＲでは１系統のＤＩＯデコーダ回路が具備さ
れているだけであるから、４チャンネルのＰＣＭオーデ
ィオ信号を得ることができない。
【０００７】
【課題を解決するための手段】本発明は上記従来技術の
問題点に鑑みて発明されたものであり、２種類の受信Ｐ
ＣＭオーディオ信号に対応して夫々第１及び第２のデジ
タルオーディオインタフェース回路を設け、かつ上記第
１及び第２のデジタルオーディオインタフェース回路に
夫々対応して、これら回路より復調される各ＰＣＭオー
ディオ信号の標本化周波数を調べる第１及び第２のチャ
ンネルステータス検出回路を設け、上記各ＰＣＭオーデ
ィオ信号の標本化周波数が同一のときには一方のＰＣＭ
オーディオ信号を他方のＰＣＭオーディオ信号に同期さ
せ、両ＰＣＭ信号を出力させるように制御する制御回路
を設けて成るデジタルオーディオインタフェースのデコ
ーダ回路装置を提供するものである。
問題点に鑑みて発明されたものであり、２種類の受信Ｐ
ＣＭオーディオ信号に対応して夫々第１及び第２のデジ
タルオーディオインタフェース回路を設け、かつ上記第
１及び第２のデジタルオーディオインタフェース回路に
夫々対応して、これら回路より復調される各ＰＣＭオー
ディオ信号の標本化周波数を調べる第１及び第２のチャ
ンネルステータス検出回路を設け、上記各ＰＣＭオーデ
ィオ信号の標本化周波数が同一のときには一方のＰＣＭ
オーディオ信号を他方のＰＣＭオーディオ信号に同期さ
せ、両ＰＣＭ信号を出力させるように制御する制御回路
を設けて成るデジタルオーディオインタフェースのデコ
ーダ回路装置を提供するものである。
【０００８】更に、本発明では上記両ＰＣＭオーディオ
信号の標本化周波数が異なるときには、何れか一方のＰ
ＣＭオーディオ信号を選択して出力させるセレクタ回路
を備えているデジタルオーディオインタフェースのデコ
ーダ回路装置を提供するものであり、又上記第１及び第
２のデジタルオーディオインタフェース回路の動作状態
を検出し、何れか一方が異常な場合は正常な方のＰＣＭ
オーディオ信号を出力させると共に、両方が異常な場合
は両ＰＣＭオーディオ信号の出力をミュートさせる手段
を備えたデジタルオーディオインタフェースのデコーダ
回路装置を提供するものである。
信号の標本化周波数が異なるときには、何れか一方のＰ
ＣＭオーディオ信号を選択して出力させるセレクタ回路
を備えているデジタルオーディオインタフェースのデコ
ーダ回路装置を提供するものであり、又上記第１及び第
２のデジタルオーディオインタフェース回路の動作状態
を検出し、何れか一方が異常な場合は正常な方のＰＣＭ
オーディオ信号を出力させると共に、両方が異常な場合
は両ＰＣＭオーディオ信号の出力をミュートさせる手段
を備えたデジタルオーディオインタフェースのデコーダ
回路装置を提供するものである。
【０００９】
【作用】従って、本発明では２種類のＰＣＭオーディオ
信号の標本化周波数が同一のときには一方のＰＣＭオー
ディオ信号を他方のＰＣＭオーディオ信号に同期させる
ことができ、又両ＰＣＭオーディオ信号の標本化周波数
が異なるときには何れか一方のＰＣＭオーディオ信号を
選択して出力させることができる。
信号の標本化周波数が同一のときには一方のＰＣＭオー
ディオ信号を他方のＰＣＭオーディオ信号に同期させる
ことができ、又両ＰＣＭオーディオ信号の標本化周波数
が異なるときには何れか一方のＰＣＭオーディオ信号を
選択して出力させることができる。
【００１０】又、両ＰＣＭオーディオ信号をデコードす
るデジタルオーディオインタフェース回路の何れか一方
が異常のときには正常な方のＰＣＭオーディオ信号を出
力させると共に、両方が異常な場合は両出力をミュート
させることができる。
るデジタルオーディオインタフェース回路の何れか一方
が異常のときには正常な方のＰＣＭオーディオ信号を出
力させると共に、両方が異常な場合は両出力をミュート
させることができる。
【００１１】
【実施例】以下、本発明の一実施例を図面に従って詳細
に説明する。図１は本発明に係るデジタルオーディオイ
ンタフェース（ＤＩＯ）のデコーダ回路装置の実施例を
示すブロック的電気回路図である。
に説明する。図１は本発明に係るデジタルオーディオイ
ンタフェース（ＤＩＯ）のデコーダ回路装置の実施例を
示すブロック的電気回路図である。
【００１２】この実施例の具体的な説明に入る前にその
概要を説明する。周知のように、Ｓ−ＶＨＳＰＣＭオー
ディオＶＴＲではＰＣＭオーディオ記録フォーマットと
して、標本化周波数が４８ＫＨｚのとき量子化１６ビッ
ト直線で２チャンネルのオーディオ信号を記録でき、又
標本化周波数が３２ＫＨｚのとき量子化１２ビット非直
線で４チャンネルのオーディオ信号を記録できることに
なっている。
概要を説明する。周知のように、Ｓ−ＶＨＳＰＣＭオー
ディオＶＴＲではＰＣＭオーディオ記録フォーマットと
して、標本化周波数が４８ＫＨｚのとき量子化１６ビッ
ト直線で２チャンネルのオーディオ信号を記録でき、又
標本化周波数が３２ＫＨｚのとき量子化１２ビット非直
線で４チャンネルのオーディオ信号を記録できることに
なっている。
【００１３】そこで本発明では２つのＤＩＯの受信信号
の標本化周波数が３２ＫＨｚのとき、２つのＤＩＯ入力
の同期を取って４チャンネルのＰＣＭオーディオ信号を
出力し、又どちらか一方のＤＩＯの標本化周波数が４８
ＫＨｚのときは選択して、どちらかの信号を出力するよ
うにしている。
の標本化周波数が３２ＫＨｚのとき、２つのＤＩＯ入力
の同期を取って４チャンネルのＰＣＭオーディオ信号を
出力し、又どちらか一方のＤＩＯの標本化周波数が４８
ＫＨｚのときは選択して、どちらかの信号を出力するよ
うにしている。
【００１４】上記のような基本的な考えに基づいて、本
発明では図に示すように入力端子１，２に対して夫々第
１，第２のＤＩＯデコーダ回路３Ａ，３Ｂが設けられて
いる。
発明では図に示すように入力端子１，２に対して夫々第
１，第２のＤＩＯデコーダ回路３Ａ，３Ｂが設けられて
いる。
【００１５】これらのＤＩＯデコーダ回路３Ａ，３Ｂは
共に同一構成であり、しかも従来のデコーダ回路の位相
比較器５３，ＬＰＦ５４，ＶＣＯ５５，プリアンブル検
出回路５６，復調回路５８及びタイミング生成回路５９
の夫々と同じ機能を有する位相比較器４Ａ，４Ｂ，ＬＰ
Ｆ５Ａ，５Ｂ，ＶＣＯ６Ａ，６Ｂ，プリアンブル検出回
路７Ａ，７Ｂ，復調回路８Ａ，８Ｂ及びタイミング生成
回路９Ａ，９Ｂを備え、更にロック検出回路１０を共通
に備えている。
共に同一構成であり、しかも従来のデコーダ回路の位相
比較器５３，ＬＰＦ５４，ＶＣＯ５５，プリアンブル検
出回路５６，復調回路５８及びタイミング生成回路５９
の夫々と同じ機能を有する位相比較器４Ａ，４Ｂ，ＬＰ
Ｆ５Ａ，５Ｂ，ＶＣＯ６Ａ，６Ｂ，プリアンブル検出回
路７Ａ，７Ｂ，復調回路８Ａ，８Ｂ及びタイミング生成
回路９Ａ，９Ｂを備え、更にロック検出回路１０を共通
に備えている。
【００１６】１１Ａ，１１Ｂは夫々上記復調回路８Ａ，
８Ｂからの信号よりチャンネルステータス情報を監視
し、標本化周波数を調べる第１及び第２のチャンネルス
テータス検出回路にして、これらより抽出された標本化
周波数情報はメモリー制御回路１２に供給される。
８Ｂからの信号よりチャンネルステータス情報を監視
し、標本化周波数を調べる第１及び第２のチャンネルス
テータス検出回路にして、これらより抽出された標本化
周波数情報はメモリー制御回路１２に供給される。
【００１７】１３は上記復調回路８Ｂから得られるＰＣ
Ｍオーディオ信号を記憶するメモリーにして、上記メモ
リー制御回路１２にて読み出し制御される。
Ｍオーディオ信号を記憶するメモリーにして、上記メモ
リー制御回路１２にて読み出し制御される。
【００１８】１４は上記メモリー制御回路１２の制御信
号、又は外部入力される制御信号に従って上記復調回路
８ＡからのＰＣＭオーディオ信号と、メモリー１３から
のＰＣＭオーディオ信号を選択するセレクタ回路であ
る。１５は上記両制御信号をセレクタ回路１４に供給す
るオア回路、１６及び１７は第１及び第２のオーディオ
インタフェース回路にして前者は上記セレクタ回路１４
に、又後者はメモリー１３に接続されている。
号、又は外部入力される制御信号に従って上記復調回路
８ＡからのＰＣＭオーディオ信号と、メモリー１３から
のＰＣＭオーディオ信号を選択するセレクタ回路であ
る。１５は上記両制御信号をセレクタ回路１４に供給す
るオア回路、１６及び１７は第１及び第２のオーディオ
インタフェース回路にして前者は上記セレクタ回路１４
に、又後者はメモリー１３に接続されている。
【００１９】１８は上記第１，第２のチャンネルステー
タス検出回路１１Ａ，１１Ｂに接続されたノンオーディ
オインタフェース回路である。
タス検出回路１１Ａ，１１Ｂに接続されたノンオーディ
オインタフェース回路である。
【００２０】本発明は上述のように構成されるものであ
り、次にその作用について説明する。第１，第２の各Ｄ
ＩＯデコーダ回路３Ａ，３Ｂに入力端子ＩＮ１，ＩＮ２
より夫々信号が入力され、各デコーダ回路にて復調され
たＰＣＭオーディオ信号は夫々第１及び第２のチャンネ
ルステータス検出回路１１Ａ，１１Ｂにてその標本化周
波数を調べられる。
り、次にその作用について説明する。第１，第２の各Ｄ
ＩＯデコーダ回路３Ａ，３Ｂに入力端子ＩＮ１，ＩＮ２
より夫々信号が入力され、各デコーダ回路にて復調され
たＰＣＭオーディオ信号は夫々第１及び第２のチャンネ
ルステータス検出回路１１Ａ，１１Ｂにてその標本化周
波数を調べられる。
【００２１】この２つの標本化周波数情報はメモリー制
御回路１２に入力される。メモリー制御回路１２では上
記２つの周波数情報に加え、ロック検出回路１０からの
出力により下記するように条件分けを行い、夫々の条件
に従ってメモリー１３及びセレクタ回路１４を制御す
る。
御回路１２に入力される。メモリー制御回路１２では上
記２つの周波数情報に加え、ロック検出回路１０からの
出力により下記するように条件分けを行い、夫々の条件
に従ってメモリー１３及びセレクタ回路１４を制御す
る。
【００２２】（１） 第１及び第２のＤＩＯデコーダ回
路３Ａ，３Ｂの標本化周波数が共に３２ＫＨｚのとき、
この条件のとき同期４チャンネルモードとなる。動作と
しては、第２のＤＩＯデコーダ回路３Ｂで復調されたＰ
ＣＭオーディオ信号をブロックの先頭（プリアンブル
“Ｂ”のチャンネル）からタイミング生成回路９Ｂのビ
ットクロックを基準としてメモリー１３に記憶してい
く。
路３Ａ，３Ｂの標本化周波数が共に３２ＫＨｚのとき、
この条件のとき同期４チャンネルモードとなる。動作と
しては、第２のＤＩＯデコーダ回路３Ｂで復調されたＰ
ＣＭオーディオ信号をブロックの先頭（プリアンブル
“Ｂ”のチャンネル）からタイミング生成回路９Ｂのビ
ットクロックを基準としてメモリー１３に記憶してい
く。
【００２３】メモリー１３からの信号の読み出しについ
ては、第１のＤＩＯデコーダ回路３Ａで復調されたＰＣ
Ｍオーディオ信号のブロックの先頭に同期させてタイミ
ング生成回路９Ａのビットクロックを基準として読み出
していく。
ては、第１のＤＩＯデコーダ回路３Ａで復調されたＰＣ
Ｍオーディオ信号のブロックの先頭に同期させてタイミ
ング生成回路９Ａのビットクロックを基準として読み出
していく。
【００２４】このようにして第２のＤＩＯデコーダ回路
３ＢのＰＣＭオーディオ信号を第１のＤＩＯデコーダ回
路３ＡのＰＣＭオーディオ信号に同期化（時間軸を合わ
せる）させた上で、第１のＤＩＯデコーダ回路３Ａの信
号をオーディオインタフェース回路１６，第２のＤＩＯ
デコーダ回路３Ｂの信号をオーディオインタフェース１
７から夫々出力することにより、４チャンネルのＰＣＭ
オーディオ信号が得られる。
３ＢのＰＣＭオーディオ信号を第１のＤＩＯデコーダ回
路３ＡのＰＣＭオーディオ信号に同期化（時間軸を合わ
せる）させた上で、第１のＤＩＯデコーダ回路３Ａの信
号をオーディオインタフェース回路１６，第２のＤＩＯ
デコーダ回路３Ｂの信号をオーディオインタフェース１
７から夫々出力することにより、４チャンネルのＰＣＭ
オーディオ信号が得られる。
【００２５】又、このときのノンオーディオインタフェ
ース回路１８の出力は復調信号をブロック毎に同期をと
っているので、出力しているブロックのＰＣＭオーディ
オ信号に対する付加情報を２系統分タイムシフトして出
力するようにする。
ース回路１８の出力は復調信号をブロック毎に同期をと
っているので、出力しているブロックのＰＣＭオーディ
オ信号に対する付加情報を２系統分タイムシフトして出
力するようにする。
【００２６】（２） 第１及び第２のＤＩＯデコーダ回
路の標本化周波数の何れか一方が４８ＫＨｚのとき、こ
の条件のときは、メモリー制御回路１２はメモリー１３
に対して入力信号をスルーで出力信号とする。そしてセ
レクタ回路１４において、外部制御信号により第１又は
第２のＤＩＯデコーダ回路の何れかの選択を行い、第１
のオーディオインタフェース回路より出力する。このと
き、第２のオーディオインタフェース回路１７の出力は
ミュートする。
路の標本化周波数の何れか一方が４８ＫＨｚのとき、こ
の条件のときは、メモリー制御回路１２はメモリー１３
に対して入力信号をスルーで出力信号とする。そしてセ
レクタ回路１４において、外部制御信号により第１又は
第２のＤＩＯデコーダ回路の何れかの選択を行い、第１
のオーディオインタフェース回路より出力する。このと
き、第２のオーディオインタフェース回路１７の出力は
ミュートする。
【００２７】又、ノンオーディオインタフェース回路１
８の出力は第１のオーディオインタフェース回路１６よ
り出力されるＰＣＭオーディオ信号の付加情報を出力す
るように制御する。
８の出力は第１のオーディオインタフェース回路１６よ
り出力されるＰＣＭオーディオ信号の付加情報を出力す
るように制御する。
【００２８】（３） ロック検出回路による出力制御、
上記（１）及び（２）の動作は正常な場合についての動
作であるが、異常な場合（ＰＬＬ回路がロックしない）
はロック検出回路１０により第１及び第２のＤＩＯデコ
ーダ回路の何れがロックしていないかを検出し、正常な
方の復調ＰＣＭオーディオ信号を第１のオーディオイン
タフェース回路１６より出力するようにセレクタ回路１
４を制御する。又、両方のＤＩＯデコーダ回路が異常な
場合は第１のオーディオインタフェース回路１６の出力
もミュートする。
上記（１）及び（２）の動作は正常な場合についての動
作であるが、異常な場合（ＰＬＬ回路がロックしない）
はロック検出回路１０により第１及び第２のＤＩＯデコ
ーダ回路の何れがロックしていないかを検出し、正常な
方の復調ＰＣＭオーディオ信号を第１のオーディオイン
タフェース回路１６より出力するようにセレクタ回路１
４を制御する。又、両方のＤＩＯデコーダ回路が異常な
場合は第１のオーディオインタフェース回路１６の出力
もミュートする。
【００２９】
【発明の効果】本発明は上述のように構成されるもので
あるから、２つのデジタルオーディオインターフェース
回路の同期をとることにより、４チャンネルのＰＣＭオ
ーディオ信号を得ることができる。また、セレクタ回路
を備えているので、標本化周波数が異なるときには、何
れか一方のＰＣＭオーディオ信号を選択して出力させる
ことができる。 また、標本化周波数が同一のときに、一
方のＰＣＭオーディオ信号を他方のＰＣＭオーディオ信
号に同期させるために一方のＰＣＭオーディオ信号のみ
をメモリに記憶し、この記憶した一方のＰＣＭオーディ
オ信号を他方のＰＣＭオーディオ信号のクロックにより
読み出すようにしているので、メモリが１つで済むとと
もに、メモリから読み出すクロックを新たに作成する必
要がなく、回路構成が簡単になる。
あるから、２つのデジタルオーディオインターフェース
回路の同期をとることにより、４チャンネルのＰＣＭオ
ーディオ信号を得ることができる。また、セレクタ回路
を備えているので、標本化周波数が異なるときには、何
れか一方のＰＣＭオーディオ信号を選択して出力させる
ことができる。 また、標本化周波数が同一のときに、一
方のＰＣＭオーディオ信号を他方のＰＣＭオーディオ信
号に同期させるために一方のＰＣＭオーディオ信号のみ
をメモリに記憶し、この記憶した一方のＰＣＭオーディ
オ信号を他方のＰＣＭオーディオ信号のクロックにより
読み出すようにしているので、メモリが１つで済むとと
もに、メモリから読み出すクロックを新たに作成する必
要がなく、回路構成が簡単になる。
【図１】 本発明に係るデジタルオーディオインタフェ
ースのデコーダ回路装置の一実施例を示すブロック的電
気回路図。
ースのデコーダ回路装置の一実施例を示すブロック的電
気回路図。
【図２】 従来のデジタルオーディオインタフェースの
デコーダ回路装置を示すブロック的電気回路図。
デコーダ回路装置を示すブロック的電気回路図。
【図３】 デジタルオーディオインタフェース・フレー
ムフォーマットを示す図。
ムフォーマットを示す図。
３Ａ 第１のデジタルオーディオインタフェースのデコ
ーダ回路 ３Ｂ 第２のデジタルオーディオインタフェースのデコ
ーダ回路 １１Ａ 第１のチャンネルステータス検出回路 １１Ｂ 第２のチャンネルステータス検出回路 １２ メモリー制御回路 １３ メモリー １４ セレクタ回路 １６ 第１のオーディオインタフェース回路 １７ 第２のオーディオインタフェース回路
ーダ回路 ３Ｂ 第２のデジタルオーディオインタフェースのデコ
ーダ回路 １１Ａ 第１のチャンネルステータス検出回路 １１Ｂ 第２のチャンネルステータス検出回路 １２ メモリー制御回路 １３ メモリー １４ セレクタ回路 １６ 第１のオーディオインタフェース回路 １７ 第２のオーディオインタフェース回路
Claims (2)
- 【請求項１】２種類の受信ＰＣＭオーディオ信号に対応
して夫々第１及び第２のデジタルオーディオインターフ
ェースのデコーダ回路を設け、かつ上記第１及び第２の
デジタルオーディオインターフェース回路に夫々対応し
て、これら回路より復調される各ＰＣＭオーディオ信号
の標本化周波数を調べる第１及び第２のチャンネルステ
ータス検出回路を設け、上記各ＰＣＭオーディオ信号の
標本化周波数が同一のときには一方のＰＣＭオーディオ
信号を他方のＰＣＭオーディオ信号に同期させ、両ＰＣ
Ｍ信号を出力させるように制御する制御回路を設けて成
るデジタルオーディオインターフェースのデコーダ回路
装置において、 上記両ＰＣＭオーディオ信号の標本化周波数が異なると
きには、何れか一方のＰＣＭオーディオ信号を選択して
出力させるセレクタ回路を備えていること、及び前記標
本化周波数が同一のときに、前記一方のＰＣＭオーディ
オ信号を他方のＰＣＭオーディオ信号に同期させるため
に前記一方のＰＣＭオーディオ信号のみをメモリに記憶
し、この記憶した一方のＰＣＭオーディオ信号を他方の
ＰＣＭオーディオ信号のクロックにより読み出すように
したことを特徴とする デジタルオーディオインターフェ
ースのデコーダ回路装置。 - 【請求項２】２種類の受信ＰＣＭオーディオ信号に対応
して夫々第１及び第２のデジタルオーディオインターフ
ェースのデコーダ回路を設け、かつ上記第１及び第２の
デジタルオーディオインターフェース回路に夫々対応し
て、これら回路より復調される各ＰＣＭオーディオ信号
の標本化周波数を調べる第１及び第２のチャンネルステ
ータス検出回路を設け、上記各ＰＣＭオーディオ信号の
標本化周波数が同一のときには一方のＰＣＭオーディオ
信号を他方のＰＣＭオーディオ信号に同期させ、両ＰＣ
Ｍ信号を出力させるように制御する制御回路を設けて成
るデジタルオーディオインターフェースのデコーダ回路
装置において、 上記第１及び第２のデジタルオーディオインターフェー
ス回路の動作状態を検出し、何れか一方が異常な場合は
正常な方のＰＣＭオーディオ信号を出力させるととも
に、両方が異常な場合は両ＰＣＭオーディオ信号の出力
をミュートさせる手段を備えたことを特徴とするデジタ
ルオーディオインターフェースのデコーダ回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12459192A JP2820832B2 (ja) | 1992-05-18 | 1992-05-18 | デジタルオーディオインタフェースのデコーダ回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12459192A JP2820832B2 (ja) | 1992-05-18 | 1992-05-18 | デジタルオーディオインタフェースのデコーダ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05325410A JPH05325410A (ja) | 1993-12-10 |
| JP2820832B2 true JP2820832B2 (ja) | 1998-11-05 |
Family
ID=14889250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12459192A Expired - Fee Related JP2820832B2 (ja) | 1992-05-18 | 1992-05-18 | デジタルオーディオインタフェースのデコーダ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820832B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604163B1 (ko) * | 1997-05-05 | 2007-07-09 | 워너 뮤직 그룹 인크. | 다른 샘플링 레이트에서 취해진 오디오 신호 샘플을 동기화시키는 방법 및 장치 |
-
1992
- 1992-05-18 JP JP12459192A patent/JP2820832B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05325410A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003559A (en) | Digital transmission system | |
| CA1181169A (en) | Pcm signal recording system | |
| US5280394A (en) | Recording/reproducing apparatus for determining the mode of a recorded digital audio signal by detecting different clock frequencies at selected times | |
| JP2820832B2 (ja) | デジタルオーディオインタフェースのデコーダ回路装置 | |
| JPS6330706B2 (ja) | ||
| JPH06296173A (ja) | デジタルオーディオインターフェイス受信装置 | |
| JP3216328B2 (ja) | ディジタル優先入力切換回路 | |
| JPH0831835B2 (ja) | クロツク再生回路 | |
| JP3293503B2 (ja) | 記録再生装置 | |
| JP2543318Y2 (ja) | ディジタル信号切換装置 | |
| JP3318935B2 (ja) | デジタル信号記録装置 | |
| JP2833033B2 (ja) | Ｐｌｌ装置 | |
| US6369966B2 (en) | Standby signal for audio FM demodulator | |
| KR200144434Y1 (ko) | 레이저 디스크 플레이어의 디스크 모터 회전 제어회로 | |
| JP2605751B2 (ja) | 衛星放送受信装置 | |
| JP2691779B2 (ja) | デイジタル信号再生装置 | |
| JP4153679B2 (ja) | サンプリング周波数変換装置 | |
| JP2944131B2 (ja) | ビデオ記録再生装置 | |
| JP2913634B2 (ja) | 同期調整装置 | |
| JPH0718062Y2 (ja) | デジタル信号記録装置 | |
| JPS6251015B2 (ja) | ||
| KR950002721B1 (ko) | 시스템 클럭 발생회로 | |
| JPH0728618Y2 (ja) | デジタルオーディオ装置 | |
| JPH01155567A (ja) | デジタル記録再生装置 | |
| JPH01201866A (ja) | ディスク演奏装置の時間軸制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070828 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090828 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |