JP2820832B2 - デジタルオーディオインタフェースのデコーダ回路装置 - Google Patents
デジタルオーディオインタフェースのデコーダ回路装置Info
- Publication number
- JP2820832B2 JP2820832B2 JP12459192A JP12459192A JP2820832B2 JP 2820832 B2 JP2820832 B2 JP 2820832B2 JP 12459192 A JP12459192 A JP 12459192A JP 12459192 A JP12459192 A JP 12459192A JP 2820832 B2 JP2820832 B2 JP 2820832B2
- Authority
- JP
- Japan
- Prior art keywords
- pcm audio
- signal
- audio signal
- circuit
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
ィオVTRのデジタルオーディオ信号の入力回路の一手
段を成すデジタルオーディオインタフェース(DIO)
のデコーダ回路装置に関するものである。
している。この従来回路では、まずセレクタ50で2つ
の入力端子IN51,IN52より入力される信号を切
換制御信号CTLに従って選択し、その出力は位相比較
器53,ローパスフィルタ(LPF)54,電圧制御発
振器(VCO)55とから成る位相ロックドループ(P
LL回路)によりクロック抽出が行われる。
出回路56に入力され、ここで上記PLL回路で抽出し
た再生クロックにより取り込んでプリアンブル情報を検
出される。上記セレクタ50の出力のPCMオーディオ
信号は図3に示す構成を成しており、上記検出回路56
による検出によりプリアンブルの種類“B”,“M”及
び“W”を識別することができる。
態を監視し、上記PLL回路の動作が正常か否かを判断
して異常と判断するとインタフェース出力のミュート等
に利用する。
ーズマーク変調されたものであることからこれを元に戻
すものであり、この復調された信号は夫々オーディオイ
ンタフェース回路60及びノンオーディオインタフェー
ス回路61に供給され、タイミング生成回路59より得
られるサンプルクロック及びビットクロックに従って、
オーディオ情報及び付加情報(チャンネルステータス等
の情報)として出力される。
回路は上記構成を成すが、従来のS−VHSPCMオー
ディオVTRでは1系統のDIOデコーダ回路が具備さ
れているだけであるから、4チャンネルのPCMオーデ
ィオ信号を得ることができない。
問題点に鑑みて発明されたものであり、2種類の受信P
CMオーディオ信号に対応して夫々第1及び第2のデジ
タルオーディオインタフェース回路を設け、かつ上記第
1及び第2のデジタルオーディオインタフェース回路に
夫々対応して、これら回路より復調される各PCMオー
ディオ信号の標本化周波数を調べる第1及び第2のチャ
ンネルステータス検出回路を設け、上記各PCMオーデ
ィオ信号の標本化周波数が同一のときには一方のPCM
オーディオ信号を他方のPCMオーディオ信号に同期さ
せ、両PCM信号を出力させるように制御する制御回路
を設けて成るデジタルオーディオインタフェースのデコ
ーダ回路装置を提供するものである。
信号の標本化周波数が異なるときには、何れか一方のP
CMオーディオ信号を選択して出力させるセレクタ回路
を備えているデジタルオーディオインタフェースのデコ
ーダ回路装置を提供するものであり、又上記第1及び第
2のデジタルオーディオインタフェース回路の動作状態
を検出し、何れか一方が異常な場合は正常な方のPCM
オーディオ信号を出力させると共に、両方が異常な場合
は両PCMオーディオ信号の出力をミュートさせる手段
を備えたデジタルオーディオインタフェースのデコーダ
回路装置を提供するものである。
信号の標本化周波数が同一のときには一方のPCMオー
ディオ信号を他方のPCMオーディオ信号に同期させる
ことができ、又両PCMオーディオ信号の標本化周波数
が異なるときには何れか一方のPCMオーディオ信号を
選択して出力させることができる。
るデジタルオーディオインタフェース回路の何れか一方
が異常のときには正常な方のPCMオーディオ信号を出
力させると共に、両方が異常な場合は両出力をミュート
させることができる。
に説明する。図1は本発明に係るデジタルオーディオイ
ンタフェース(DIO)のデコーダ回路装置の実施例を
示すブロック的電気回路図である。
概要を説明する。周知のように、S−VHSPCMオー
ディオVTRではPCMオーディオ記録フォーマットと
して、標本化周波数が48KHzのとき量子化16ビッ
ト直線で2チャンネルのオーディオ信号を記録でき、又
標本化周波数が32KHzのとき量子化12ビット非直
線で4チャンネルのオーディオ信号を記録できることに
なっている。
の標本化周波数が32KHzのとき、2つのDIO入力
の同期を取って4チャンネルのPCMオーディオ信号を
出力し、又どちらか一方のDIOの標本化周波数が48
KHzのときは選択して、どちらかの信号を出力するよ
うにしている。
発明では図に示すように入力端子1,2に対して夫々第
1,第2のDIOデコーダ回路3A,3Bが設けられて
いる。
共に同一構成であり、しかも従来のデコーダ回路の位相
比較器53,LPF54,VCO55,プリアンブル検
出回路56,復調回路58及びタイミング生成回路59
の夫々と同じ機能を有する位相比較器4A,4B,LP
F5A,5B,VCO6A,6B,プリアンブル検出回
路7A,7B,復調回路8A,8B及びタイミング生成
回路9A,9Bを備え、更にロック検出回路10を共通
に備えている。
8Bからの信号よりチャンネルステータス情報を監視
し、標本化周波数を調べる第1及び第2のチャンネルス
テータス検出回路にして、これらより抽出された標本化
周波数情報はメモリー制御回路12に供給される。
Mオーディオ信号を記憶するメモリーにして、上記メモ
リー制御回路12にて読み出し制御される。
号、又は外部入力される制御信号に従って上記復調回路
8AからのPCMオーディオ信号と、メモリー13から
のPCMオーディオ信号を選択するセレクタ回路であ
る。15は上記両制御信号をセレクタ回路14に供給す
るオア回路、16及び17は第1及び第2のオーディオ
インタフェース回路にして前者は上記セレクタ回路14
に、又後者はメモリー13に接続されている。
タス検出回路11A,11Bに接続されたノンオーディ
オインタフェース回路である。
り、次にその作用について説明する。第1,第2の各D
IOデコーダ回路3A,3Bに入力端子IN1,IN2
より夫々信号が入力され、各デコーダ回路にて復調され
たPCMオーディオ信号は夫々第1及び第2のチャンネ
ルステータス検出回路11A,11Bにてその標本化周
波数を調べられる。
御回路12に入力される。メモリー制御回路12では上
記2つの周波数情報に加え、ロック検出回路10からの
出力により下記するように条件分けを行い、夫々の条件
に従ってメモリー13及びセレクタ回路14を制御す
る。
路3A,3Bの標本化周波数が共に32KHzのとき、
この条件のとき同期4チャンネルモードとなる。動作と
しては、第2のDIOデコーダ回路3Bで復調されたP
CMオーディオ信号をブロックの先頭(プリアンブル
“B”のチャンネル)からタイミング生成回路9Bのビ
ットクロックを基準としてメモリー13に記憶してい
く。
ては、第1のDIOデコーダ回路3Aで復調されたPC
Mオーディオ信号のブロックの先頭に同期させてタイミ
ング生成回路9Aのビットクロックを基準として読み出
していく。
3BのPCMオーディオ信号を第1のDIOデコーダ回
路3AのPCMオーディオ信号に同期化(時間軸を合わ
せる)させた上で、第1のDIOデコーダ回路3Aの信
号をオーディオインタフェース回路16,第2のDIO
デコーダ回路3Bの信号をオーディオインタフェース1
7から夫々出力することにより、4チャンネルのPCM
オーディオ信号が得られる。
ース回路18の出力は復調信号をブロック毎に同期をと
っているので、出力しているブロックのPCMオーディ
オ信号に対する付加情報を2系統分タイムシフトして出
力するようにする。
路の標本化周波数の何れか一方が48KHzのとき、こ
の条件のときは、メモリー制御回路12はメモリー13
に対して入力信号をスルーで出力信号とする。そしてセ
レクタ回路14において、外部制御信号により第1又は
第2のDIOデコーダ回路の何れかの選択を行い、第1
のオーディオインタフェース回路より出力する。このと
き、第2のオーディオインタフェース回路17の出力は
ミュートする。
8の出力は第1のオーディオインタフェース回路16よ
り出力されるPCMオーディオ信号の付加情報を出力す
るように制御する。
上記(1)及び(2)の動作は正常な場合についての動
作であるが、異常な場合(PLL回路がロックしない)
はロック検出回路10により第1及び第2のDIOデコ
ーダ回路の何れがロックしていないかを検出し、正常な
方の復調PCMオーディオ信号を第1のオーディオイン
タフェース回路16より出力するようにセレクタ回路1
4を制御する。又、両方のDIOデコーダ回路が異常な
場合は第1のオーディオインタフェース回路16の出力
もミュートする。
あるから、2つのデジタルオーディオインターフェース
回路の同期をとることにより、4チャンネルのPCMオ
ーディオ信号を得ることができる。また、セレクタ回路
を備えているので、標本化周波数が異なるときには、何
れか一方のPCMオーディオ信号を選択して出力させる
ことができる。 また、標本化周波数が同一のときに、一
方のPCMオーディオ信号を他方のPCMオーディオ信
号に同期させるために一方のPCMオーディオ信号のみ
をメモリに記憶し、この記憶した一方のPCMオーディ
オ信号を他方のPCMオーディオ信号のクロックにより
読み出すようにしているので、メモリが1つで済むとと
もに、メモリから読み出すクロックを新たに作成する必
要がなく、回路構成が簡単になる。
ースのデコーダ回路装置の一実施例を示すブロック的電
気回路図。
デコーダ回路装置を示すブロック的電気回路図。
ムフォーマットを示す図。
ーダ回路 3B 第2のデジタルオーディオインタフェースのデコ
ーダ回路 11A 第1のチャンネルステータス検出回路 11B 第2のチャンネルステータス検出回路 12 メモリー制御回路 13 メモリー 14 セレクタ回路 16 第1のオーディオインタフェース回路 17 第2のオーディオインタフェース回路
Claims (2)
- 【請求項1】2種類の受信PCMオーディオ信号に対応
して夫々第1及び第2のデジタルオーディオインターフ
ェースのデコーダ回路を設け、かつ上記第1及び第2の
デジタルオーディオインターフェース回路に夫々対応し
て、これら回路より復調される各PCMオーディオ信号
の標本化周波数を調べる第1及び第2のチャンネルステ
ータス検出回路を設け、上記各PCMオーディオ信号の
標本化周波数が同一のときには一方のPCMオーディオ
信号を他方のPCMオーディオ信号に同期させ、両PC
M信号を出力させるように制御する制御回路を設けて成
るデジタルオーディオインターフェースのデコーダ回路
装置において、 上記両PCMオーディオ信号の標本化周波数が異なると
きには、何れか一方のPCMオーディオ信号を選択して
出力させるセレクタ回路を備えていること、及び前記標
本化周波数が同一のときに、前記一方のPCMオーディ
オ信号を他方のPCMオーディオ信号に同期させるため
に前記一方のPCMオーディオ信号のみをメモリに記憶
し、この記憶した一方のPCMオーディオ信号を他方の
PCMオーディオ信号のクロックにより読み出すように
したことを特徴とする デジタルオーディオインターフェ
ースのデコーダ回路装置。 - 【請求項2】2種類の受信PCMオーディオ信号に対応
して夫々第1及び第2のデジタルオーディオインターフ
ェースのデコーダ回路を設け、かつ上記第1及び第2の
デジタルオーディオインターフェース回路に夫々対応し
て、これら回路より復調される各PCMオーディオ信号
の標本化周波数を調べる第1及び第2のチャンネルステ
ータス検出回路を設け、上記各PCMオーディオ信号の
標本化周波数が同一のときには一方のPCMオーディオ
信号を他方のPCMオーディオ信号に同期させ、両PC
M信号を出力させるように制御する制御回路を設けて成
るデジタルオーディオインターフェースのデコーダ回路
装置において、 上記第1及び第2のデジタルオーディオインターフェー
ス回路の動作状態を検出し、何れか一方が異常な場合は
正常な方のPCMオーディオ信号を出力させるととも
に、両方が異常な場合は両PCMオーディオ信号の出力
をミュートさせる手段を備えたことを特徴とするデジタ
ルオーディオインターフェースのデコーダ回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12459192A JP2820832B2 (ja) | 1992-05-18 | 1992-05-18 | デジタルオーディオインタフェースのデコーダ回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12459192A JP2820832B2 (ja) | 1992-05-18 | 1992-05-18 | デジタルオーディオインタフェースのデコーダ回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05325410A JPH05325410A (ja) | 1993-12-10 |
JP2820832B2 true JP2820832B2 (ja) | 1998-11-05 |
Family
ID=14889250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12459192A Expired - Fee Related JP2820832B2 (ja) | 1992-05-18 | 1992-05-18 | デジタルオーディオインタフェースのデコーダ回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2820832B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604163B1 (ko) * | 1997-05-05 | 2007-07-09 | 워너 뮤직 그룹 인크. | 다른 샘플링 레이트에서 취해진 오디오 신호 샘플을 동기화시키는 방법 및 장치 |
-
1992
- 1992-05-18 JP JP12459192A patent/JP2820832B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05325410A (ja) | 1993-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5003559A (en) | Digital transmission system | |
CA1181169A (en) | Pcm signal recording system | |
JP2827726B2 (ja) | ディジタル音声信号記録再生方法および記録再生装置 | |
US5280394A (en) | Recording/reproducing apparatus for determining the mode of a recorded digital audio signal by detecting different clock frequencies at selected times | |
JP2820832B2 (ja) | デジタルオーディオインタフェースのデコーダ回路装置 | |
JPS6330706B2 (ja) | ||
JP3216328B2 (ja) | ディジタル優先入力切換回路 | |
JPH0831835B2 (ja) | クロツク再生回路 | |
JP3293503B2 (ja) | 記録再生装置 | |
JP2543318Y2 (ja) | ディジタル信号切換装置 | |
JP3318935B2 (ja) | デジタル信号記録装置 | |
JP2833033B2 (ja) | Pll装置 | |
US6369966B2 (en) | Standby signal for audio FM demodulator | |
KR200144434Y1 (ko) | 레이저 디스크 플레이어의 디스크 모터 회전 제어회로 | |
JP2605751B2 (ja) | 衛星放送受信装置 | |
JP2691779B2 (ja) | デイジタル信号再生装置 | |
JP4153679B2 (ja) | サンプリング周波数変換装置 | |
JP2944131B2 (ja) | ビデオ記録再生装置 | |
JP2913634B2 (ja) | 同期調整装置 | |
JPH0718062Y2 (ja) | デジタル信号記録装置 | |
KR950002721B1 (ko) | 시스템 클럭 발생회로 | |
JPH0728618Y2 (ja) | デジタルオーディオ装置 | |
JP3018974B2 (ja) | 記録再生装置 | |
JPH01155567A (ja) | デジタル記録再生装置 | |
JPH01201866A (ja) | ディスク演奏装置の時間軸制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20070828 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090828 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |