JP2803100B2 - Ｆｍ磁気記録用復調回路 - Google Patents
Ｆｍ磁気記録用復調回路Info
- Publication number
- JP2803100B2 JP2803100B2 JP20710188A JP20710188A JP2803100B2 JP 2803100 B2 JP2803100 B2 JP 2803100B2 JP 20710188 A JP20710188 A JP 20710188A JP 20710188 A JP20710188 A JP 20710188A JP 2803100 B2 JP2803100 B2 JP 2803100B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- clock
- data
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明はディジタル信号の磁気記録方式の１つである
FM記録方式において、クロックの再生、データの抽出な
どを全てディジタルを用いて行うようにしたFM磁気記録
用復調回路に関するものである。
FM記録方式において、クロックの再生、データの抽出な
どを全てディジタルを用いて行うようにしたFM磁気記録
用復調回路に関するものである。
「従来の技術」 一般にディジタル信号のFM記録は第２図（ａ）のクロ
ックによって（ｂ）のデータを変調した（ｃ）のような
状態で行われる。従来、この種のデータ復調回路は第４
図に示すように、磁気ヘッド（１）で（ｃ）のデータを
検出し、プリアンプ（２）で増幅してLPF（３）を通す
と、（ｄ）のような波形が得られる。これを微分回路
（４）で微分して（ｅ）のような波形を得る。この微分
波形をゼロクロス検出回路（５）に送りゼロクロスライ
ンとの交差点に基づき、（ｆ）のような復調出力を得
る。さらに波形整形回路（６）で波形整形して（ｇ）の
出力を得てデータセパレータ（７）へ送るようになって
いた。
ックによって（ｂ）のデータを変調した（ｃ）のような
状態で行われる。従来、この種のデータ復調回路は第４
図に示すように、磁気ヘッド（１）で（ｃ）のデータを
検出し、プリアンプ（２）で増幅してLPF（３）を通す
と、（ｄ）のような波形が得られる。これを微分回路
（４）で微分して（ｅ）のような波形を得る。この微分
波形をゼロクロス検出回路（５）に送りゼロクロスライ
ンとの交差点に基づき、（ｆ）のような復調出力を得
る。さらに波形整形回路（６）で波形整形して（ｇ）の
出力を得てデータセパレータ（７）へ送るようになって
いた。
「発明が解決しようとする課題」 従来回路では、FMの復調においてはアナログ信号によ
り処理されていたため、アナログ技術に付随する経年変
化等の種々の困難があった。
り処理されていたため、アナログ技術に付随する経年変
化等の種々の困難があった。
本発明はFM復調において、再生信号のプリアンプとLP
Fを除いてすべてディジタル信号処理を行うようにしたF
M回路を得ることを目的とするものである。
Fを除いてすべてディジタル信号処理を行うようにしたF
M回路を得ることを目的とするものである。
「課題を解決するための手段」 本発明は基本クロックとディジタルデータとを含むFM
変調データを検出するヘッドと、このヘッドによる再生
波形を微分する微分回路と、この微分波形のゼロ点を検
出した波形からエッジを抽出するエッジ抽出回路と、こ
のエッジ抽出回路で検出したエッジから立上りエッジを
検出する立上りエッジ検出回路と、この立上りエッジ検
出回路に基づいてデータウインドを出力するデータウイ
ンド回路と、このデータウインド出力の反転出力からな
るクロックウインドを出力するクロックウインド回路
と、これらデータウインド回路とクロックウインド回路
と前記エッジ抽出回路の各出力に基づき復調出力の立上
りのタイミングを決定するフリップフロップ回路と、こ
のフリップフロップ回路のタイミングデータと前記立上
りエッジ抽出回路に基づくクロック信号とによりFM復調
出力を得るためのラッチ回路とからなるものである。
変調データを検出するヘッドと、このヘッドによる再生
波形を微分する微分回路と、この微分波形のゼロ点を検
出した波形からエッジを抽出するエッジ抽出回路と、こ
のエッジ抽出回路で検出したエッジから立上りエッジを
検出する立上りエッジ検出回路と、この立上りエッジ検
出回路に基づいてデータウインドを出力するデータウイ
ンド回路と、このデータウインド出力の反転出力からな
るクロックウインドを出力するクロックウインド回路
と、これらデータウインド回路とクロックウインド回路
と前記エッジ抽出回路の各出力に基づき復調出力の立上
りのタイミングを決定するフリップフロップ回路と、こ
のフリップフロップ回路のタイミングデータと前記立上
りエッジ抽出回路に基づくクロック信号とによりFM復調
出力を得るためのラッチ回路とからなるものである。
「作用」 FM変調データとヘッドで検出し、これを微分した後、
ゼロ点を検出する。すると、ゼロ点で立上りと立下りを
交互に繰返すパルス出力が得られ、このパルス出力から
エッジを抽出する。このエッジからクロック周期よりや
や短かな設定時間のエッジ信号を除いて立上りエッジを
検出してデータウインド、クロックウインドおよびクロ
ック信号を得る。前記データウインドとエッジ信号のア
ンド出力をセット信号とし、前記クロックウインドとエ
ッジ信号のアンド出力をリセット信号とするFF信号を形
成し、このFF信号と前記クロック信号に基いてラッチ回
路でFM復調出力を得る。
ゼロ点を検出する。すると、ゼロ点で立上りと立下りを
交互に繰返すパルス出力が得られ、このパルス出力から
エッジを抽出する。このエッジからクロック周期よりや
や短かな設定時間のエッジ信号を除いて立上りエッジを
検出してデータウインド、クロックウインドおよびクロ
ック信号を得る。前記データウインドとエッジ信号のア
ンド出力をセット信号とし、前記クロックウインドとエ
ッジ信号のアンド出力をリセット信号とするFF信号を形
成し、このFF信号と前記クロック信号に基いてラッチ回
路でFM復調出力を得る。
「実施例」 以下、本発明の一実施例を図面に基づき説明する。な
お、第４図と同一部分は同一符号とする。
お、第４図と同一部分は同一符号とする。
第１図において、（１）は再生用ヘッドで、この再生
用ヘッド（１）はプリアンプ（２）、ローパスフィルタ
（LPF）（３）、微分回路（４）、ゼロ点検出回路
（５）、エッジ抽出回路（８）に順次結合されている。
このエッジ抽出回路（８）は基本クロックの周期（t0）
よりやや短かな設定時間（t1）を有するワンショットマ
ルチバイブレータ（９）を介して立上りエッジ検出回路
（10）に結合されるとともにアンドゲート（11）（12）
に結合されている。また、前記エッジ検出回路（10）に
はデータウインド回路（13）、クロックウインド回路
（14）、クロック発生回路（15）が並列に結合されてい
る。このうち、データウインド回路（13）は前記アンド
ゲート（11）を介してフリップフロップ（FF）回路（1
6）のセット側に結合され、前記クロックウインド回路
（14）は前記アンドゲート（12）を介してフリップフロ
ップ（FF）回路（16）のリセット側に結合され、前記ク
ロック発生回路（15）は前記FF回路（16）とともにラッ
チ回路（17）に結合され、このラッチ回路（17）に復調
出力端子（18）が設けられている。
用ヘッド（１）はプリアンプ（２）、ローパスフィルタ
（LPF）（３）、微分回路（４）、ゼロ点検出回路
（５）、エッジ抽出回路（８）に順次結合されている。
このエッジ抽出回路（８）は基本クロックの周期（t0）
よりやや短かな設定時間（t1）を有するワンショットマ
ルチバイブレータ（９）を介して立上りエッジ検出回路
（10）に結合されるとともにアンドゲート（11）（12）
に結合されている。また、前記エッジ検出回路（10）に
はデータウインド回路（13）、クロックウインド回路
（14）、クロック発生回路（15）が並列に結合されてい
る。このうち、データウインド回路（13）は前記アンド
ゲート（11）を介してフリップフロップ（FF）回路（1
6）のセット側に結合され、前記クロックウインド回路
（14）は前記アンドゲート（12）を介してフリップフロ
ップ（FF）回路（16）のリセット側に結合され、前記ク
ロック発生回路（15）は前記FF回路（16）とともにラッ
チ回路（17）に結合され、このラッチ回路（17）に復調
出力端子（18）が設けられている。
以上のような構成における作用を第２図の波形図に基
づき説明する。
づき説明する。
第２図（ａ）に示すクロック信号により、（ｂ）に示
すデータ信号を変調したのが（ｃ）に示すFM変調データ
信号であるとすると、これをヘッド（１）により再生す
ると（ｄ）に示す出力が検出され、これをLPF（３）を
通し、さらに微分回路（４）で微分して（ｅ）に示す微
分波形が得られる。この微分波形はゼロ点検出回路
（５）で（ｆ）のようなパルス出力となり、このパルス
出力からエッジ抽出回路（８）で（ｇ）に示すようなエ
ッジ検出出力を得る。このエッジ検出出力がワンショッ
トマルチバイブレータ（９）を経て立上りエッジ検出回
路（10）からは（ｈ）のようなエッジ出力が検出され
る。このエッジ出力に基きデータウインド回路（13）で
は（ｉ）のようなデータウインドパルスが得られ、また
クロックウインド回路（14）とクロック発生回路（15）
からはそれぞれ（ｋ）に示すように、データウインドパ
ルスを反転したクロックウインドパルスとクロックパル
スが得られる。そして（ｇ）と（ｉ）のアンド出力
（ｊ）がFF回路（16）のセット信号となり、（ｇ）と
（ｋ）のアンド出力がリセット信号となり、FF回路（1
6）から（ｍ）に示すようなパルスが得られる。この
（ｍ）に示すパルスと（ｋ）に示すようなクロック信号
がラッチ回路（17）へ送られて（ｎ）に示すFM復調出力
が得られる。
すデータ信号を変調したのが（ｃ）に示すFM変調データ
信号であるとすると、これをヘッド（１）により再生す
ると（ｄ）に示す出力が検出され、これをLPF（３）を
通し、さらに微分回路（４）で微分して（ｅ）に示す微
分波形が得られる。この微分波形はゼロ点検出回路
（５）で（ｆ）のようなパルス出力となり、このパルス
出力からエッジ抽出回路（８）で（ｇ）に示すようなエ
ッジ検出出力を得る。このエッジ検出出力がワンショッ
トマルチバイブレータ（９）を経て立上りエッジ検出回
路（10）からは（ｈ）のようなエッジ出力が検出され
る。このエッジ出力に基きデータウインド回路（13）で
は（ｉ）のようなデータウインドパルスが得られ、また
クロックウインド回路（14）とクロック発生回路（15）
からはそれぞれ（ｋ）に示すように、データウインドパ
ルスを反転したクロックウインドパルスとクロックパル
スが得られる。そして（ｇ）と（ｉ）のアンド出力
（ｊ）がFF回路（16）のセット信号となり、（ｇ）と
（ｋ）のアンド出力がリセット信号となり、FF回路（1
6）から（ｍ）に示すようなパルスが得られる。この
（ｍ）に示すパルスと（ｋ）に示すようなクロック信号
がラッチ回路（17）へ送られて（ｎ）に示すFM復調出力
が得られる。
つぎに、FM復調出力をメモリに記憶する場合、それに
先立ち、再生波形の位相ずれ（ピークシフト）や機械的
作動系に起因するジッタを除去するためタイムベースコ
レクタを併用する。これには信号自体に同期信号に対応
する特殊パターンを必要とする。この回路構成を第３図
により説明する。
先立ち、再生波形の位相ずれ（ピークシフト）や機械的
作動系に起因するジッタを除去するためタイムベースコ
レクタを併用する。これには信号自体に同期信号に対応
する特殊パターンを必要とする。この回路構成を第３図
により説明する。
前記ラッチ回路（17）からのFM復調出力データはシリ
アル／パラレル（S/P）変換回路（19）とパターン検出
回路（20）へ送られ、また、抽出されたクロックはパタ
ーン検出回路（20）へ送られる。そして前記パターン検
出回路（20）では抽出したクロックから信号中の特定の
パターンを検出する。このパターン検出回路（20）は1/
8分周回路（21）へ結合されて水平同期のリセット信号
が送られるとともに1/64分周回路（22）へ結合されて垂
直同期のリセット信号が送られる。なお、（23）はマス
タークロック発生回路である。
アル／パラレル（S/P）変換回路（19）とパターン検出
回路（20）へ送られ、また、抽出されたクロックはパタ
ーン検出回路（20）へ送られる。そして前記パターン検
出回路（20）では抽出したクロックから信号中の特定の
パターンを検出する。このパターン検出回路（20）は1/
8分周回路（21）へ結合されて水平同期のリセット信号
が送られるとともに1/64分周回路（22）へ結合されて垂
直同期のリセット信号が送られる。なお、（23）はマス
タークロック発生回路である。
前記S/P変換回路（19）では1/8分周回路（21）のクロ
ックによって変換され、また、ラッチ回路（24）では1/
64分周回路（22）のクロックによってラッチされ、再生
波形の位相ずれやジッタを除いてメモリ（25）に記憶さ
れる。
ックによって変換され、また、ラッチ回路（24）では1/
64分周回路（22）のクロックによってラッチされ、再生
波形の位相ずれやジッタを除いてメモリ（25）に記憶さ
れる。
「発明の効果」 本発明は上述のように構成したので、FM復調時におけ
るクロックの再生、データの抽出等をすべてディジタル
で処理するので、回路のほとんどを長期間にわたり無調
整化できる。また、抽出したクロックから特定のパター
ンを検出して同期せしめることにより再生波形の位相ず
れ（ピークシフト）や機械系に起因するジッタを除くこ
とができる。
るクロックの再生、データの抽出等をすべてディジタル
で処理するので、回路のほとんどを長期間にわたり無調
整化できる。また、抽出したクロックから特定のパター
ンを検出して同期せしめることにより再生波形の位相ず
れ（ピークシフト）や機械系に起因するジッタを除くこ
とができる。
第１図は本発明によるFM磁気記録用復調回路の一実施例
を示すブロック図、第２図は各部の波形図、第３図は本
発明の他の実施例のブロック図、第４図は従来回路のブ
ロック図である。 （１）……再生ヘッド、（２）……プリアンプ、（３）
……LPF、（４）……微分回路、（５）……ゼロ点検出
回路、（８）……エッジ抽出回路、（９）……ワンショ
ットマルチバイブレータ、（10）……立上りエッジ検出
回路、（11）（12）……アンドゲート、（13）……デー
タウインド回路、（14）……クロックウインド回路、
（15）……クロック発生回路、（16）……FF回路、（1
7）……ラッチ回路、（19）……Ｓ（シリアル）/P（パ
ラレル）変換回路、（20）……パターン検出回路、（2
1）……1/8分周回路、（22）……1/64分周回路、（23）
……マスタークロック発生回路、（24）……ラッチ回
路、（25）……メモリ。
を示すブロック図、第２図は各部の波形図、第３図は本
発明の他の実施例のブロック図、第４図は従来回路のブ
ロック図である。 （１）……再生ヘッド、（２）……プリアンプ、（３）
……LPF、（４）……微分回路、（５）……ゼロ点検出
回路、（８）……エッジ抽出回路、（９）……ワンショ
ットマルチバイブレータ、（10）……立上りエッジ検出
回路、（11）（12）……アンドゲート、（13）……デー
タウインド回路、（14）……クロックウインド回路、
（15）……クロック発生回路、（16）……FF回路、（1
7）……ラッチ回路、（19）……Ｓ（シリアル）/P（パ
ラレル）変換回路、（20）……パターン検出回路、（2
1）……1/8分周回路、（22）……1/64分周回路、（23）
……マスタークロック発生回路、（24）……ラッチ回
路、（25）……メモリ。
Claims (2)
- 【請求項１】基本クロックとディジタルデータとを含む
FM変調データを検出するヘッドと、このヘッドによる再
生波形を微分する微分回路と、この微分波形のゼロ点を
検出した波形からエッジを抽出するエッジ抽出回路と、
このエッジ抽出回路で検出したエッジから立上りエッジ
を検出する立上りエッジ検出回路と、この立上りエッジ
検出回路に基づいてデータウインドを出力するデータウ
インド回路と、このデータウインド出力の反転出力から
なるクロックウインドを出力するクロックウインド回路
と、これらデータウインド回路とクロックウインド回路
と前記エッジ抽出回路の各出力に基づき復調出力の立上
りのタイミングを決定するフリップフロップ回路と、こ
のフリップフロップ回路のタイミングデータと前記立上
りエッジ抽出回路に基づくクロック信号とによりFM復調
出力を得るためのラッチ回路とからなることを特徴とす
るFM磁気記録用復調回路。 - 【請求項２】FM復調出力データをシリアルからパラレル
に変換するシリアル／パラレル変換回路と、抽出したク
ロックから信号中の特定パターンを検出するパターン検
出回路とを具備し、このパターン検出出力にマスターク
ロックに基づく水平同期信号と垂直同期信号を同期せし
めるようにした請求項（１）記載のFM磁気記録用復調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20710188A JP2803100B2 (ja) | 1988-08-20 | 1988-08-20 | Ｆｍ磁気記録用復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20710188A JP2803100B2 (ja) | 1988-08-20 | 1988-08-20 | Ｆｍ磁気記録用復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256780A JPH0256780A (ja) | 1990-02-26 |
| JP2803100B2 true JP2803100B2 (ja) | 1998-09-24 |
Family
ID=16534217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20710188A Expired - Lifetime JP2803100B2 (ja) | 1988-08-20 | 1988-08-20 | Ｆｍ磁気記録用復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803100B2 (ja) |
-
1988
- 1988-08-20 JP JP20710188A patent/JP2803100B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256780A (ja) | 1990-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1521296A3 (ru) | Устройство дл многодорожечного воспроизведени с магнитного диска | |
| JP2803100B2 (ja) | Ｆｍ磁気記録用復調回路 | |
| JPS6260747B2 (ja) | ||
| JPH0619898B2 (ja) | 復調装置 | |
| JP2699960B2 (ja) | 情報再生装置および情報再生方法 | |
| JP2560406B2 (ja) | ディジタル位相制御回路 | |
| JPH0727695Y2 (ja) | 信号波形のエツジ検出回路 | |
| JPH08214033A (ja) | データ処理装置 | |
| JP2637511B2 (ja) | 情報信号復調装置 | |
| JPH0264965A (ja) | データ識別装置及びデータフォーマット | |
| JPH0247653Y2 (ja) | ||
| JPS6217307B2 (ja) | ||
| JPS6053384B2 (ja) | モデイフアイドｆｍ方式における位相同期装置 | |
| JPH0479513B2 (ja) | ||
| JPS63131375A (ja) | 回転ヘツド型記録再生装置 | |
| JPH0441628Y2 (ja) | ||
| JPH0584589B2 (ja) | ||
| JPH02141970A (ja) | 光ディスクの信号復調回路 | |
| JPS6158911B2 (ja) | ||
| JPS6155824B2 (ja) | ||
| JPH0369069A (ja) | ディジタル信号再生装置 | |
| JPS62241176A (ja) | 再生復調装置 | |
| JPS61224181A (ja) | 同期クロツク信号取出し方法および装置 | |
| JPH05276206A (ja) | 周波数検波復調装置 | |
| JPS63228463A (ja) | 検出窓を用いた同期信号検出方式及び時間軸制御方式 |