JPS58222632A - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPS58222632A JPS58222632A JP57105972A JP10597282A JPS58222632A JP S58222632 A JPS58222632 A JP S58222632A JP 57105972 A JP57105972 A JP 57105972A JP 10597282 A JP10597282 A JP 10597282A JP S58222632 A JPS58222632 A JP S58222632A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- clock
- rising edge
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル信号の記録再生装置等に適用される
、再生ディジタル信号よりクロック信号を抽出するクロ
ック再生回路に関するものである。
、再生ディジタル信号よりクロック信号を抽出するクロ
ック再生回路に関するものである。
従来におけるディジタル信号の記録再生装置においては
各種の変調方式、例えばＮＲＺｉ、ＦＭ。
各種の変調方式、例えばＮＲＺｉ、ＦＭ。
ＭＦＭ、Ｍ−ＮＲＺ ｔ、 ３ＰＭ等が記録のために
用いられている。これらの方式で記録された信号を再生
し復調するためには何らかの形で記録信号中のクロック
情報を抽出しなければならない。従来記録信号の中から
クロック情報を得るには、再生信号をＱの高いタンク回
路に入力して得たり、あるいは直接位相制御発振回路い
わゆるＰＬＬ回路に入力して得たりしていた。この場合
、タンク回路の時定数、あるいはＰＬＬ回路のフィルタ
の時定数の決定が容易にできず、記録信号の性質。
用いられている。これらの方式で記録された信号を再生
し復調するためには何らかの形で記録信号中のクロック
情報を抽出しなければならない。従来記録信号の中から
クロック情報を得るには、再生信号をＱの高いタンク回
路に入力して得たり、あるいは直接位相制御発振回路い
わゆるＰＬＬ回路に入力して得たりしていた。この場合
、タンク回路の時定数、あるいはＰＬＬ回路のフィルタ
の時定数の決定が容易にできず、記録信号の性質。
変調方式を考慮して設計を行なわねばならないという難
点がある。また、ドロップアウト等の再生信号の欠落が
あった場合に、クロックが乱れた後再生信号に同期する
クロックが得られるまでに時間がかかるという問題点が
ある。また、再生信号のエッヂで高周波クロックの分周
をリセットすることによりクロック情報を得る方法もあ
るが、再生信号周波数が高くなると実現が困難となる問
題がある。
点がある。また、ドロップアウト等の再生信号の欠落が
あった場合に、クロックが乱れた後再生信号に同期する
クロックが得られるまでに時間がかかるという問題点が
ある。また、再生信号のエッヂで高周波クロックの分周
をリセットすることによりクロック情報を得る方法もあ
るが、再生信号周波数が高くなると実現が困難となる問
題がある。
本発明は回路構成を簡易化し、安定性が良、く、同期が
早いクロック再生回路を提供し、従来の問題点を解消す
るものである。以下に本発明の一実施例について図面と
共に説明する。
早いクロック再生回路を提供し、従来の問題点を解消す
るものである。以下に本発明の一実施例について図面と
共に説明する。
第４図に示すＦＭ復調回路において、記録媒体からの再
生信号は再生増幅回路により増幅され、波形整形された
後、再生変調信号（第２図におけるＦＭ）として、エッ
ヂ検出回路６に入力される。
生信号は再生増幅回路により増幅され、波形整形された
後、再生変調信号（第２図におけるＦＭ）として、エッ
ヂ検出回路６に入力される。
エッヂ検出回路６において再生波形のエッヂ部のみを取
り出し、第２図におけるＩＮの信号を得る。
り出し、第２図におけるＩＮの信号を得る。
該信号が本発明の一実施例である第１図のクロック再生
回路に入力される。この回路の動作を説明するために変
調方式の一実施例として、上述のようにＦＭを用いてい
る。 ”□ 第１図で、クロック再生回路に入力されたエッヂ信号Ｉ
Ｎは、オアゲート３を通シ、モノステーブル・マルチバ
イブレータ（以下モノマルチと略す）１の立上シ時トリ
ガー人力に入力される。該モノマルチ１は、入力信号の
立上り時より、時間間隔Ｔ１の期間のみパルスを発生す
る。該パルスが第２図におけるＱｌ である。該パルス
Ｑ１は、更にモノマルチ２の立下り時トリガー人力に入
力され、該モノマルチ２の出力として、Ｑｌ の立下り
時より、時間間隔Ｔ２の期間のみパルスを発生する。該
モノマルチ２の出力としてＱ２を得る。
回路に入力される。この回路の動作を説明するために変
調方式の一実施例として、上述のようにＦＭを用いてい
る。 ”□ 第１図で、クロック再生回路に入力されたエッヂ信号Ｉ
Ｎは、オアゲート３を通シ、モノステーブル・マルチバ
イブレータ（以下モノマルチと略す）１の立上シ時トリ
ガー人力に入力される。該モノマルチ１は、入力信号の
立上り時より、時間間隔Ｔ１の期間のみパルスを発生す
る。該パルスが第２図におけるＱｌ である。該パルス
Ｑ１は、更にモノマルチ２の立下り時トリガー人力に入
力され、該モノマルチ２の出力として、Ｑｌ の立下り
時より、時間間隔Ｔ２の期間のみパルスを発生する。該
モノマルチ２の出力としてＱ２を得る。
該出力Ｑ２の立上シエッヂを立上９工ツヂ検出回路６に
より検出し、立上シエッヂ信号Ｃを得る。
より検出し、立上シエッヂ信号Ｃを得る。
立上りエッヂ信号Ｃは、アンド回路４により、モノマル
チ１の０１出力によりゲートされ、ＱｌがＨｉｇｈレベ
ルのときのみ、つまりモノマルチ１がパルス発生をして
いないときのみ、オアゲート３を通り、モノマルチ１に
入力される。この動作の結果、モノマルチ１の立上り時
トリガー人力はＢの信号となり、該信号の立上りで再び
パルス間 □隔Ｔ１ のパルス信号Ｑ１が
得られる。前記動作において、各パルス信号のパルス間
隔ＴＰ、Ｔ１．Ｔ２゜については、Ｔｐ＋Ｔ２＝Ｔ１．
Ｔ１＋Ｔ２＋Ｔｐ＝Ｔ となる関係が望ましいが、変
調信号の復調に必要なりロック信号位相である限り、前
記式からのずれは問題とならない。但し、Ｔは復調に必
要なりロック信号の周期である。例えば、変調方式がＦ
、Ｍの場合は、変調信号のレベル反転間隔の最小期間で
ある。該期間Ｔは、変調方式が変れば、それに応じて設
定値を変える必要がある。
チ１の０１出力によりゲートされ、ＱｌがＨｉｇｈレベ
ルのときのみ、つまりモノマルチ１がパルス発生をして
いないときのみ、オアゲート３を通り、モノマルチ１に
入力される。この動作の結果、モノマルチ１の立上り時
トリガー人力はＢの信号となり、該信号の立上りで再び
パルス間 □隔Ｔ１ のパルス信号Ｑ１が
得られる。前記動作において、各パルス信号のパルス間
隔ＴＰ、Ｔ１．Ｔ２゜については、Ｔｐ＋Ｔ２＝Ｔ１．
Ｔ１＋Ｔ２＋Ｔｐ＝Ｔ となる関係が望ましいが、変
調信号の復調に必要なりロック信号位相である限り、前
記式からのずれは問題とならない。但し、Ｔは復調に必
要なりロック信号の周期である。例えば、変調方式がＦ
、Ｍの場合は、変調信号のレベル反転間隔の最小期間で
ある。該期間Ｔは、変調方式が変れば、それに応じて設
定値を変える必要がある。
以上は、再生信号ＦＭのレベル反転が正しい間隔で再生
された場合の動作である。実際の系においては、記録再
生系の特性により再生信号はピークシフトを生じ、レベ
ル反転間隔は正規の状態よりずれることが多い。このず
れた状態を示すものが第３図の波形図である。再生信号
ＦＭ’はピークシフトにより←印で示すようにレベル反
転個所がずれている。該再生信号ＦＭ’に対して、エッ
ヂ検出の結果ＩＮ’の信号を得る。ＩＮ’信号の左端の
エッヂ信号の立上シでモノマルチ１がパルス間隔Ｔ１の
パルスＱ４を発生シ、該バｋ 、ｘ、 Ｑ ’。
された場合の動作である。実際の系においては、記録再
生系の特性により再生信号はピークシフトを生じ、レベ
ル反転間隔は正規の状態よりずれることが多い。このず
れた状態を示すものが第３図の波形図である。再生信号
ＦＭ’はピークシフトにより←印で示すようにレベル反
転個所がずれている。該再生信号ＦＭ’に対して、エッ
ヂ検出の結果ＩＮ’の信号を得る。ＩＮ’信号の左端の
エッヂ信号の立上シでモノマルチ１がパルス間隔Ｔ１の
パルスＱ４を発生シ、該バｋ 、ｘ、 Ｑ ’。
の立下り部よりモノマルチ２がパルス間隔Ｔ２のパルス
Ｑ２を発生する。該パルスＱ２の立上りエッヂ部を立上
りエッヂ検出回路６により検出し、立上りエッヂ信号Ｃ
′を得る。該立上りエッヂ信号発生時は、モノマルチ１
のＱｌ 出力はＨｉ ｇ ｈレベルであるので、アンド
ゲート４．オアゲート３を通りモノマルチ１に入力され
、該立上りエッヂ信号Ｃ′の立上り部でモノマルチ１は
パルス発生（１点）を開始する。
Ｑ２を発生する。該パルスＱ２の立上りエッヂ部を立上
りエッヂ検出回路６により検出し、立上りエッヂ信号Ｃ
′を得る。該立上りエッヂ信号発生時は、モノマルチ１
のＱｌ 出力はＨｉ ｇ ｈレベルであるので、アンド
ゲート４．オアゲート３を通りモノマルチ１に入力され
、該立上りエッヂ信号Ｃ′の立上り部でモノマルチ１は
パルス発生（１点）を開始する。
今、ピークシフトのために、前記モノマルチ１のパルス
発生開始（１点）後に正規の位置よりずれた位置の立上
りエッヂ信号パルス（立上りエッヂ信号ＩＮＩのｐで示
したパルス）が、モノマルチ１に入力されることにな−
る。該パルスの立上り部に点で再びモノマルチ１はパル
ス発生を開始し、該立上り部に点からＴ１の期間継続す
る。この期間には、更にはエッヂ信号は入力されないの
で、前記期間の後ＱイはＬｏｗレベルとなる。このパル
ｘＱ７の立下り部り点よりモノマルチ２が再びパルス間
隔Ｔ２のパルスＱ６を発生する。ハＡ／ スＱ ！、。
発生開始（１点）後に正規の位置よりずれた位置の立上
りエッヂ信号パルス（立上りエッヂ信号ＩＮＩのｐで示
したパルス）が、モノマルチ１に入力されることにな−
る。該パルスの立上り部に点で再びモノマルチ１はパル
ス発生を開始し、該立上り部に点からＴ１の期間継続す
る。この期間には、更にはエッヂ信号は入力されないの
で、前記期間の後ＱイはＬｏｗレベルとなる。このパル
ｘＱ７の立下り部り点よりモノマルチ２が再びパルス間
隔Ｔ２のパルスＱ６を発生する。ハＡ／ スＱ ！、。
の立上り部Ｍ点が再び再生信号ＦＭ’のエッヂ信号ＩＮ
’のｑよりも以前に生じるので、前記と同様の動作を繰
り返えす。
’のｑよりも以前に生じるので、前記と同様の動作を繰
り返えす。
次に０５の立上り部エッヂ信号が発生し、Ｑｌのパルス
が発生後（Ｕ点）、該パルスの立下り部７点よｐＱ／の
パルスが発生するが、該Ｑ／のノくルスの発生期間中に
、再生信号ＦＭ’のエッヂ信号工Ｎ′のパルスｒが発生
するので、モノマルチ１は該パルスｒの立上りＷ点でパ
ルス間隔Ｔ１のパルスＱイを発生する。該パルス発生期
間Ｔ１ 中に、Ｑ／のパルス発生が終了しくＸ点）、立
上りエッヂ信号（Ｃ′の８のパルス）が得られるが、モ
ノマルチ１がパルス発生中であるので、Ｑｌ 出力はＬ
ｏｗレベルとな１．っており、アンドゲート４により該
パルスＢはモノマルチ１には入力されないようになる。
が発生後（Ｕ点）、該パルスの立下り部７点よｐＱ／の
パルスが発生するが、該Ｑ／のノくルスの発生期間中に
、再生信号ＦＭ’のエッヂ信号工Ｎ′のパルスｒが発生
するので、モノマルチ１は該パルスｒの立上りＷ点でパ
ルス間隔Ｔ１のパルスＱイを発生する。該パルス発生期
間Ｔ１ 中に、Ｑ／のパルス発生が終了しくＸ点）、立
上りエッヂ信号（Ｃ′の８のパルス）が得られるが、モ
ノマルチ１がパルス発生中であるので、Ｑｌ 出力はＬ
ｏｗレベルとな１．っており、アンドゲート４により該
パルスＢはモノマルチ１には入力されないようになる。
その結果、クロック出力には再生信号ＦＭ’のエッヂに
対し常に一定のタイミングを有する立上りを持ったクロ
ック信号が得られる。
対し常に一定のタイミングを有する立上りを持ったクロ
ック信号が得られる。
エッヂ検出販路６におけるエッヂ検出は、前記説明では
再生信号の立上り、−立下り部両方を検出し、クロック
信号を再生しているが、いずれか一方のエッヂ検出でも
クロック再生は可能である。
再生信号の立上り、−立下り部両方を検出し、クロック
信号を再生しているが、いずれか一方のエッヂ検出でも
クロック再生は可能である。
このようにして得られたクロック信号を用いて、以下に
示すように復調をすることができる。第４図、及び第６
図を用いてＦＭ変調の場合について説明する。再生信号
Ｔ１ は、エッヂ検出回路６に供給され、該エッヂ検
出よりクロック再生回路７において再生クロック信号Ｔ
２が得られる。該再生クロック信号Ｔ２ で再生信号Ｔ
１ をＤフリップフロップ８に読み込むことにより、
再生信号と再生クロック信号Ｔ２のタイミングを揃える
。再生クロック信号Ｔ２ とタイミングの揃った再生
信号Ｔ３は再び再生クロック信号を否定ゲートに通した
信号でＤフリップフロップ９に読み込１れる。
示すように復調をすることができる。第４図、及び第６
図を用いてＦＭ変調の場合について説明する。再生信号
Ｔ１ は、エッヂ検出回路６に供給され、該エッヂ検
出よりクロック再生回路７において再生クロック信号Ｔ
２が得られる。該再生クロック信号Ｔ２ で再生信号Ｔ
１ をＤフリップフロップ８に読み込むことにより、
再生信号と再生クロック信号Ｔ２のタイミングを揃える
。再生クロック信号Ｔ２ とタイミングの揃った再生
信号Ｔ３は再び再生クロック信号を否定ゲートに通した
信号でＤフリップフロップ９に読み込１れる。
該フリップフロップ９の出力と再生信号Ｔ３とを排他的
論理和ゲート１１に入力することにより、再生信号Ｔ３
の微分波Ｔ４を得る。
論理和ゲート１１に入力することにより、再生信号Ｔ３
の微分波Ｔ４を得る。
さらに微分波Ｔ４からデータの境を示すパルスと１”の
情報を示すパルスとを抽出するために、再生クロック信
号Ｔ２をＤフリップ７０ツブ１０に入力し％分周を行う
。Ｄフリップフロップ１０の出力端子Ｑの出力Ｔ６と前
記微分波Ｔ４とをアンドゲート１２に入力することによ
シ、その出力に１”の情報を示すパルスＴ６ を得る。
情報を示すパルスとを抽出するために、再生クロック信
号Ｔ２をＤフリップ７０ツブ１０に入力し％分周を行う
。Ｄフリップフロップ１０の出力端子Ｑの出力Ｔ６と前
記微分波Ｔ４とをアンドゲート１２に入力することによ
シ、その出力に１”の情報を示すパルスＴ６ を得る。
一方、Ｄフリップフロップ１０の出力端子Ｑの出力とＴ
４とをアンドゲート１３に入力することにより、・デー
タの境を示すパルスＴ７を得る。Ｔ６をセット入力、Ｔ
７をリセット入力としてＲＳフリップフロップ１４に入
力することによりＴ８を得る。該Ｔ８をデータクロック
信号となるＴ２でＤフリップフロップ１６に読み込むこ
とにより、該Ｄフリップフロップ１６の出力に復調デー
タＴ９を得ることができる。
４とをアンドゲート１３に入力することにより、・デー
タの境を示すパルスＴ７を得る。Ｔ６をセット入力、Ｔ
７をリセット入力としてＲＳフリップフロップ１４に入
力することによりＴ８を得る。該Ｔ８をデータクロック
信号となるＴ２でＤフリップフロップ１６に読み込むこ
とにより、該Ｄフリップフロップ１６の出力に復調デー
タＴ９を得ることができる。
本実施例では変調方式がＦＭ方式の場合について説明し
たが、その他の変調方式であっても同様の構成で実現で
きる。また本実施例におけるノ（ルス間隔の設定とその
発生においてモノマルチを使用したが、別の実施例とし
て高周波クロックを計数してパルス技を発生する方法も
考えられる。
たが、その他の変調方式であっても同様の構成で実現で
きる。また本実施例におけるノ（ルス間隔の設定とその
発生においてモノマルチを使用したが、別の実施例とし
て高周波クロックを計数してパルス技を発生する方法も
考えられる。
本発明の構成によれば、タンク回路、ＰＬＬ回路のよう
なフィルタ回路構成を有していないので回路設計が非常
に容易である。すなわちタンク回路、ＰＬＬ回路を使用
した場合には、再生信号がドロップアウト等で欠落した
後クロック信号が安定に復帰するまでの時間がフィルタ
時定数により左右され、またクロック位相のり帰も時間
がかかる。これに対して本発明においては、再生信号の
エッヂ信号が検出された時点でクロック位相が決定され
、クロック周波数もモノマルチの時定数で決定されるの
でクロックの同期が瞬時であるという特徴を有し、安定
性が良く同期も早い優れたクロック再生回路を実現でき
るものである。
なフィルタ回路構成を有していないので回路設計が非常
に容易である。すなわちタンク回路、ＰＬＬ回路を使用
した場合には、再生信号がドロップアウト等で欠落した
後クロック信号が安定に復帰するまでの時間がフィルタ
時定数により左右され、またクロック位相のり帰も時間
がかかる。これに対して本発明においては、再生信号の
エッヂ信号が検出された時点でクロック位相が決定され
、クロック周波数もモノマルチの時定数で決定されるの
でクロックの同期が瞬時であるという特徴を有し、安定
性が良く同期も早い優れたクロック再生回路を実現でき
るものである。
第１図は本発明の一実施例のクロック再生回路の構成図
、第２図（７）〜（１）、第３図（７）〜（４）は本実
施例の動作を説明するだめの波形図、第４図は本実施例
のクロック再生回路を用いたＦＭ復調回路の回路図、第
６図（７）〜（至）は同復調回路の動作を説明するだめ
の波形図である。 １．２・・・・・・モノステーブルマルチバイブレータ
、３・・・・・・オアゲート、４・・・・・・アンドゲ
ート、６・・・・・・立上りエッヂ検出回路。 第１図 ７ ヂ―タ ｌ ／ （ｏ
Ｈ（キｒＢ 第３図 ダ゛−タ １ ／ 、１
σ ＩＣ勺８’
。 ｐ ＃′ 寸 モ
、第２図（７）〜（１）、第３図（７）〜（４）は本実
施例の動作を説明するだめの波形図、第４図は本実施例
のクロック再生回路を用いたＦＭ復調回路の回路図、第
６図（７）〜（至）は同復調回路の動作を説明するだめ
の波形図である。 １．２・・・・・・モノステーブルマルチバイブレータ
、３・・・・・・オアゲート、４・・・・・・アンドゲ
ート、６・・・・・・立上りエッヂ検出回路。 第１図 ７ ヂ―タ ｌ ／ （ｏ
Ｈ（キｒＢ 第３図 ダ゛−タ １ ／ 、１
σ ＩＣ勺８’
。 ｐ ＃′ 寸 モ
Claims (2)
- （１）再生ディジタル信号の立上り部、立下り部より一
定期間の第一のパルス波を発生する手段と、第一のパル
ス波の終了時より一定期間の第二のパルス波を発生する
手段と、第二のパルスの終了時より再び第一のパルス波
を発生させる帰還手段と、該第−のパルス波を発生する
手段において再生ディジタル信号の立上り部、立下り部
よりの第一のパルス波の発生を優先させる手段とを備え
たことを特徴とするクロック再生回路。 - （２）再生ディジタル信号より第一のパルス波を発生す
る手段が、再生ディジタル信号の立上り部または立下り
部のどちらか一方より一定期間の第一のパルス波を発生
する手段であることを特徴とする特許請求の範囲第１項
記載のクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105972A JPS58222632A (ja) | 1982-06-18 | 1982-06-18 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105972A JPS58222632A (ja) | 1982-06-18 | 1982-06-18 | クロツク再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58222632A true JPS58222632A (ja) | 1983-12-24 |
Family
ID=14421683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57105972A Pending JPS58222632A (ja) | 1982-06-18 | 1982-06-18 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222632A (ja) |
-
1982
- 1982-06-18 JP JP57105972A patent/JPS58222632A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6238791B2 (ja) | ||
| US4617526A (en) | Sync responsive clock generator for digital demodulators | |
| US3879752A (en) | Combined sector pulse and data detection system | |
| JPS58222632A (ja) | クロツク再生回路 | |
| JPS6327789B2 (ja) | ||
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| JPS6217307B2 (ja) | ||
| JPH0526273B2 (ja) | ||
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JPS6058620B2 (ja) | 位相同期回路 | |
| JPS595965B2 (ja) | デイジタル記録におけるクロツク信号抽出回路 | |
| JPH01278177A (ja) | ランレングス制限コードのデータ読戻し回復装置及び方法 | |
| JP2803100B2 (ja) | Ｆｍ磁気記録用復調回路 | |
| SU1053146A1 (ru) | Устройство дл воспроизведени частотно-модулированных сигналов | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JP2003524970A (ja) | ２相コード化データ信号におけるデータ及びクロックのリカバリのための方法及び装置 | |
| JPS60257616A (ja) | パルス発生回路 | |
| JPS6131648B2 (ja) | ||
| JPS6244470B2 (ja) | ||
| JPS62241176A (ja) | 再生復調装置 | |
| SU1377905A1 (ru) | Устройство дл синхронизации воспроизведени цифровой информации | |
| JPH037301B2 (ja) | ||
| JPS6158911B2 (ja) | ||
| JPS5822905B2 (ja) | コ−ドシンゴウノソウニユウオヨビ トリダシホウホウ | |
| JPH0462217B2 (ja) |