JPH01278177A

JPH01278177A - ランレングス制限コードのデータ読戻し回復装置及び方法

Info

Publication number: JPH01278177A
Application number: JP63234687A
Authority: JP
Inventors: Vadim B Minuhin; バデイム　ボラス　ミヌヒン; Deylen Vernon F Von; バーノン　エフ．フォン　デイレン
Original assignee: Magnetic Peripherals Inc
Current assignee: Magnetic Peripherals Inc
Priority date: 1988-04-15
Filing date: 1988-09-19
Publication date: 1989-11-08
Also published as: CA1290821C; US4813059A; AU2291988A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、データ回復（再生）装置、特にランレングス
（ｒｕｎ　ｌｅｎｇｔｈ）制限コードの回復（再生）装
置及び方法に関する。

１９８５年５月１４日飼けの、Ｖ、　Ｂ、　Ｈｉｎｕｂ
ｉｎによる「双対ヂャネル信す回復回路Ｊに対する米国
特許用４．５１７．６１信号には、高分解能チャネルと
低分解能チャネルによって記録信号を回復する双対チャ
ネル読取回復装置が記述されている。高分解能チャネル
で処理される高分解能信号は、ディジタル情報を表わす
パルスの正確な回復により特徴付けられるが又、ディジ
タル情報を表わしていないスプリアスなパルスを包含す
る可能性が高いことも特徴として挙げられる。例えば、
スプリアスなパルスはノイズにより生成されうる。

一方、低分解能チャネルは、スプリアスなパルスの欠如
により特徴付ｔＪられるが、データを表わ寸パルスの場
所については比較的不正確である低分解能信号を処理す
る。前述の特許第４．５１７゜６１信号に記載されてい
るように、回復されるべき記録信号は、低及び高分解能
チャネルを通して並列に処理され、各々のブヤネルの結
果が論理的に処理されて、低分解能チャネルにより引起
されるパルス位置の不ｉＥ確さを取り除ぎ、かつ高分解
能チャネル内のスプリアスな信号を取り除く。結果ｔま
、情報パルスの高’Ｈ＋度な回復である。

（１，３）コードとしても知られるＭＦＭコードでは、
連続した２進の１の間に最低１つの２進の零及び最大３
つの２進の零がある。（２，７）コードにおいては、連
続した２進の１の間に最低２つの２進の零及び最大７つ
の２進の零がある。

記録の遷移は、２進の１に対してのみ起るので、ＭＦＭ
コードの「高」対「低コの記録周波素子の比は２：１の
オーダであることが示されつる、すなわち、連続した１
つの間の零の数の最低数に対する記録周波数は、連続し
た１の間の零の数の最大数に対する記録周波数の２倍で
ある。（２，７コードでは「高」対「低」周波数の比は
２．６７：１のオーダである。

＜１．７）ランレングス制限コードは、大きな検出窓（
これが読戻し回復装置における非常に重要な点である）
の利点により、極めて高い人気をえている。Ｈ，Ｃｏｈ
ｎ　Ｗの１９８２年６月２９日付米国特許第４．３３７
．４５８号を参照されたい。

又、本出願と同一譲受人に委託されたｖ８゜Ｈｉｎｕｂ
ｉｎによる１９８７年１１月５日付米国出願第１１６．
９８９号も参照されたい。（１，７）コードは、連続し
た１の間に、最低１個の２進の零と、最大７個の２進の
零を有することを特徴としている。しかしながら、（１
，７）コードの１つの不利な点は、「高」対「低」周波
数の比が４：１０オーダであるというホ実であり、この
比は、ＭＦＭや（２，７）コードに比べて極めて高い。

前述の特許第４．５１７．６１０４に記載された双対チ
ャネル回復装置を、（１，７）コードの回復に実現する
ための１つの問題は、低分解能フィルタが、連続した記
録遷移がコードパターン内の７つの零に対応する７つの
静止クロック周期により分離されるような極めて低分解
能の周波数を示さなければならないことである。低分解
能は、その出力を零ラインから取り除き続けるために必
要とされる。更に、低分解能フィルタは、連続した１の
間にちょうど１つの零を持ったコード・パターンに対し
て、全て真の゛零交叉を出す程に十分高分解能を有しな
【プればらならない１更に、分解は、シンボル間干渉及
び信号対ノイズ比の許容レベルでなされなＩプればなら
ない。高密度記録に対しては、低分解能フィルタに対す
る「高−及び「低」分解能要件の矛盾が、（１，７）コ
ードに対しては十分に解決されえない。

連続した遷移の間が長い間隔を持つランレングスｔＩｌ
ｊ限コードを含む、ランレングス制限コードの回復のた
めの技術を提供することが本発明の目的である。

（１，７）コードの回復のための方法及びｖｔ置であっ
て、低分解能フィルタがより低分解能で設訂されうるよ
うな方法及び装置を提供することが本発明のらう１つの
目的で、ある。

本発明によれば、高分解能チャネルは、回復すべきデー
タの連続した零（遷移無し）が比較的少い期間に動作す
る。低分解能チャネルは、一定数の連続したＭ（遷移は
起らない）を検出するための検出装置を含んでいる。検
出器は高分解能チャネル内のラッチを操作する。低分解
能チャネルが一定数の連続した零を検出するとき、高分
解能チャネル内のラッチは除勢され、それによって、ス
プリアスなパルスの回復を防ぐ。低分解能チャネルが再
び遷移（２進の１を示す）を検出するとき、高分解能チ
ャネル内のラッチは、正確な高分解能チャネルにより１
の回復を可能なように動作する。

本発明の１つの特徴は、低分解能チャネル内のｉｆｆ移
が高分解能チャネルからの出力をトリガする時間より前
に、ぞの遷移が高分解能ヂＡｌネル内のラッチを確実に
セットするように、高及び低分解能１ヤネルの両方にｉ
ｌｌ延延選択することにある。

本発明のもう１つの特徴は、高分解能チャネルがｉｎ移
の欠除期間（長い零の並び）中禁止されている場合を除
いて、データの回復（再生）が高分解能チＡ７ネルによ
り行われることにある。

本発明のもう１つの特徴は、低分解能フィルタはその分
解能をもつと低く設甜することが可能であり、検出器が
段目限界を越えて遷移の欠除（連続した零）を検出し、
高分解能ブー′Ｉ７ネルが偽信号に基づいて出力を出す
ことを禁止することにある。

本発明の上記及びその他の特徴は、以下の詳細説明及び
添付図面によりより完全に理解されよう。

図面、特に第１図には、本発明の好適実施例に合うデュ
アルチャネル読込回復装置が示されている。この装置は
媒体１４上に記録された磁気信号を読込む変換器１２（
これは磁気読取ヘッドでよい）からの入力を持つ増幅器
１０を含む。増幅器１０は記録された信号の変化に応答
して低分解能フィルタ１６及び高分解能フィルタ１８の
両方に出力を供給する。低分解能フィルタ１６は使用さ
れている（１．７）コードの周波数範囲の低周波数領域
向けに設計されている。低分解能フィルタは零交叉検出
器２０に出力（第２図の波形Ｃ）を供給し、検出器２０
は、エツジパルス形成器２２に出力（第２図の波形ｄ）
を供給でる。エツジパルス形成器２２は、遅延回路２４
に出力を供給する。遅延回路２４は、パルス形成器２２
から受信した信号を全部で４クロック周期だけ遅延させ
、ＡＮＤゲート２６への入力を供給する。涯延回路２４
は、又、真中から遅延信号（第２図の波形ｅ）を供給し
、この信号はエツジパルス形成器２２からの入力から２
クロツクリーイクルだけ遅延されている。第２図の波形
ｅは、Ｄ型フリップフロップ２８のオーバライド・セッ
ト入力に供給され、フリップ７０ツブ２８のＤ入力は低
電圧源に結合されている。フリップフロップ２８のＱ出
力はＡＮＤゲート２６の第２人力に供給される。ＡＮＤ
ゲート２６は、第２図の波形ｆとして示される信号出力
を、Ｄ型フリップフロップ３０のクロック入力に供給す
る。Ｄ型フリップフロップ３０は、そのＤ入力が低電圧
源に接続されている。フリップフロップ３ｏのセット入
力は、第２図に示された波形ｅを受信するよう接続され
ている。フリップフロップ３０のＱ出力は、第２図の波
形ｑとして示され、ラッチ３２に供給される。

高分解能チャネルにおいては、高分解能フィルタ１８の
出力は第２図の波形りとして示され、零交叉検出器３４
に供給され、検出器３４は第２図の波形１で示される出
力を遅延３６に供給する。

遅延３６は、第２図の波形ｊに丞されるように、波形ｉ
で示される信号を３クロツクサイクルだけ遅延させる。

ラッチ３２は第２図の波形ｑ及びｊで示される信号に応
答して、第２図の波形にで示される出力をエツジパルス
形成器３８に供給し、形成器３８は波形ｌで示される出
力を出す。ラッチ３２は波形ｑの高入力により条件付け
られて波形ｊのパルスのエツジに応答して波形にの出力
を供給する。

第２図を参照しながら第１図に示された装置の動作を説
明しよう。第２図の波形ａは２進デイジツトの列を表わ
しており、パルスがそれぞれ２進の１を表わしている。

各パルスはクロック周期下の中心で正に立上がるエツジ
を持つものとして示されている。波形ａに示された特定
の２准パターンは（１，７＞コードの高周波（Ｒ小数の
零）及び低周波（最大数の零）の両方を示している。か
くして、波形ａは２進のビット１０１０１０１０１００
０００００１０を含／υでいる。波形すは増幅器１ｏに
より供給される信号を示しており、正及び負のピークの
間でアナログ的に変化する。低分解能フィルタ１６は波
形すに応答して波形Ｃに示される信号を供給し、波形す
のピークを零交叉にそのまま変換する。しかしながら、
波形Ｃの零交叉は波形すのピーク（これは波形ａの遷移
の中心を示している）と完全には一致していない。かよ
うに、低分解能チャネルは信号を正確に追跡しているわ
（ブではない。更に注意すべき点は、波形Ｃにはノイズ
等による偽似信号が含まれていないことである。零交叉
検出器２０は波形Ｃの零交叉に応答して波形ｄを供給し
、波形ｄはエツジパルス形成器２２に供給され、これは
、波形ｄの各エツジに対して短いパルスで応答する。パ
ルス形成器２２はパルス信号をフリップフロップ２８の
オーバライドセラ１−人力に供給し、ＡＮＤゲート２６
を除勢する。遅延回路２４はフリップフロップ２８のク
ロック入力に第１の遅延信号を供給する。

波形ｅで示される第１の遅延信号ｔま、エツジパルス形
成器２２の出力の正確なコピーであるが、２クロツクザ
イクルだけ時間遅延されている。かくして、波形ｄの連
続したエツジは波形ｅでは別個のパルスとなる。しかし
ながら、間隔のために、波形ｄ内のパルス５０の終端は
、波形ｅに新しいパルスを生成しない。かくして、波形
ａに示された４つの１に対してその場所に対応する４つ
のパルスではなく、３つのパルスだけがパルス形成器２
２により生成される。

遅延回路２４は、エツジパルス形成器２２の出力に続く
２クロツクυイクル２Ｆで７リツプ７０ツブ３０のＱ出
力を「高」にセットするように動作し、高波形Ｑ出力を
供給する。同時に、波形ｅ上のパルスはフリップ７０ツ
ブ２８をトグルさせ、フリップフロップ２８の買出力を
Ｆ高１に強制的にして、それによりＡＮＤゲート２６に
付勢入力を供給する。しかしながら、パルスエツジ形成
器２２からの別のパルスがフリップフロップ２８のオー
バライド・セット入力により受信される場合、ノリツブ
フロップ２８のＱ出力は強制的に［低］にし、ＡＮＤゲ
ート２６への（ｊ勢入力を除去する。

しかしながら、入力パルスがフリップフロップ２８をセ
ットするように動作しなければ、フリップフロップ２８
のＱ出力は、更に２クロツクザイクル２丁の遅延が起り
、第２の遅延信号出力が遅延回路２４から直接にＡＮＤ
ゲート２６に伝わるまで「高」のままである。今やＡＮ
Ｄグーｉ〜２６の肉入力が「高」であるから、ＡＮＤゲ
ート２６は第２図の波形ｆに示されるパルスをフリップ
フロップ３０のクロック入力に供給し、波形Ｑに示され
るようにフリップ７０ツブのＱ出力を１低」にトグルす
る。

従って、連続した４クロツクサイクルの零が来なければ
、Ａ　Ｎ　＋）ゲート２６は波形「のパルスを出すよう
に動作しないことは明白である。そして、波形ｄの端５
２が波形ｆのパルス５４を形成し、それによって波形０
を端５６に示されるように「低」にさせる。

増幅器１０からの波形すの信号は、高分解能フィルタ１
８にも供給され、これは第２図の波形りで示されている
。波形すの信号は、そのピークが波形りの零交叉の正確
な位置にあることを特徴としているが、又、この信号は
、ノイズ等による偽信号を含んでいることも特徴として
いる。偽信号は、波形りの５８のような交叉やピークを
形成する。波形りの信号は、零交叉検出器３４に供給さ
れ、この検出器は波形りの信号の各々の零交叉に対して
パルス端を形成する。かくして、波形ｉの信号は、波形
ａに示された２進の１と一致する波形りの零交叉におい
てパルス端を有することを特徴とし、又、波形りの偽信
号５８により形成される別の零交叉６２を有することも
特徴としている。

遅延回路３６は、波形ｉの信号を遅延回路２４の遅延の
全周期より短い周期で遅延させる。今回の目的のために
は、遅延回路３６の遅延は、信号ｉを３クロツクサイク
ルだけ遅延させて、波形ｊの信号を形成するのが望まし
い。

波形ｊの信号はラッチ回路３２へ入力とじて供給される
。ラッチ３２は波形ｊの信号のパルス端に応答して、波
形ｑの付勢信号が「高」であるとき、出力波形ｋに同じ
パルス端を出す。波形Ｑの６６のように、波形ｑの付勢
信号が［低−１のときラッチ３２は波形ｊのパルス端に
は応答しない。

結果として、波形ｑの「低」レベルは長い連続した零の
期間だけ発生するので、このときスプリアスな信号は高
分解能チャネルでは発生しているが、波形９の「低」レ
ベルは波形ｊの偽信号６４をマスクして、波形ｋをつく
るような働きをづる。パルス端形成器３８は信号波形に
のパルスの端に応答して、波形での信号を形成し、波形
ａの２進信号を再生する。

本発明は、かくして、遷移が長い間起らないことが１方
のチャネルにより検出され、もう１方のチャネルが偽信
号を検出し、それに応答するのを正しく禁止させるよう
な読戻し回復装置を提供する。結果として、低分解能チ
ャネルは、データ信号の周波数範囲の低周波数に応答す
るよう設計されてよい。

本発明は、４つまたはそれ以上の零（遷移無し）の列を
検出するものと結びつけて記述されているが、もちろん
、本回路は、単に遅延２４及び３６の長さを調整するだ
けで、所望の任意の数の零に応答するように調整されう
る。遅延回路３６の「延は、遅延回路２４の全遅延より
１クロックサイクル短いというように、いくらか短かめ
の方が好ましい。この点に関して、両ヂャネルが遅延さ
れて、検出回路が２つのチャネルをラッチ回路３２の動
作に適度に同期させることが重要である。しかしながら
、（１，７）コードに対しては、偽信号はすｌ！型的に
は約４クロツクサイクル以上を占有せず、７つの連続し
た零の場合、通常、連続した零の第３ザイクル中に始ま
り、連続した零の第６サイクル中に終る。従って、信号
ｑは、これらの周期の間の少なくとも約５クロツクサイ
クルだけ「低」であることが重要である。水明１ｍに示
された遅延を利用することにより、波形すの信号に反映
されているような通常のパルスドリフトやデータ回復が
不正確であっても、適切な信号の分解能が得られる。遅
延回路３６により形成される高分解能チャネル内の３ク
ロツクサイクル遅延により、偽信号６４は、通常、波形
ｉの遷移６ｏ又は波形ｄの遷移５２に続く約５クロツク
サイクル（絶対時間で）までは現われない。波形０はか
かる遷移の後約５絶対クロツクで「低」になるので、偽
信号は、この期間高分解能チャネルを除勢して有効に消
去される。かくして、（１，７）コードのように長い時
間遷移が起らないような信号でも、信号の回復が可能で
ある。

本発明は、図面に示され、本明細書に記述された実施例
に制限されるものではなく、これらは制限のためではな
く例として示されたものであり、特許請求の範囲に従っ
てのみ制限されるものである。

【図面の簡単な説明】

第１図は、本発明の今回の好適実施例に従う双対チャネ
ル読取回復装置のブロック回路線図である。第２図は、第１図に示された装置の動作を説明するのに
有効な、第１図の回路の各ポイントにおける波形図であ
る。（符号の説明）１６・・・低分解能フィルタ、１８・・・高分解能フィ
ルタ、２０．３４・・・零交叉検出器、２２．３８・・
・エツジパルス形成器、２４．３６・・・遅延回路、３
２・・・ラッチ。

Claims

【特許請求の範囲】

（１）ランレングス制限コード内のディジタル情報を回
復（再生）するための装置であつて、読取り信号を受信
して、読取り信号に含まれているディジタル情報を表わ
す高分解能パルス信号を生成するための高分解能回復装
置と、前記の高分解能パルス信号に応答して、前記の読取り信
号に含まれるディジタル情報を表わす出力パルス信号を
生成するための出力装置と、前記の読取り信号を受信し
て、読取り信号に含まれるディジタル情報を表わす低分
解能パルス信号を生成するための低分解能回復装置と、前記の低分解能パルス信号に応答して、前記の低分解能
パルス信号内の一定の期間の遷移の欠除を検出するため
の検出装置と、及び前記の検出装置に応答して前記の出力装置を除勢す
るための除勢装置と、を含有することを特徴とする前記
の装置。
（２）請求項１に記載の装置において、前記の検出装置
は前記の低分解能回復装置に応答して、遅延された低分
解能パルス信号を生成するための遅延装置、及び、遅延
された低分解能パルス信号と遅延されてない低分解能パ
ルス信号とに応答して、前記の低分解能信号内の前記の
一定の期間のパルスの欠除で除勢信号を生成するための
ゲート装置を含有することを特徴とする前記の装置。
（３）請求項２に記載の装置において、前記の遅延装置
は、前記の一定の期間に対応する第１期間前記の低分解
能パルス信号を遅延させるための第１の遅延回路と、前
記の第１の期間より短い第２の期間前記の低分解能パル
ス信号を遅延させるための第２の遅延回路とを含有し、
前記のゲート装置は、前記の第２の遅延回路及び遅延さ
れていない低分解能パルス信号に応答してラッチ信号を
生成するためのラッチ装置を含有することを特徴とする
前記の装置。
（４）請求項３に記載の装置において、前記のゲート装
置は、更に、前記のラッチ装置と前記の第１の遅延回路
とに応答して、ゲート信号を生成するためのＡＮＤゲー
ト、及び、前記のＡＮＤゲートに応答して除勢信号を生
成し、前記の低分解能回復装置からの低分解能パルス信
号に応答して付勢信号を生成するための付勢装置を含有
することを特徴とする前記の装置。
（５）請求項４に記載の装置において、前記の除勢装置
は、前記の付勢信号に応答して前記の高分解能パルス信
号を前記の出力装置に供給し、前記の除勢信号に応答し
て、前記の高分解能パルス信号が前記の出力装置に供給
されるのを阻止するための第２のラッチ装置を含有する
ことを特徴とする前記の装置。
（６）請求項５に記載の装置であつて、更に、前記の高
分解能パルス信号を遅延させるための第２の遅延装置を
含有することを特徴とする前記の装置。
（７）請求項２に記載の装置において前記のゲート装置
は、前記の低分解能パルス信号に応答して付勢信号を供
給し、前記の遅延された低分解能パルス信号に応答して
除勢信号を供給するための付勢装置を含有することを特
徴とする前記の装置。
（８）請求項７に記載の装置において、前記の除勢装置
は、前記の付勢信号に応答して前記の高分解能パルス信
号を前記の出力装置に供給し、前記の除勢信号に応答し
て前記の高分解能パルス信号が前記の出力装置に供給さ
れるのを阻止するための第２のラッチ装置を含有するこ
とを特徴とする前記の装置。
（９）請求項８に記載の装置であつて、更に、前記の高
分解能パルス信号を遅延させるための第２の遅延装置を
含有することを特徴とする前記の装置。
（１０）請求項２に記載の装置において、前記の除勢装
置は、前記の検出装置に応答して、前記の高分解能パル
ス信号が前記の出力装置に供給されるのを阻止するため
の第２のラッチ装置を含有することを特徴とする前記の
装置。
（１１）請求項１０に記載の装置であつて、更に、前記
の高分解能パルス信号を遅延させるための第２の遅延装
置を含有することを特徴とする前記の装置。
（１２）ランレングス制限コード内のディジタル情報を
回復するための方法であつて、前記のディジタル情報を
表わす高分解能パルス信号を生成するステップと、前記の高分解能パルス信号からディジタル情報を回復す
るステップと、ディジタル情報を表わす低分解能パルス信号を生成する
ステップと、前記の低分解能パルス信号内の一定の期間の遷移の欠除
を検出するステップと、及び検出された一定の期間に対応する期間高分解能パル
ス信号からのディジタル情報の回復を除勢するステップ
とを有することを特徴とする前記の方法。
（１３）請求項１２に記載の方法において、前記の低分
解能パルス信号内の一定期間のパルスの欠除の検出は、
前記の低分解能パルス信号を一定期間だけ遅延させ、遅
延された低分解能パルス信号と遅延されてない低分解能
パルス信号とから、パルスが一定期間の低分解能パルス
信号内で発生したかどうかを決定することにより達成さ
れることを特徴とする前記の方法。
（１４）請求項１３に記載の方法であつて、高分解能パ
ルス信号を前記の第１の一定期間より短い第２の一定期
間だけ遅延させるステップを含有することを特徴とする
前記の方法。