JPS61224181A - 同期クロツク信号取出し方法および装置 - Google Patents
同期クロツク信号取出し方法および装置Info
- Publication number
- JPS61224181A JPS61224181A JP61058419A JP5841986A JPS61224181A JP S61224181 A JPS61224181 A JP S61224181A JP 61058419 A JP61058419 A JP 61058419A JP 5841986 A JP5841986 A JP 5841986A JP S61224181 A JPS61224181 A JP S61224181A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- encoded
- clock signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシングルまたはダブルプツシティ符号化信号か
ら同期クロック信号を取出す方法およびこの方法を実施
することができる装置に関する。
ら同期クロック信号を取出す方法およびこの方法を実施
することができる装置に関する。
この方法および装置はディスク読取装置によって送出さ
れた信号を伝送または処理するのに利用でき、これら信
号は同じ変調周波数Ｆにより、シングルデンシティで（
すなわちＦＭ方式によって）またはダブルデンシティで
（ずなわらＭＦＭ方式によって）符号化されている。そ
の変調周波数は受けた信号の最小間隔のパルス間の時間
間隔Ｔ（第３図参照）の逆数である。
れた信号を伝送または処理するのに利用でき、これら信
号は同じ変調周波数Ｆにより、シングルデンシティで（
すなわちＦＭ方式によって）またはダブルデンシティで
（ずなわらＭＦＭ方式によって）符号化されている。そ
の変調周波数は受けた信号の最小間隔のパルス間の時間
間隔Ｔ（第３図参照）の逆数である。
発明の背景
ＦＭまたはＭＦＭで符号化された信号を受けた時に、２
進データを表わす信号をそれから引き出そうとする場合
、この符号化信号から同期クロック信号を発生させ、こ
れによって、１つのデータを表わす情報がその符号化信
号中の他の情報から区別され得ることを確実にするウィ
ンドウを生ぜしめることができる。このクロック信号は
正確ではないがデータセパレータと呼ばれており、この
クロック信号の発生を可能にするデータセパレータ回路
もまた周知である。それでも、その技術状態において、
これら回路にはＦＭモードで機能する１つのある周波数
の発振器と、ＭＦＭモードで機能する別のより高い周波
数の発振器とが必要なのである。したがって、その技術
状態における回路はクロック信号を再生できるカウンタ
をチャージするためにデータ自体を使用している。これ
らの装置は、信号の大きさが変る場合に、同じ変動を受
けたデータに相当するクロック信号の周期に変動が生じ
るという欠点を有している。これら変動は±２０％程度
であり、全システムの瞬時回転速度の±５％の変動に等
しい。
進データを表わす信号をそれから引き出そうとする場合
、この符号化信号から同期クロック信号を発生させ、こ
れによって、１つのデータを表わす情報がその符号化信
号中の他の情報から区別され得ることを確実にするウィ
ンドウを生ぜしめることができる。このクロック信号は
正確ではないがデータセパレータと呼ばれており、この
クロック信号の発生を可能にするデータセパレータ回路
もまた周知である。それでも、その技術状態において、
これら回路にはＦＭモードで機能する１つのある周波数
の発振器と、ＭＦＭモードで機能する別のより高い周波
数の発振器とが必要なのである。したがって、その技術
状態における回路はクロック信号を再生できるカウンタ
をチャージするためにデータ自体を使用している。これ
らの装置は、信号の大きさが変る場合に、同じ変動を受
けたデータに相当するクロック信号の周期に変動が生じ
るという欠点を有している。これら変動は±２０％程度
であり、全システムの瞬時回転速度の±５％の変動に等
しい。
発明の目的および概要
したがって、本発明の目的は、発振器の周波数を修正す
ることなく、ＦＭまたはＭＦＭモードにて同じように良
く機能でき、しかもデータの大きさの変動に影響されな
いクロック信号を取出す方法を提案することにある。
ることなく、ＦＭまたはＭＦＭモードにて同じように良
く機能でき、しかもデータの大きさの変動に影響されな
いクロック信号を取出す方法を提案することにある。
第１の目的は、受けた変調信号から一定の持続時間Ｔま
たは２Ｔを有する値の２進データ信号を取出すことので
きるウィンドウを含んだ同期クロック信号を、受けた信
号の最小間隔のパルスを隔てている時間間隔Ｔに相当す
る変調周波数によってシングルまたはダブルデンシティ
で符号化された信号から取出す方法であって、符号化信
号の前縁を検出し、前縁の検出に続いて少なくとも１つ
の特定値によって２進カウンタをチャージし、符号化信
号の変調周波数に対する周波数比がカウンタの容量Ｎに
等しいような周波数を有する発振器によって伝送された
パルスをカウントすることでなる方法を与えることによ
って得られる。
たは２Ｔを有する値の２進データ信号を取出すことので
きるウィンドウを含んだ同期クロック信号を、受けた信
号の最小間隔のパルスを隔てている時間間隔Ｔに相当す
る変調周波数によってシングルまたはダブルデンシティ
で符号化された信号から取出す方法であって、符号化信
号の前縁を検出し、前縁の検出に続いて少なくとも１つ
の特定値によって２進カウンタをチャージし、符号化信
号の変調周波数に対する周波数比がカウンタの容量Ｎに
等しいような周波数を有する発振器によって伝送された
パルスをカウントすることでなる方法を与えることによ
って得られる。
本発明によれば、チャージするステップはデータパルス
が時間間隔Ｔの整数倍だけ隔てられている時特定値（ｘ
）を生じさせる一方、データパルスが時間間隔Ｔの端数
によって隔てられている時はカウンタの容量の半分に等
しい値だけ増加された特定値（Ｘ）によってチャージン
グを行なうようにし、かつクロック信号のザンブリング
はカウンタの最上位ビットを介して行われることを特徴
としている。
が時間間隔Ｔの整数倍だけ隔てられている時特定値（ｘ
）を生じさせる一方、データパルスが時間間隔Ｔの端数
によって隔てられている時はカウンタの容量の半分に等
しい値だけ増加された特定値（Ｘ）によってチャージン
グを行なうようにし、かつクロック信号のザンブリング
はカウンタの最上位ビットを介して行われることを特徴
としている。
本発明の他の目的はこの方法を実施できる装置を提供す
ることにある。
ることにある。
この目的は、容量Ｎが符号化信号の変調周波数Ｆに対す
る発振器周波数ＦＨの比に比例していて確定値の前にチ
ャージされるカウンタにクロック信号を与える発振器（
１１）と、出力をカウンタのチャージングを有効にする
入力（１００）に接続して符号化信号の前縁を検出する
回路（１２〜１５）とを有し、そのカウンタの最上位の
出力（Ｑ４）は符号化信号がこの最上位に相当するチャ
ージング入力に戻される場合に同期クロック信号を与え
ることを特徴とするシングルまたはダブルデンシティで
符号化された信号からの同期クロック信号取出し装置を
与えることによって得られる。
る発振器周波数ＦＨの比に比例していて確定値の前にチ
ャージされるカウンタにクロック信号を与える発振器（
１１）と、出力をカウンタのチャージングを有効にする
入力（１００）に接続して符号化信号の前縁を検出する
回路（１２〜１５）とを有し、そのカウンタの最上位の
出力（Ｑ４）は符号化信号がこの最上位に相当するチャ
ージング入力に戻される場合に同期クロック信号を与え
ることを特徴とするシングルまたはダブルデンシティで
符号化された信号からの同期クロック信号取出し装置を
与えることによって得られる。
本発明の更なる特徴、利点は、図面と関係させて説明を
読むことによりさらに明確となろう。
読むことによりさらに明確となろう。
好適な実施例の説明
第１図は本発明の模範的実施例を示し、第２図は従来技
術の回路を示し、第３図は本発明によるモードまたは従
来技術のモードによって出力された各種信号のタイミン
グ図を示している。
術の回路を示し、第３図は本発明によるモードまたは従
来技術のモードによって出力された各種信号のタイミン
グ図を示している。
第１図は本発明の具体例を示したもので、ここにおいて
、リンク１７はシングルデンシティに符号化された信号
ＤＩ７Ｍまたはダブルデンシティに符号化された信号Ｄ
ＭＦＭを受け、その符号化信号はたとえばフロッピーデ
ィスクの読取りヘッドから来る。この符号化信号は第■
にゲー）１２の入力１２０へ、第２に３つ直列に接続さ
れたインバータ１３、Ｉ４．１５を含む反転回路の人力
に送られる。この反転回路はＡＮＤゲート１２の第２人
力１２１へ接続されている。ＡＮＤゲート１２の出力１
２２は２進カウンタｌＯのチャージング制御人力１００
へ接続される。この２進カウンタ１０はそのクロック入
力＋０６に、Ｆ Ｈ＝ Ｎ −Ｆのような周波数で発振
している発振ｉ１１の出力＋１０を受ける。符号Ｎは２
進カウンタの容量を表わしていて、第１図の例ではＩ６
である。符号Ｆは受けた信号の変調周波数を表わしてい
る。この周波数Ｆは、信号ＭＦＭの場合、未符号化２進
信号ＤＩ３（第３図参照）の各ビットを分けている時間
間隔Ｔに相当する。最も低い重みを有するチャージング
人力！０！および２進カウンタｌＯのチャージング入力
１０３は論理レベル“ｌ”を表わす＋５ボルトの電位に
接続されている。チャージング入力＋０２はＯボルトの
電位に接続され、最も高い重みを有するチャージング人
力＋０４はカウンタの出力Ｑ４を受けており、この出力
は最上位ビットに相当する。チャージング入力１０１〜
１０４は昇順になっている。後述するように、この出力
は受けた符号化信号の同期クロック信号を含む信号０４
ＦＭまたはＱ４ＭＦＭを送出する。
、リンク１７はシングルデンシティに符号化された信号
ＤＩ７Ｍまたはダブルデンシティに符号化された信号Ｄ
ＭＦＭを受け、その符号化信号はたとえばフロッピーデ
ィスクの読取りヘッドから来る。この符号化信号は第■
にゲー）１２の入力１２０へ、第２に３つ直列に接続さ
れたインバータ１３、Ｉ４．１５を含む反転回路の人力
に送られる。この反転回路はＡＮＤゲート１２の第２人
力１２１へ接続されている。ＡＮＤゲート１２の出力１
２２は２進カウンタｌＯのチャージング制御人力１００
へ接続される。この２進カウンタ１０はそのクロック入
力＋０６に、Ｆ Ｈ＝ Ｎ −Ｆのような周波数で発振
している発振ｉ１１の出力＋１０を受ける。符号Ｎは２
進カウンタの容量を表わしていて、第１図の例ではＩ６
である。符号Ｆは受けた信号の変調周波数を表わしてい
る。この周波数Ｆは、信号ＭＦＭの場合、未符号化２進
信号ＤＩ３（第３図参照）の各ビットを分けている時間
間隔Ｔに相当する。最も低い重みを有するチャージング
人力！０！および２進カウンタｌＯのチャージング入力
１０３は論理レベル“ｌ”を表わす＋５ボルトの電位に
接続されている。チャージング入力＋０２はＯボルトの
電位に接続され、最も高い重みを有するチャージング人
力＋０４はカウンタの出力Ｑ４を受けており、この出力
は最上位ビットに相当する。チャージング入力１０１〜
１０４は昇順になっている。後述するように、この出力
は受けた符号化信号の同期クロック信号を含む信号０４
ＦＭまたはＱ４ＭＦＭを送出する。
第２図の回路は従来技術のものを示している。
この回路において、リンク２７は符号化信号を受けてそ
れを２進カウンタ２０のチャージング入力２００へ送る
。この２進カウンタ２０は、２０６にて、周波数Ｆ Ｈ
を有する発振器２１によって供給されたクロック信号を
受ける。カウンタ２０のチャージング入力ＡおよびＣは
論理レベル“Ｉ”に相当する＋５ボルトの電位に接続さ
れ、カウンタ よのチャージング人力Ｂ
およびＤは論理レベル“０”に相当する０ボルトの電位
に接続されている。カウンタ２０の出力Ｑは最上位ビッ
トに相当し、Ｄ形マルチバイブレータ２６のクロック入
力２６０に供給される。その出力１は入力２６１に接続
されている。このマルチバイブレーク２６の出力ｑは信
号ＲＣＬＫを供給する。
れを２進カウンタ２０のチャージング入力２００へ送る
。この２進カウンタ２０は、２０６にて、周波数Ｆ Ｈ
を有する発振器２１によって供給されたクロック信号を
受ける。カウンタ２０のチャージング入力ＡおよびＣは
論理レベル“Ｉ”に相当する＋５ボルトの電位に接続さ
れ、カウンタ よのチャージング人力Ｂ
およびＤは論理レベル“０”に相当する０ボルトの電位
に接続されている。カウンタ２０の出力Ｑは最上位ビッ
トに相当し、Ｄ形マルチバイブレータ２６のクロック入
力２６０に供給される。その出力１は入力２６１に接続
されている。このマルチバイブレーク２６の出力ｑは信
号ＲＣＬＫを供給する。
ここで、各信号のタイミングを示した第３図を参照して
従来のものの機能を説明する。第３図において、最初の
行は信号ＤＩ３（未符号化２進デーク）を示しており、
受信データのダブルデンシティ符号化信号に相当する２
進値を表わしている。行ｖａｎ（２進データ値）は、ビ
ット０に関連したセルにおけるデータの値が論理レベル
“ｌ”に相当し、ビット２に関連したセルにおける２進
データの値が論理レベル“Ｏ”に相当していると示すこ
とができる。信号ＤＢの２進値は変調周波数に相当する
時間間隔Ｔに変わる。
従来のものの機能を説明する。第３図において、最初の
行は信号ＤＩ３（未符号化２進デーク）を示しており、
受信データのダブルデンシティ符号化信号に相当する２
進値を表わしている。行ｖａｎ（２進データ値）は、ビ
ット０に関連したセルにおけるデータの値が論理レベル
“ｌ”に相当し、ビット２に関連したセルにおける２進
データの値が論理レベル“Ｏ”に相当していると示すこ
とができる。信号ＤＢの２進値は変調周波数に相当する
時間間隔Ｔに変わる。
２進信号がＦＭによって、またはＭＦＭによって符号化
されると、符号化信号はクロック信号またはデータパル
スのいずれかを与える。ＦＭコードはしばしばシングル
デンシティ符号化信号と、ＭＦＭコードはダブルデンシ
ティ符号化信号と呼ばれるものである。符号ＤＦＭで示
した行に示したＦＭコードにおいて、時間間隔２Ｔごと
に、１つのビットによるものとされかつ１つのセルに相
当するものが“クロックパルス°と呼ばれるパルス（符
号Ｃによって表示）によって開始され、その後にＤＦＭ
の行に符号ｄで示したデータパルスが続いている。この
データｄは値゛Ｏ”またはη”であり、セルのほぼ中間
に位置される。ＭＦＭ符号化信号（ダブルデンシティ、
第３図に符号ＤＭＦＭで示した行で表示）については、
クロックパルスとして知られているパルスは、データビ
ットがゼロである場合を除き、かつゼロがすでに前にあ
るような条件では、表われない。第３図において、Ｔは
変調周波数Ｆと関連した時間間隔である。第３図のＨの
行はクロック信号を表わしており、その周波数はＭＦＭ
またはＦＭによって伝送される変調周波数の１６倍に等
しい。事実、ＦＭにおいては、ピッ）０と関連した時間
間隔は時間間隔２Ｔに相当する。この値１６は第１図の
カウンタ！０の容量に等しい。
されると、符号化信号はクロック信号またはデータパル
スのいずれかを与える。ＦＭコードはしばしばシングル
デンシティ符号化信号と、ＭＦＭコードはダブルデンシ
ティ符号化信号と呼ばれるものである。符号ＤＦＭで示
した行に示したＦＭコードにおいて、時間間隔２Ｔごと
に、１つのビットによるものとされかつ１つのセルに相
当するものが“クロックパルス°と呼ばれるパルス（符
号Ｃによって表示）によって開始され、その後にＤＦＭ
の行に符号ｄで示したデータパルスが続いている。この
データｄは値゛Ｏ”またはη”であり、セルのほぼ中間
に位置される。ＭＦＭ符号化信号（ダブルデンシティ、
第３図に符号ＤＭＦＭで示した行で表示）については、
クロックパルスとして知られているパルスは、データビ
ットがゼロである場合を除き、かつゼロがすでに前にあ
るような条件では、表われない。第３図において、Ｔは
変調周波数Ｆと関連した時間間隔である。第３図のＨの
行はクロック信号を表わしており、その周波数はＭＦＭ
またはＦＭによって伝送される変調周波数の１６倍に等
しい。事実、ＦＭにおいては、ピッ）０と関連した時間
間隔は時間間隔２Ｔに相当する。この値１６は第１図の
カウンタ！０の容量に等しい。
ＱＤの行は第２図（従来例）のカウンタの出力Ｑを介し
て出力される信号を表わしている。この従来のものの機
能は次のとおりである。カウンタ２０がそのチャージン
グ入力２００において第３図のＤＭＦＭの行に示した信
号のような信号ＤＭＦＭを受けている時、ビットＯのパ
ルスが現われると、このカウンタには５が入り、パルス
が停止してカウンタ２０がクロックパルス２１をカウン
ト開始する時まで、そのパルスの持続時間の間５に保持
されることになり、これはビット！に相当するデータパ
ルスが現われるまでそうである。ビット０のパルスの出
現時にカウンタに５が入り、パルスが終了時にカウント
を再開し、ビット２とビット３とを分けているクロック
パルスが出現するまで続ける。そのパルスの出現時には
、ＱＤの行のタイミング図から理解されるとおり、カウ
ンタは！６進値のＢから値５になり、そのパルスの終わ
りまでその値５を保持する。このパルスは信号ＱＤの周
期の変更をもたらし、符号化データ信号および信号ＱＤ
を処理する回路はこの変更をエラーと解釈するであろう
と思われる。符号化データ信号および信号ＱＤを処理す
る処理回路は良く知られているものなのでここでは図示
しない。カウンタはそのカウント方向を再度追跡し、ビ
ット４に関連するデータパルスが現れると、その出力Ｑ
Ｄは１６進値Ｂから値５へ動き始め、そして一旦パルス
が終ると再び通常のカウントを開始する。
て出力される信号を表わしている。この従来のものの機
能は次のとおりである。カウンタ２０がそのチャージン
グ入力２００において第３図のＤＭＦＭの行に示した信
号のような信号ＤＭＦＭを受けている時、ビットＯのパ
ルスが現われると、このカウンタには５が入り、パルス
が停止してカウンタ２０がクロックパルス２１をカウン
ト開始する時まで、そのパルスの持続時間の間５に保持
されることになり、これはビット！に相当するデータパ
ルスが現われるまでそうである。ビット０のパルスの出
現時にカウンタに５が入り、パルスが終了時にカウント
を再開し、ビット２とビット３とを分けているクロック
パルスが出現するまで続ける。そのパルスの出現時には
、ＱＤの行のタイミング図から理解されるとおり、カウ
ンタは！６進値のＢから値５になり、そのパルスの終わ
りまでその値５を保持する。このパルスは信号ＱＤの周
期の変更をもたらし、符号化データ信号および信号ＱＤ
を処理する回路はこの変更をエラーと解釈するであろう
と思われる。符号化データ信号および信号ＱＤを処理す
る処理回路は良く知られているものなのでここでは図示
しない。カウンタはそのカウント方向を再度追跡し、ビ
ット４に関連するデータパルスが現れると、その出力Ｑ
Ｄは１６進値Ｂから値５へ動き始め、そして一旦パルス
が終ると再び通常のカウントを開始する。
ビット４に相当するこのデータパルスは再び信号ＱＤの
周期内で変更を生じさせる。この変更もまたクロック信
号ＲＣＬＫを発生できる符号化データ信号および信号Ｑ
Ｄの処理回路によってエラーとして解釈される。クロッ
ク信号ＲＣＬＫは、符号化信号のデータパルスが同じ位
相関係を保たせることに関するウィンドウを含んでおり
、ダブルデンシティ符号化信号のビット２．３および４
の場合はない。
周期内で変更を生じさせる。この変更もまたクロック信
号ＲＣＬＫを発生できる符号化データ信号および信号Ｑ
Ｄの処理回路によってエラーとして解釈される。クロッ
ク信号ＲＣＬＫは、符号化信号のデータパルスが同じ位
相関係を保たせることに関するウィンドウを含んでおり
、ダブルデンシティ符号化信号のビット２．３および４
の場合はない。
第３図のＱ４ＭＦＭの行は、第１図のカウンタＩＯがダ
ブルデンシティ符号化信号（ＤＭＦＭ）を受けるような
場合、このカウンタｌＯの出力Ｑ４によって与えられる
信号を示している。第１図の場合、回路１２．１３．１
４．１５はデータパルスまたはデータを分けているクロ
ックパルスの旧縁の検出を行い、これら前縁はカウンタ
ｌＯの出力Ｑ４によって与えられる信号により構成され
たウィンドウに関して所望のデータの中心の関数として
任意に選択された特定値の５のチャージを行うことがで
きる。この時から、ビット０のデータと関連するような
前縁に相当するパルスが現われ、カウンタはその特定値
Ｘ（本例では５）にチャージされ、クロックパルスをカ
ウント開始してデータビットＩの前縁に関連する別なパ
ルスが現われる時まで続ける。この場合において、カウ
ンタのチャージング値は出力Ｑ４の前の値に依存する。
ブルデンシティ符号化信号（ＤＭＦＭ）を受けるような
場合、このカウンタｌＯの出力Ｑ４によって与えられる
信号を示している。第１図の場合、回路１２．１３．１
４．１５はデータパルスまたはデータを分けているクロ
ックパルスの旧縁の検出を行い、これら前縁はカウンタ
ｌＯの出力Ｑ４によって与えられる信号により構成され
たウィンドウに関して所望のデータの中心の関数として
任意に選択された特定値の５のチャージを行うことがで
きる。この時から、ビット０のデータと関連するような
前縁に相当するパルスが現われ、カウンタはその特定値
Ｘ（本例では５）にチャージされ、クロックパルスをカ
ウント開始してデータビットＩの前縁に関連する別なパ
ルスが現われる時まで続ける。この場合において、カウ
ンタのチャージング値は出力Ｑ４の前の値に依存する。
もし、出力Ｑ４がゼロであったとすれば、カウンタは５
にチャージされ、一方、値Ｑ４が符号化信号ＤＭＦＭの
旧縁の出現に先立つクロックパルスまで“Ｉ”であった
とずれば、カウンタは１６進値のＤまでチャージする。
にチャージされ、一方、値Ｑ４が符号化信号ＤＭＦＭの
旧縁の出現に先立つクロックパルスまで“Ｉ”であった
とずれば、カウンタは１６進値のＤまでチャージする。
最初はビットＯの間、カウンタ１０の出力Ｑ４がＱ４Ｍ
ＦＭに相当するゼロのレベルであったとする。開始値が
１である場合には、出力Ｑ４ＭＦＭは第３図に示したも
のとは逆になる。ビット２とビット３とを区別している
クロックパルスが符号化データ信号に介入し３Ｔ／２に
等しい時間間隔だけビットｌと関連するデータパルスか
ら離れている時、カウンタのチャージングは、ビットＩ
の間にチャージングが終ったところであって信号Ｑ４Ｍ
ＦＭの周期と干渉しないところから逆方向の１６進値の
位置にて生じ始める。したがって、従来の欠点はここで
は生じない。他方、カウンタのチャージングはデータパ
ルスｄまたはクロックパルスＣの前縁で発生するので、
この同期によって、読取り時に発生するデータの大きさ
の変動の無視できない影響を除くことができる。この変
動は±２０％程度であり、フロッピーディスクの場合、
ディスクの回転速度の±５％のエラーに等価である。し
たがって、これは本発明の第２のｆｌ１点を構成してい
る。Ｑ４ＦＭの行では、第１図のカウンタの出力Ｑ４に
おける信号は、カウンタがシングルデンシティ符号化信
号ＤＦＭを受けている場合、および出力Ｑ４が最初から
ゼロレベルであった場合を示している。出力Ｑ４が最初
からレベルｌであれば、反転信号Ｑ４ＦＭが得られる。
ＦＭに相当するゼロのレベルであったとする。開始値が
１である場合には、出力Ｑ４ＭＦＭは第３図に示したも
のとは逆になる。ビット２とビット３とを区別している
クロックパルスが符号化データ信号に介入し３Ｔ／２に
等しい時間間隔だけビットｌと関連するデータパルスか
ら離れている時、カウンタのチャージングは、ビットＩ
の間にチャージングが終ったところであって信号Ｑ４Ｍ
ＦＭの周期と干渉しないところから逆方向の１６進値の
位置にて生じ始める。したがって、従来の欠点はここで
は生じない。他方、カウンタのチャージングはデータパ
ルスｄまたはクロックパルスＣの前縁で発生するので、
この同期によって、読取り時に発生するデータの大きさ
の変動の無視できない影響を除くことができる。この変
動は±２０％程度であり、フロッピーディスクの場合、
ディスクの回転速度の±５％のエラーに等価である。し
たがって、これは本発明の第２のｆｌ１点を構成してい
る。Ｑ４ＦＭの行では、第１図のカウンタの出力Ｑ４に
おける信号は、カウンタがシングルデンシティ符号化信
号ＤＦＭを受けている場合、および出力Ｑ４が最初から
ゼロレベルであった場合を示している。出力Ｑ４が最初
からレベルｌであれば、反転信号Ｑ４ＦＭが得られる。
このとき、出力Ｑ４はどんな場合も、符号化信号ＤＦＭ
１ＤＭＦＭと同期されたクロックを供給することになる
。
１ＤＭＦＭと同期されたクロックを供給することになる
。
さらに、本発明の精神の範囲内にて当業者による変化変
形も行なわれる。
形も行なわれる。
第１図は本発明の好適な一実施例を示す回路図、第２図
は従来例を示す回路図、第３図は本発明および従来例に
よる回路の要部信号を示すタイミング図である。 １０・・２進カウンタ、ＩＩ・・発振器、２０・・カウ
ンタ、２１・・発ｒｆｚＶａ、２６・・Ｄ型マ（ほか１
名）
は従来例を示す回路図、第３図は本発明および従来例に
よる回路の要部信号を示すタイミング図である。 １０・・２進カウンタ、ＩＩ・・発振器、２０・・カウ
ンタ、２１・・発ｒｆｚＶａ、２６・・Ｄ型マ（ほか１
名）
Claims (1)
- 【特許請求の範囲】 １ 受けた変調信号から一定の持続時間Ｔまたは２Ｔを
有する値の２進データ信号を取出すことのできるウィン
ドウを含んだ同期クロック信号を、受けた信号の最小間
隔のパルスを隔てている時間間隔Ｔに相当する変調周波
数によってシングルまたはダブルデンシティで符号化さ
れた信号から取出す方法であって、符号化信号の前縁を
検出し、前縁の検出に続いて少なくとも１つの特定値に
よって２進カウンタをチャージし、符号化信号の変調周
波数に対する周波数比がカウンタの容量Ｎに等しいよう
な周波数を有する発振器によって伝送されたパルスをカ
ウントすることでなる方法において、チャージするステ
ップはデータパルスが時間間隔Ｔの整数倍だけ隔てられ
ている時特定値（Ｘ）を生じさせる一方、データパルス
が時間間隔Ｔの端数によって隔てられている時はカウン
タの容量の半分に等しい値だけ増加された特定値（Ｘ）
によってチャージングを行なうようにし、かつクロック
信号のサンプリングはカウンタの最上位ビットを介して
行われることを特徴とする同期クロック信号取出し方法
。 ２ 容量Ｎが符号化信号の変調周波数Ｆに対する発振器
周波数Ｆ＿Ｈの比に比例していて確定値の前にチャージ
されるカウンタにクロック信号を与える発振器（１１）
と、出力をカウンタのチャージングを有効にする入力（
１００）に接続して符号化信号の前縁を検出する回路（
１２〜１５）とを有し、そのカウンタの最上位の出力（
Ｑ＿４）は符号化信号がこの最上位に相当するチャージ
ング入力に戻される場合に同期クロック信号を与えるこ
とを特徴とするシングルまたはダブルデンシティで符号
化された信号からの同期クロック信号取出し装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8503924A FR2579042B1 (fr) | 1985-03-18 | 1985-03-18 | Procede d'extraction d'un signal d'horloge synchrone a partir d'un signal code en simple ou double intensite, et dispositif permettant la mise en oeuvre du procede |
| FR8503924 | 1985-03-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224181A true JPS61224181A (ja) | 1986-10-04 |
Family
ID=9317275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61058419A Pending JPS61224181A (ja) | 1985-03-18 | 1986-03-18 | 同期クロツク信号取出し方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4809304A (ja) |
| EP (1) | EP0196255B1 (ja) |
| JP (1) | JPS61224181A (ja) |
| DE (1) | DE3668090D1 (ja) |
| FR (1) | FR2579042B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9100065A (nl) * | 1991-01-16 | 1992-08-17 | Philips Nv | Werkwijze en inrichting voor het opwekken van een kloksignaal uit een biphase gemoduleerd digitaal signaal. |
| GB2287622B (en) * | 1994-03-17 | 1998-10-28 | Nissan Motor | Multiplex serial data communication circuit network and method and motor control system and method using multiplex serial data communication circuit network |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2013880C3 (de) * | 1970-03-23 | 1974-02-21 | Siemens Ag, 1000 Berlin U. 8000 Muenchen | Schaltungsanordnung zum Erzeugen von Taktimpulsen |
| US3795903A (en) * | 1972-09-29 | 1974-03-05 | Ibm | Modified phase encoding |
| US4307381A (en) * | 1977-11-04 | 1981-12-22 | Discovision Associates | Method and means for encoding and decoding digital data |
| FR2410920A1 (fr) * | 1977-11-30 | 1979-06-29 | Materiel Telephonique | Systeme de recuperation d'horloge pour recepteur de transmission de donnees |
| FR2420253A1 (fr) * | 1978-03-17 | 1979-10-12 | Materiel Telephonique | Asservissement a boucle de phase numerique programmable |
| US4245264A (en) * | 1979-07-19 | 1981-01-13 | Control Systems, Inc. | Apparatus and method for digitally synchronizing the timing of a sequence of electrical output pulses in accordance with a selectable, permissably non-linear function of the timing of a sequence of electrical input pulses |
| US4281356A (en) * | 1979-11-28 | 1981-07-28 | R. C. Sanders Technology Systems, Inc. | Magnetic disk memory |
| JPS56132043A (en) * | 1980-03-19 | 1981-10-16 | Sony Corp | Bit clock reproducing circuit |
| JPS56160157A (en) * | 1980-04-22 | 1981-12-09 | Sony Corp | Bit clock reproducing circuit |
| JPS5829110A (ja) * | 1981-08-17 | 1983-02-21 | Hitachi Denshi Ltd | デイジタル信号の磁気記録方法 |
| DE3202945C2 (de) * | 1982-01-29 | 1985-12-05 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Anordnung zur Erzeugung von Fensterimpulsen (Daten- und gegebenenfalls Taktfensterimpulsen) für eine Separatorschaltung zur Trennung der Datenimpulse von Begleitimpulsen beim Lesen von Magnetband- oder Plattenspeichern, insbesondere von Floppy-Disk-Speichern |
| US4462051A (en) * | 1982-04-02 | 1984-07-24 | Ampex Corporation | Demodulator for an asynchronous binary signal |
| JPS58220534A (ja) * | 1982-06-17 | 1983-12-22 | Shinko Electric Co Ltd | 同期パルス抽出回路 |
| JPS5960718A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | セルフクロック装置 |
-
1985
- 1985-03-18 FR FR8503924A patent/FR2579042B1/fr not_active Expired
-
1986
- 1986-03-17 US US06/840,004 patent/US4809304A/en not_active Expired - Lifetime
- 1986-03-17 EP EP86400557A patent/EP0196255B1/fr not_active Expired - Lifetime
- 1986-03-17 DE DE8686400557T patent/DE3668090D1/de not_active Expired - Fee Related
- 1986-03-18 JP JP61058419A patent/JPS61224181A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2579042B1 (fr) | 1987-05-15 |
| EP0196255B1 (fr) | 1990-01-03 |
| EP0196255A1 (fr) | 1986-10-01 |
| US4809304A (en) | 1989-02-28 |
| DE3668090D1 (de) | 1990-02-08 |
| FR2579042A1 (fr) | 1986-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4222009A (en) | Phase lock loop preconditioning circuit | |
| NO883832D0 (no) | Fremgangsmaate og innretning for demodulasjon av et tofasesignal. | |
| US3652943A (en) | Apparatus including delay means for detecting the absence of information in a stream of bits | |
| US4520408A (en) | Clock signal synchronization apparatus and method for decoding self-clocking encoded data | |
| US4617526A (en) | Sync responsive clock generator for digital demodulators | |
| US4646167A (en) | Time code decoder | |
| US4127878A (en) | Magnetic tape recorder/reproducer for ratio recording with synchronized internal and external clock rates | |
| EP0205305B1 (en) | Data transmission and detection method | |
| JPS61224181A (ja) | 同期クロツク信号取出し方法および装置 | |
| US5025328A (en) | Circuit for decoding binary information | |
| JPH036694B2 (ja) | ||
| US3656149A (en) | Three frequency data separator | |
| US3713140A (en) | Decoder for delay modulation signals | |
| US3493962A (en) | Converter for self-clocking digital signals | |
| US4806907A (en) | Apparatus and method for digital data transmission | |
| US3728716A (en) | Digital signal decoder using two reference waves | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPS6037857A (ja) | Ｆｍ伝送方式 | |
| JPS62241176A (ja) | 再生復調装置 | |
| JPS5847525Y2 (ja) | ３周波数デ−タ復号装置 | |
| JPS6316935B2 (ja) | ||
| JPS60257616A (ja) | パルス発生回路 | |
| SU964677A1 (ru) | Устройство дл считывани информации с магнитного носител | |
| SU957260A2 (ru) | Устройство цифровой магнитной записи | |
| JP3081138B2 (ja) | 磁気記録データ読取回路 |