JPS62168439A - クロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔１既要〕 クロック再生回路において、ＮＲＺ符号のディジタル信
号の状態変化を検出し、状態変化の時だけこの検出信号
と電圧制御発振器の出力から得られた再生クロックとの
位相差を検出し、これが最小となる様に電圧制御発振器
の発振周波数を制御してクロックを再生する様にしたの
で回路が小型化される。

〔産業上の利用分野〕

本発明は、例えばディジタル衛星通信装置の復調部に使
用するクロック再生回路の改良に関するものである。

近年、スペースの有効利用を図る為に装での小型化が進
められている。この様な傾向はディジタル衛星通信装置
に対しても同様で、これに対処するにはこの装置を構成
する個々の回路を小型化することが必要である。

〔従来の技術〕

第４図は従来例のブロック図、第５図は第４図のタイム
チャートを示す。そこで、第５図を参照して第４図の動
作を説明する。

第４図において、端子ＩＮに入力した第５図−■に示す
様な非ゼロ復帰符号（以下ＮＲＺ符号と省略する）のデ
ィジタル信号を遅延回路１を通して騒ビット遅延させら
れたものと、遅延回路を通さないものとを排他的論理和
回路（以下ＥＸ−ＯＲ回路と省略する）２でＥＸ−ＯＲ
を取った後、帯域通過形フィルタ（以下ＢＰＦと省略す
る）３を通して基本波成分のみを抽出する（第５図−■
〜■参照）。

そして、このＢＰＦ　３の出力と、例えば約１．５ＭＨ
ｚの電圧制御発振器（以下ＶＣＯと省略する）７２の出
力とを位相比較器４で位相比較して位相差に対応する電
圧を取出す。この電圧はループフィルタ７１を介してｖ
ＣＯに加えられ、位相差が最小になる様に発振周波数が
制御される（第５図−■参照）。

そこで、入力したディジタル信号から抽出した基本波成
分に同期したｖＣＯ出力から得られたクロックが再生ク
ロックとして端子ＯＵＴから外部に送出される。

〔発明が解決しようとする問題点〕

しかし、この回路は、例えば約１．５ＭＩＩｚの遅延回
路、ＢＰＦ、位相比較器と比較的大きな回路部品を使用
するので、回路構成が大きくなると云う問題点がある。

〔問題点を解決する為の手段〕 上記の問題点は第１図に示す如く、入力する非ゼロ復帰
符号で構成されたディジタル信号の状態変化を検出する
状態変化検出部５と、該ディジタル信号の状態変化の時
だけ取出した再生クロックと該状態変化検出部の出力と
の位相比較を行う位相比較部６と、該位相比較部の出力
で制御された電圧制御発振器の出力より再生クロックを
得る電圧制御発振器部７とから構成された本発明のクロ
ック再生回路により解決される。

〔作用〕

本発明は、Ｄタイプフリップフロップ（以下り−ＦＦと
省略する）５１とＥＸ−ＯＲ＠路５２とを用いて入力し
たＮＲＺ符号のディジタル信号の状態変化を検出したも
のと、Ｄ−ＦＦ　５３とアンド回路６１で取出された状
態変化中の再生クロックとの位相差を差動増幅器６２で
取り、この位相差に対応する電圧が最小になる様にルー
プフィルタ７１を介してＶＣＯ７２に加えて発振周波数
を制御して再生クロックを得る様にした。

即ち、遅延回路など形状の大きな部品を使用しない回路
構成にしたので回路が小型化される。

〔実施例〕

第１図は本発明の実施例のブロック図、第２図は第１図
のタイムチャートで、第２図−（ａ）は同位相、第２図
−（ｂｌは遅れ位相、第２図−（Ｃ）は進み位相の場合
である。

ここで、同位相とはクロックの立上り点がＮＲＺ符号の
中央と一致している場合、遅れ位相とはクロックの立上
り点がＮＲＺ符号の中央よりφ１だけ右に寄っている場
合、進み位相とはφ２だけ左に寄っている場合である。

又、全図を通じて同一記号は同一対象物を示し、５は状
態変化検出部を、６は位相比較部、７は電圧制御発振器
部を示す。

まず、第２図−（ａ）を参照して第１図の動作を説明す
る。入力したＮＲＺ符号のディジタル信号は直接及びＤ
−ＦＦ　５１を通ってＮＲＺ符号の２ビツトだけシフト
してＥＸ−ＯＲ回路５２に加えられてＥＸ−ＯＲが取ら
れて状態変化が検出される（第２図−（ａ）−■〜■参
照）。

この検出信号はＤ−ＦＦ　５３と差動増幅器６２に加え
られるが、前者より状態変化した部分が“Ｈ”で、状態
変化しない部分が“Ｌ”の出力が得られる（第２図−（
ａ）−■参照）ので、これとＶＣＯ７２の出力から得ら
れた再生クロックとをアンド回路６１に加えて、“Ｈ”
の部分の再生クロックを抽出して差動増幅器６２に加え
る。

差動増幅器には、上記の様に検出信号も加えられている
ので差を取ると、第２図−（ａｌ−■の様に正、０．負
に変化する信号が得られるが、これをループフィルタ７
１を通すと正側と負側の面積が等しいので０が出力され
てＶＣＯ７２に加えられ、前と同じ周波数で発振する。

そこで、データから抽出したクロック成分に同期した再
生クロックが得られる。

次に、第２図−（ｂｌの場合の動作を説明する。

図において、Ｄ−ＦＦ　５１を通ったＮＲＺ符号は第２
図−（ｂｌ−■に示す様に第２図−（ａｌ−■よりも位
相がψｌだけ遅れて出力されるので、ＥＸ−ＯＲ回路５
２から第２図−（ｂｌ−■に示す様なデユーティファク
タが５０χよりも大きい波形の出力が得られる。

そして、この出力は直接及びＤ−ＦＦ　５３．アンド回
路６１を通って差動増幅器６２の（＋）及び（−）端子
に加えられて差が取られ（第２図−山）−■〜■参照）
、ループフィルタ７１を通すと正の直流電圧が得られる
。

この直流電圧はＶＣＯ７２に加えられ、この電圧が最小
になる様に発振周波数が制御されるので、データのクロ
ック成分に同期した再生クロックが送出される（第２図
−（ｂ）−■、■参照）。

第２図−（Ｃ）の場合は位相がψ２だけ進んだ場合で、
第２図−（Ｃ）−■、■、■の波形が第２図−（ａ）の
波形と異なるが、回路動作は同じである。

第３図は本発明の別の実施例′のブロック図で、入力す
るＮＲＺ符号のディジタル信号が２系列の場合を示すが
、回路動作は第１図の場合と同じである。

〔発明の効果〕

以上詳細に説明した様に、本発明によれば遅延回路、帯
域通過形フィルタ等の形状の大きな回路部品を使用しな
いので、回路が小型になると云う効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のタイムチャート、 第３図は本発明の別の実施例のブロック図、第４図は従
来例のブロック図、 第５図は第４図のタイムチャートを示す。 図において、 ５は状態変化検出部、 ６は位相比較部、 ７は電圧制御発振器部、 ５Ｌ　５３はＤタイプフリップフロップ、５２は排他的
論理和回路、 ６１はアンド回路、 ６２は差動増幅器、 ７１はループフィルタ、 ７２は電圧制御発振器を示す。 Ｍ３叶の実証り１１圀プロ・９２図 ％　１　図

Claims (1)

1. 【特許請求の範囲】 入力する非ゼロ復帰符号で構成されたディジタル信号の
   状態変化を検出する状態変化検出部（５）と、該ディジ
   タル信号の状態変化の時だけ取出した再生クロックと該
   状態変化検出部の出力との位相比較を行う位相比較部（
   ６）と、 該位相比較部の出力で制御された電圧制御発振器の出力
   より再生クロックを得る電圧制御発振器部（７）とから
   構成されたことを特徴とするクロック再生回路。