JPS5989036A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS5989036A JPS5989036A JP57197452A JP19745282A JPS5989036A JP S5989036 A JPS5989036 A JP S5989036A JP 57197452 A JP57197452 A JP 57197452A JP 19745282 A JP19745282 A JP 19745282A JP S5989036 A JPS5989036 A JP S5989036A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- period
- converter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、フロッピーディスクの読出し信号からデータ
の復調を行う場合などに用いられるＩＣ化に適したＰＬ
Ｌ回路に関する。
の復調を行う場合などに用いられるＩＣ化に適したＰＬ
Ｌ回路に関する。
パーツｆ ／ｌ／コンピュータの外部記憶装置としてフ
ロッピーディスク装置が多く用いられている。近年のフ
ロッピーディスク装置の発展はめざましく、初期の、今
は単密度記録と通称されている記録方式から、密歴を２
倍にした現在の倍密度記録方式まで用いられている。こ
のような記録方式のディスクから読出した信号からデー
タの復調を行うため、一般にＰＬＬ回路を用いて来た。
ロッピーディスク装置が多く用いられている。近年のフ
ロッピーディスク装置の発展はめざましく、初期の、今
は単密度記録と通称されている記録方式から、密歴を２
倍にした現在の倍密度記録方式まで用いられている。こ
のような記録方式のディスクから読出した信号からデー
タの復調を行うため、一般にＰＬＬ回路を用いて来た。
第１図は従来のＰＬＬ回路を示し、１は位相検波回路、
２，３はそれぞれ時定数の異なる低域ろ波器、４は前記
２種類のる波器の出力信号を切換えるスイッチ回路、５
は入力電圧に応じて発振周波数が変化する電圧制御発振
器、６はフロッピーディスクから読出されたデータ信号
７は基準信号、８は同期範囲を示す同期制御信号、９は
低域ろ波器通過後の検波回路出力である。
２，３はそれぞれ時定数の異なる低域ろ波器、４は前記
２種類のる波器の出力信号を切換えるスイッチ回路、５
は入力電圧に応じて発振周波数が変化する電圧制御発振
器、６はフロッピーディスクから読出されたデータ信号
７は基準信号、８は同期範囲を示す同期制御信号、９は
低域ろ波器通過後の検波回路出力である。
フロッピーディスクから読出されたデータイ言号６は、
同一のデータが連続しているシンクバイ） （５ｙｎｃ
ｂｙｔｅ ）期間すなわち位相同期期間Ｔ１と任意の
データが続くデータ期間′１゛２とに大別される１、デ
ータ期間Ｔ２は任意のデータが連続するためピークシフ
トと呼ばれるジッタが多いが一方、シンクバイト期間Ｔ
Ｉは同一データの連続であるためピークシフトによるジ
ッタはない。
同一のデータが連続しているシンクバイ） （５ｙｎｃ
ｂｙｔｅ ）期間すなわち位相同期期間Ｔ１と任意の
データが続くデータ期間′１゛２とに大別される１、デ
ータ期間Ｔ２は任意のデータが連続するためピークシフ
トと呼ばれるジッタが多いが一方、シンクバイト期間Ｔ
Ｉは同一データの連続であるためピークシフトによるジ
ッタはない。
従って、シンクバイト期間Ｔ１を示す同期制御信号８を
用いてＰＩ、Ｌ回路をロックさせていた。
用いてＰＩ、Ｌ回路をロックさせていた。
ＴＩ期間にフロッピーディスクから読出されたシンクバ
イトの信号は位相検波回路１で基準信号７と位相比較さ
れ、その位相差に応じた検波出力が出力される。この検
波出力は、時定数が小さく応答が早い低域ろ波器２によ
ってろ波され、切換えスイッチ４を介して、電圧制御発
振器５の発振周波数を制御する。こうして制御された電
圧制御発振器５の出力は、帰還ループを経て基準信号７
として再び位相検波回路１でフロッピーディスクから読
出されたデータ信号６との位相比較に用いられる。この
様に、回路がループを作っていること、及び低域ろ波器
２の時定数が小さいことから、電圧制御発振器５の出力
は、シンクバイト期間Ｔ１の間に速やかにフロッピーデ
ィスクからの読出し信号と位相が一致する。
イトの信号は位相検波回路１で基準信号７と位相比較さ
れ、その位相差に応じた検波出力が出力される。この検
波出力は、時定数が小さく応答が早い低域ろ波器２によ
ってろ波され、切換えスイッチ４を介して、電圧制御発
振器５の発振周波数を制御する。こうして制御された電
圧制御発振器５の出力は、帰還ループを経て基準信号７
として再び位相検波回路１でフロッピーディスクから読
出されたデータ信号６との位相比較に用いられる。この
様に、回路がループを作っていること、及び低域ろ波器
２の時定数が小さいことから、電圧制御発振器５の出力
は、シンクバイト期間Ｔ１の間に速やかにフロッピーデ
ィスクからの読出し信号と位相が一致する。
次にデータ期間Ｔ２では、位相検波回路１の検出出力の
うち、時定数が大きく応答の遅い低域ろ波器６によって
ろ波されたものが、同期制御信号８に応じて切換わった
切換えスイッチ４を介して、電圧制御発振器５に入力さ
れる。このＴ２期間は、既述の如く任意のデータが連続
するためピークシフトとよばれるジッタが多く、従って
その検波出力もジッタを多く含んでいる。
うち、時定数が大きく応答の遅い低域ろ波器６によって
ろ波されたものが、同期制御信号８に応じて切換わった
切換えスイッチ４を介して、電圧制御発振器５に入力さ
れる。このＴ２期間は、既述の如く任意のデータが連続
するためピークシフトとよばれるジッタが多く、従って
その検波出力もジッタを多く含んでいる。
しかし低域ろ波器３の時定数が大きく応答が遅いため、
変化の早いジッタに対しては、ろ波器出力はほとんど変
化せず、フロッピーディスクの回転むらなどのゆつくシ
した変化だけが出力されてくる。従って、Ｔ２期間には
、電圧制御発振器５も、ジッタなどのはやい変化には追
随しないで、基準信号７を出力する。
変化の早いジッタに対しては、ろ波器出力はほとんど変
化せず、フロッピーディスクの回転むらなどのゆつくシ
した変化だけが出力されてくる。従って、Ｔ２期間には
、電圧制御発振器５も、ジッタなどのはやい変化には追
随しないで、基準信号７を出力する。
上記の如く時定数の異なる２種類の低域ろ波器を用い、
シンクバイト期間Ｔ１と、それ以外のデータ期間１゛２
とで、電圧制御発振器を制御するろ波器出力を切換える
ことによって、シンクバイト期間に読出した信号の位相
に同期した基準信号７を作ることができる。この従来例
の各部波形を第２図に示す。
シンクバイト期間Ｔ１と、それ以外のデータ期間１゛２
とで、電圧制御発振器を制御するろ波器出力を切換える
ことによって、シンクバイト期間に読出した信号の位相
に同期した基準信号７を作ることができる。この従来例
の各部波形を第２図に示す。
しかし上述した説明は理想的な動作を述べたものであり
、実際には、２種類の低域ろ波器２６の出力電圧値が、
シンクバイト期間が終了して切換えスイッチ４が切換え
られる際に一致せず、この電圧差が位相誤差となってし
まい、正常なＰＬＬ回路として動作しなくなる恐れが多
いため、通常、ろ波器出力電圧を回路ごとに調整しなく
てはならない。この様に、従来技術には、低域ろ波器を
２種類用いるため、部品点数が多く、しかも調整個所が
多く、ＩＣ化に適さない等の欠点があった。
、実際には、２種類の低域ろ波器２６の出力電圧値が、
シンクバイト期間が終了して切換えスイッチ４が切換え
られる際に一致せず、この電圧差が位相誤差となってし
まい、正常なＰＬＬ回路として動作しなくなる恐れが多
いため、通常、ろ波器出力電圧を回路ごとに調整しなく
てはならない。この様に、従来技術には、低域ろ波器を
２種類用いるため、部品点数が多く、しかも調整個所が
多く、ＩＣ化に適さない等の欠点があった。
本発明の目的は、上記従来技術の欠点をなくし、部品点
数が少なく、かつ調整個所がなく、ＩＣ化に適したＰＬ
Ｌ回路を提供することにあるｑ 〔発明の概要〕 上記目的を達成するために本発明においては低域ろ波器
′ｆ：１個だけ用い、とのる波器の出力電圧をＡ−Ｄ変
換して、保持回路に入力して任意の期間保持可能とし、
この保持回路出力をＤ −Ａ変換したアナログ出力電圧
を電圧制御発振器の発振周波数制御入力とすることとし
た。
数が少なく、かつ調整個所がなく、ＩＣ化に適したＰＬ
Ｌ回路を提供することにあるｑ 〔発明の概要〕 上記目的を達成するために本発明においては低域ろ波器
′ｆ：１個だけ用い、とのる波器の出力電圧をＡ−Ｄ変
換して、保持回路に入力して任意の期間保持可能とし、
この保持回路出力をＤ −Ａ変換したアナログ出力電圧
を電圧制御発振器の発振周波数制御入力とすることとし
た。
こうすれば低域ろ波器は１個だけであるから、シンクバ
イト期間からデータ期間に移行する際に、電圧制御発振
器への入力電圧が変動することがなくなり、データ期間
中、電圧制御発振器への入力制御電圧は、外部からの入
力信号には左右されずに、シンクバイト期間の終りの値
に保持できることとなる。
イト期間からデータ期間に移行する際に、電圧制御発振
器への入力電圧が変動することがなくなり、データ期間
中、電圧制御発振器への入力制御電圧は、外部からの入
力信号には左右されずに、シンクバイト期間の終りの値
に保持できることとなる。
第６図は本発明一実施例のブロック図、第４図は同実施
例各部の波形図である。１０は低域ろ波器２の出力アナ
ログ信号をディジタル信号に変換するＡ−Ｄ弯換器、１
１は、ディジタル信号を任意の期間（例えばフロッピー
ディスク読出しの際のデータ期間）保持する保持回路、
１２は保持回路の出力ディジタル信号をアナログ電圧に
変換するＬ）−Ａ変換器、１３は同期制御信号８に応じ
て、データ期間゛ｒ２の間、Ａ−Ｄ変換器出力が保持回
路の内容を更新できず、その内容がその１″ｉ！保持さ
れるように、サンプリング信号１４を制御するゲート回
路、１５はＤ−Ａ変換器のアナログ出力電圧で、その他
の符号は第１図の場合と同様である。
例各部の波形図である。１０は低域ろ波器２の出力アナ
ログ信号をディジタル信号に変換するＡ−Ｄ弯換器、１
１は、ディジタル信号を任意の期間（例えばフロッピー
ディスク読出しの際のデータ期間）保持する保持回路、
１２は保持回路の出力ディジタル信号をアナログ電圧に
変換するＬ）−Ａ変換器、１３は同期制御信号８に応じ
て、データ期間゛ｒ２の間、Ａ−Ｄ変換器出力が保持回
路の内容を更新できず、その内容がその１″ｉ！保持さ
れるように、サンプリング信号１４を制御するゲート回
路、１５はＤ−Ａ変換器のアナログ出力電圧で、その他
の符号は第１図の場合と同様である。
シンクバイト期間Ｔ１の間、フロッピーディスクから読
出されたシンクバイトの信号は、位相検波回路１で検波
され、その出力は時定数の小さい低域ろ波器２を通過し
て出力９となる。この低域ろ波器通過後の検波回路出力
９はＡ−Ｄ変換器１０によってディジタル信号に変換さ
れ、保持回路１１に保持される。保持回路内のディジタ
ル信号は、Ｄ−Ａ変換器１２によってアナログ出力電圧
１５に変換されて、電圧制御発掘器５に入力され、基準
信号７の発振周波数を制御する。
出されたシンクバイトの信号は、位相検波回路１で検波
され、その出力は時定数の小さい低域ろ波器２を通過し
て出力９となる。この低域ろ波器通過後の検波回路出力
９はＡ−Ｄ変換器１０によってディジタル信号に変換さ
れ、保持回路１１に保持される。保持回路内のディジタ
ル信号は、Ｄ−Ａ変換器１２によってアナログ出力電圧
１５に変換されて、電圧制御発掘器５に入力され、基準
信号７の発振周波数を制御する。
制御された基準信号７は位相検波回路１に帰還され、再
びフロッピーディスクからのシンクバイトと位相比較さ
れる。この様にしてシンクバイト期間Ｔｌ中に、基準信
号７はフロッピーディスクからのシンクバイトに同期し
た信号を出力する。
びフロッピーディスクからのシンクバイトと位相比較さ
れる。この様にしてシンクバイト期間Ｔｌ中に、基準信
号７はフロッピーディスクからのシンクバイトに同期し
た信号を出力する。
一方、サンプリング信号１４は、同期制御信号８とゲー
ト回路１３によって、シンクバイト期間ＴＩの間だけ保
持回路１１に入力される□このため保持回路１１は期間
ＴＩの間だけは、保持同各をＡ−Ｄｒ換器１０からの入
力に応じて更新するが第４図中に１５で示すように、サ
ンプリング信号が入力されないデータ期間Ｔ２に入ると
内容の更新が行なわれなくなり、シンクバイト期間Ｔ１
終了直前の内容が、そのままずつと保持される。
ト回路１３によって、シンクバイト期間ＴＩの間だけ保
持回路１１に入力される□このため保持回路１１は期間
ＴＩの間だけは、保持同各をＡ−Ｄｒ換器１０からの入
力に応じて更新するが第４図中に１５で示すように、サ
ンプリング信号が入力されないデータ期間Ｔ２に入ると
内容の更新が行なわれなくなり、シンクバイト期間Ｔ１
終了直前の内容が、そのままずつと保持される。
従ってデータ期間Ｔ２では、ピークシフトによるジッタ
を含んだデータ信号は、位相検波が行なわれても検波出
力は電圧制御発振器５に入力されず、この期間中、基準
信号７の発振状態は不変である。すなわち本発明ＰＬＬ
回路からの基準猪号７は、シンクバイト期間Ｔ１でシン
クバイトに同期し、他の期間はピークシフト等の影響を
受けず、前記の同期した状態をその′１ま保持する。
を含んだデータ信号は、位相検波が行なわれても検波出
力は電圧制御発振器５に入力されず、この期間中、基準
信号７の発振状態は不変である。すなわち本発明ＰＬＬ
回路からの基準猪号７は、シンクバイト期間Ｔ１でシン
クバイトに同期し、他の期間はピークシフト等の影響を
受けず、前記の同期した状態をその′１ま保持する。
以上説明したように本発明によれば、低域ろ波器は１回
路ですむので部品点数は削減され、調整個所もなくなり
、ＩＣ化に適した回路となり、しかも安定した性能が得
られる。
路ですむので部品点数は削減され、調整個所もなくなり
、ＩＣ化に適した回路となり、しかも安定した性能が得
られる。
第１図は従来のＰＬＬ回路の例を示すフ゛ロック図、第
２図は同回路各部の波形図、第６図は本発明一実施例の
ブロック図、第４図は同実施例各部の波形図である。 １・・・位相検波回路 ２・・・低域ろ波器５・・・
電圧制御発振器 １０・・・Ａ−Ｄ変換器１１・・・保
持回路 １２・・・Ｄ−Ａ変換器１３・・・ゲー
ト回路 第１１ ＠２５２
２図は同回路各部の波形図、第６図は本発明一実施例の
ブロック図、第４図は同実施例各部の波形図である。 １・・・位相検波回路 ２・・・低域ろ波器５・・・
電圧制御発振器 １０・・・Ａ−Ｄ変換器１１・・・保
持回路 １２・・・Ｄ−Ａ変換器１３・・・ゲー
ト回路 第１１ ＠２５２
Claims (1)
- 位相検波回路と低域ろ波器と電圧制御発振器を備えた帰
還系よりなるＰＬＬ回路において、低域ろ波器と電圧制
御発振器の中間に、Ａ−Ｄ変換器と保持回路とＤ−Ａ変
換器を、この順に挿入し、保持回路を制御して、位相同
期期間に入力信号に追従、同期して発振するようになっ
た電圧制御発振器が、位相同期期間に続く任意の期間、
前記発振状態を保持するようにしたことを特徴とするＰ
ＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197452A JPS5989036A (ja) | 1982-11-12 | 1982-11-12 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197452A JPS5989036A (ja) | 1982-11-12 | 1982-11-12 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5989036A true JPS5989036A (ja) | 1984-05-23 |
Family
ID=16374739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197452A Pending JPS5989036A (ja) | 1982-11-12 | 1982-11-12 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5989036A (ja) |
-
1982
- 1982-11-12 JP JP57197452A patent/JPS5989036A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5989036A (ja) | Ｐｌｌ回路 | |
| US5260841A (en) | Clock extracting circuit | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH0379888B2 (ja) | ||
| JP2698455B2 (ja) | ビット同期回路 | |
| JPH0413280A (ja) | 記録情報再生用フェーズドロックループ回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JPS6326030A (ja) | Ｐｌｌ回路 | |
| JPH08329604A (ja) | デジタルオーディオインターフェース | |
| JPH028234U (ja) | ||
| JPS5944813B2 (ja) | 位相同期回路 | |
| JPH0247653Y2 (ja) | ||
| JPS6085413U (ja) | Ｐｌｌ同期検波回路 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| JP2870222B2 (ja) | サブキャリア再生器 | |
| JPS63116521A (ja) | 周波数−電圧変換器 | |
| JPS62168439A (ja) | クロツク再生回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPS62126731A (ja) | クロツク再生回路 | |
| JPS62164651U (ja) | ||
| JPS63263920A (ja) | 位相同期回路 | |
| JPH0479611A (ja) | 位相同期回路 | |
| JPH02145020A (ja) | フェーズ・ロックド・ループ回路 | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JPS62164277A (ja) | クロツク再生装置 |