JPS62126731A - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPS62126731A JPS62126731A JP60265096A JP26509685A JPS62126731A JP S62126731 A JPS62126731 A JP S62126731A JP 60265096 A JP60265096 A JP 60265096A JP 26509685 A JP26509685 A JP 26509685A JP S62126731 A JPS62126731 A JP S62126731A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- alarm
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号で通信を行う通信装置において
使用されるクロック再生回路に係り、特に無信号入力と
なった場合にその無入力状態を検出してアラーム信号を
発生するクロック再生回路に関するものである。
使用されるクロック再生回路に係り、特に無信号入力と
なった場合にその無入力状態を検出してアラーム信号を
発生するクロック再生回路に関するものである。
従来のこの柚のクロック再生回路の一例を第４図に示し
説明すると、図において、１は入力されるディジタルデ
ータ信号、２は外部へ出力するアラーム１８号、３は出
力ディジタルデータ信号、４は再生クロック信号である
。
説明すると、図において、１は入力されるディジタルデ
ータ信号、２は外部へ出力するアラーム１８号、３は出
力ディジタルデータ信号、４は再生クロック信号である
。
そして、５は入力されるディジタルデータ信号１を微分
してクロック成分を抽出する微分回路である。６−１は
ローパスフィルタ、６−２はこのローパスフィルタ６−
１の出力を増幅する直流増幅器、６−３はこの直流増幅
器６−２から出力さ扛る直流電圧によシ発振周波数が制
（財）される電圧！１ｉｌＪ御発振器、６−４はこのｔ
圧制御発振器６−３の出力信号と上記微分回路５の出力
信号を入力とする位相比較器で、これらは上記クロック
成分を安定化して再生クロック信号とするフェイズ・ロ
ック・ループ（ＰＬＬ）回路６を構成している。
してクロック成分を抽出する微分回路である。６−１は
ローパスフィルタ、６−２はこのローパスフィルタ６−
１の出力を増幅する直流増幅器、６−３はこの直流増幅
器６−２から出力さ扛る直流電圧によシ発振周波数が制
（財）される電圧！１ｉｌＪ御発振器、６−４はこのｔ
圧制御発振器６−３の出力信号と上記微分回路５の出力
信号を入力とする位相比較器で、これらは上記クロック
成分を安定化して再生クロック信号とするフェイズ・ロ
ック・ループ（ＰＬＬ）回路６を構成している。
７は入力さｎるディジタルデータ信号の無入力状態を検
出してアラーム信号を発生させるアラーム回路（アラー
ム検出回路）、８はこのアラーム検出回路７から出力さ
ｎるアラーム１８号と上記ＰＬＬ回路６よシ出力される
再生クロックら号とを合成しそのアラーム信号発生時に
再生クロック信号を出力しないようにするゲート回路、
９はこのゲート回路８の出力をクロックとし、入力さｎ
るディジタルデータイム号１を整形するフリツプフロツ
プ回路である。
出してアラーム信号を発生させるアラーム回路（アラー
ム検出回路）、８はこのアラーム検出回路７から出力さ
ｎるアラーム１８号と上記ＰＬＬ回路６よシ出力される
再生クロックら号とを合成しそのアラーム信号発生時に
再生クロック信号を出力しないようにするゲート回路、
９はこのゲート回路８の出力をクロックとし、入力さｎ
るディジタルデータイム号１を整形するフリツプフロツ
プ回路である。
そして、この第４図に示すクロック再生回路は、入力さ
れるディジタルデータ係号１から微分回路５によってク
ロック成分を抽出し、こＡｔ−ＰＬＬ回路６によって安
定化して再生クロッ２４８号４を得る。そして、フリツ
プフロツプ回路９によって入力さｎるディジタルデータ
信号１を整形してから安定な出力ディジタルデータイム
号３として出力すると共に、ディジタルデータ信号１が
入力されなくなった場会にはアラーム検出回路γが動作
して、クロック信号とデータ信号との出力を停止するよ
うに構成さ几ている。
れるディジタルデータ係号１から微分回路５によってク
ロック成分を抽出し、こＡｔ−ＰＬＬ回路６によって安
定化して再生クロッ２４８号４を得る。そして、フリツ
プフロツプ回路９によって入力さｎるディジタルデータ
信号１を整形してから安定な出力ディジタルデータイム
号３として出力すると共に、ディジタルデータ信号１が
入力されなくなった場会にはアラーム検出回路γが動作
して、クロック信号とデータ信号との出力を停止するよ
うに構成さ几ている。
また、従来のクロック再生回路においては、無入力検出
のアラーム回路の入力をデータら号ラインから分岐して
、例えは、第５図に示すようにアラーム回１６７が構成
されている。
のアラーム回路の入力をデータら号ラインから分岐して
、例えは、第５図に示すようにアラーム回１６７が構成
されている。
この従来のアラーム回路Ｉの一例を示す第５図において
、７−１はディジタルデータが入力さｎる入力端子、７
−２はアラーム出力が得られる出力端子である。そして
、７−３は単安定マルチパイブレークで、この単安定マ
ルチバイブレータ７−３の入力端Ｂにディジタルデータ
信号を入力しておき、コンデンサ７−４と抵抗７−５で
定められる一定の時間以上信号入力がないと出力端Ｑに
得られるアラーム出力が１０−レベル“となり、アラー
ム状！房を表わすものである。
、７−１はディジタルデータが入力さｎる入力端子、７
−２はアラーム出力が得られる出力端子である。そして
、７−３は単安定マルチパイブレークで、この単安定マ
ルチバイブレータ７−３の入力端Ｂにディジタルデータ
信号を入力しておき、コンデンサ７−４と抵抗７−５で
定められる一定の時間以上信号入力がないと出力端Ｑに
得られるアラーム出力が１０−レベル“となり、アラー
ム状！房を表わすものである。
上記のような従来のクロック再生回路では、アラーム回
路をデータ信号ラインから直接分岐するように構成され
ているので、インピーダンスの変化によって波形が影ｒ
ａｔ受は易い同速のデータ信号の伝送などには好ましく
ないという問題点かあった。また、アラーム検出回路に
おいては、この第５図に例示するように、単安定マルチ
パイプレークを用いて時定数設定【行うので、回路構成
も裡雑になるという欠点がるる。
路をデータ信号ラインから直接分岐するように構成され
ているので、インピーダンスの変化によって波形が影ｒ
ａｔ受は易い同速のデータ信号の伝送などには好ましく
ないという問題点かあった。また、アラーム検出回路に
おいては、この第５図に例示するように、単安定マルチ
パイプレークを用いて時定数設定【行うので、回路構成
も裡雑になるという欠点がるる。
本発明によるクロック再生回路は、ディジタルデータ係
号の無入力状ｍｋ検出してアラーム１６号を発生するア
ラーム回路を、ＰＬＬ回路内の電圧制御発振器の制ｆｌ
’＋Ｌ圧が一定以上になったときにアラーム信号を発生
する′電圧比較回路で構成するようにしたものである。
号の無入力状ｍｋ検出してアラーム１６号を発生するア
ラーム回路を、ＰＬＬ回路内の電圧制御発振器の制ｆｌ
’＋Ｌ圧が一定以上になったときにアラーム信号を発生
する′電圧比較回路で構成するようにしたものである。
無イΔ号入カアラームの検出をデータ信号を直接利用す
るのではなく、ＰＬＬ回路内の１ｆｔｒ＆信号を利用す
ることによって行う〇 〔実施例〕 以下、図面を参照して本発明の実施例を詳細に説明する
。
るのではなく、ＰＬＬ回路内の１ｆｔｒ＆信号を利用す
ることによって行う〇 〔実施例〕 以下、図面を参照して本発明の実施例を詳細に説明する
。
第１図は本発明によるクロック再生回路の一実施例を示
すブロック図である。
すブロック図である。
この第１図において第４図と同一符号のものは相当部分
を示し、１０はＰＬＬ回路６内の電圧制御発振器６−３
の制御電圧が一定以上になったときアラーム信号を発生
する電圧比較回路で、この電圧比較回路１０はＰＬＬ回
路６内の直流増幅器６−２から出力さ九る直流電圧を入
力とし、出力端から外部へ出力するアラーム信号２全送
出すると共にそのアラーム信号をゲート回路８に供給す
るように構成されている。
を示し、１０はＰＬＬ回路６内の電圧制御発振器６−３
の制御電圧が一定以上になったときアラーム信号を発生
する電圧比較回路で、この電圧比較回路１０はＰＬＬ回
路６内の直流増幅器６−２から出力さ九る直流電圧を入
力とし、出力端から外部へ出力するアラーム信号２全送
出すると共にそのアラーム信号をゲート回路８に供給す
るように構成されている。
第２図は第１図に示すＰＬＬ回路６内の位相比較器６−
４に係る部分を抽出して示した構成図である。この第２
図において、６−４ａは微分回路５から供給されるリセ
ット信号、６−４ｂは電圧制御発振器６−３からの再生
クロック信号、６−４Ｃは分周信号、６−４ｄは直流信
号を示したものであ、？、６−４．はリセット機能を有
するフリップフロップ回路、６−４ｆは抵抗、６−４’
はコンデンサである。
４に係る部分を抽出して示した構成図である。この第２
図において、６−４ａは微分回路５から供給されるリセ
ット信号、６−４ｂは電圧制御発振器６−３からの再生
クロック信号、６−４Ｃは分周信号、６−４ｄは直流信
号を示したものであ、？、６−４．はリセット機能を有
するフリップフロップ回路、６−４ｆは抵抗、６−４’
はコンデンサである。
そして、この第２図における位相比較器６−４の各部の
波形を第３図に示す。この第３図において、（ａ）は電
圧制御発振器６−３からの再生クロック信号６−４ｂの
波形を示したものであり、（ｂ）は微分回路５′からの
リセット信号６−４．、（ｃ）はフリップフロップ回路
６−４０によって得られる分局信号６−４ｃ、（ｄ）は
直流信号６−４ｄの各波形を示したものである。そして
、（ｃ’ ） 、（ｄ’）はそｎぞれ入力のディジタル
データ４ｇ号１がなくなった場合における分周４８号６
−４ｃ’と直流信号６−４ｄ’ の各波形を示す。
波形を第３図に示す。この第３図において、（ａ）は電
圧制御発振器６−３からの再生クロック信号６−４ｂの
波形を示したものであり、（ｂ）は微分回路５′からの
リセット信号６−４．、（ｃ）はフリップフロップ回路
６−４０によって得られる分局信号６−４ｃ、（ｄ）は
直流信号６−４ｄの各波形を示したものである。そして
、（ｃ’ ） 、（ｄ’）はそｎぞれ入力のディジタル
データ４ｇ号１がなくなった場合における分周４８号６
−４ｃ’と直流信号６−４ｄ’ の各波形を示す。
つぎにこの第１図および第２図に示す実施例の動作を第
３図を参照して説明する。
３図を参照して説明する。
まず、入力のディジタルデータ信号１の一方はクロック
成分抽出のための微分回路５に分岐さｎ１他方は１ゆら
ぎ“の除去を行うフリツプフロツプ回路９に入力され整
形・安定化された出力ディジタルデータ信号３となり、
再生クロック信号４およびアラーム信号２と共に出力さ
ｎる。
成分抽出のための微分回路５に分岐さｎ１他方は１ゆら
ぎ“の除去を行うフリツプフロツプ回路９に入力され整
形・安定化された出力ディジタルデータ信号３となり、
再生クロック信号４およびアラーム信号２と共に出力さ
ｎる。
一方、ＰＬＬ回路６は、第２図に示すようなリセット機
能付のフリップフロップ回路６−４・による位相比較器
６−４とローパスフィルタ６−１と直流増幅器６−２お
よび電圧制御発振器６−３とで構成さｎている。そして
、このＰＬＬ回路６の位相比較器６−４は第２図に示す
ように構成され、微分回路５で入カデイジタル傷号１で
立上りおよび立下りを、クロック成分を含む幅の狭いパ
ルスとして抽出した信号をリセツ） ＩＮ号６−４１（
第２図（ｂ）参照）として用い、電圧制御発振器６−３
からの再生クロック信号１３−４ｂ（第２図（、）参照
）はこのフリツプフロツプ回路６−４ｅで２分周され、
第２図（ｃ）に示すような波形の分周信号６−４ｃが得
られる。そして、このフリップフロップ回路６−４０の
リセット端子Ｒに入力されるリセット信号６−４ａは抽
出クロック信号の動きに応じて時間的に変化するので、
この変化に対応して分周信号６−４ｃ（第２図（ｃ）参
照）のパルスのデユーティ−は変化する。この分周信号
６−４Ｃを抵抗６−４ｆとコンデンサ６−４２で平滑す
ると、入力信号の動きに応じて電圧の変化する直流信号
６−４ｄ（第２図（ｄ）参照）が得られる。そして、こ
の直流信号６−４ｄを位相比較器６−４の出力とする。
能付のフリップフロップ回路６−４・による位相比較器
６−４とローパスフィルタ６−１と直流増幅器６−２お
よび電圧制御発振器６−３とで構成さｎている。そして
、このＰＬＬ回路６の位相比較器６−４は第２図に示す
ように構成され、微分回路５で入カデイジタル傷号１で
立上りおよび立下りを、クロック成分を含む幅の狭いパ
ルスとして抽出した信号をリセツ） ＩＮ号６−４１（
第２図（ｂ）参照）として用い、電圧制御発振器６−３
からの再生クロック信号１３−４ｂ（第２図（、）参照
）はこのフリツプフロツプ回路６−４ｅで２分周され、
第２図（ｃ）に示すような波形の分周信号６−４ｃが得
られる。そして、このフリップフロップ回路６−４０の
リセット端子Ｒに入力されるリセット信号６−４ａは抽
出クロック信号の動きに応じて時間的に変化するので、
この変化に対応して分周信号６−４ｃ（第２図（ｃ）参
照）のパルスのデユーティ−は変化する。この分周信号
６−４Ｃを抵抗６−４ｆとコンデンサ６−４２で平滑す
ると、入力信号の動きに応じて電圧の変化する直流信号
６−４ｄ（第２図（ｄ）参照）が得られる。そして、こ
の直流信号６−４ｄを位相比較器６−４の出力とする。
つぎに、ここで、入力のディジタルデータ信号１がなく
なると、微分回路５からリセット信号６−４．（第２図
（ｂ）参照）が出力されなくなるので、位相比較器６−
４によって電圧制御発振器６−３からの再生クロック信
号６−４ｂは先金に２分周される。
なると、微分回路５からリセット信号６−４．（第２図
（ｂ）参照）が出力されなくなるので、位相比較器６−
４によって電圧制御発振器６−３からの再生クロック信
号６−４ｂは先金に２分周される。
したがって、位相比較器６−４の出力パルスのデユーテ
ィ−は５０％と高くなり、これを平滑すると直流電圧も
高くなる。この場合の分局信号６−４ｃ′ と直流信号
６−４ｄ’ とを第３図（Ｃ′）、（ｄ’）に併せて示
す。
ィ−は５０％と高くなり、これを平滑すると直流電圧も
高くなる。この場合の分局信号６−４ｃ′ と直流信号
６−４ｄ’ とを第３図（Ｃ′）、（ｄ’）に併せて示
す。
この直流電圧の変化ｔ−電圧比較回路１ｏで比較し、一
定電圧以上のときにアラームとしてアラーム信号２を発
生させてゲート回路８に再生クロック信号と共に入力し
、出力ディジタルデータ信号３とクロック信号４との出
力、停止を制御する。
定電圧以上のときにアラームとしてアラーム信号２を発
生させてゲート回路８に再生クロック信号と共に入力し
、出力ディジタルデータ信号３とクロック信号４との出
力、停止を制御する。
以上説明したように、本発明によれば、無信号入力アラ
ームの検出を、データ信号を直接利用するのではなく、
ＰＬＬ回路内の直流イぎ号を利用することによシ行って
いるので、データ信号に影シｔを与えることもなく、ま
た、設計および取扱いも容易であるので、実用上の効果
は極めて大である。
ームの検出を、データ信号を直接利用するのではなく、
ＰＬＬ回路内の直流イぎ号を利用することによシ行って
いるので、データ信号に影シｔを与えることもなく、ま
た、設計および取扱いも容易であるので、実用上の効果
は極めて大である。
また、比較器１個で実現できるので、構成も湿ｊ単にな
夛、この構成の簡素に伴ってコストをダウンするという
点において極めて有効である。
夛、この構成の簡素に伴ってコストをダウンするという
点において極めて有効である。
第１図は本発明によるクロック再生回路の一実施例を示
すブロック図、第２図は第１図における位相比較器に係
る部分を抽出して示した構成図、第３図は第２図の動作
説明に供する各部の波形を示す波形図、第４図は従来の
クロック再生回路の一例を示すブロック図、第５図は第
４図におけるアラーム検出回路に係る部分を抽出して示
した構成因である。 ５・・・・微分回路、６φ・・・ＰＬＬ回路、６−１・
・・６口、パスフィルタ、６−２−轡。 ・直流増皆、器、６−３・・・・′電圧制御発振器、６
−４・・・・位相比ｌ１１１２器、５−４ｅ ・・・・
フリップフロップ回路、８・ｅ・・ゲート回路、９−・
骨φフリップフロップ回路、１Ｑ ＊ ＊ ｅ・電圧比
畝回路。
すブロック図、第２図は第１図における位相比較器に係
る部分を抽出して示した構成図、第３図は第２図の動作
説明に供する各部の波形を示す波形図、第４図は従来の
クロック再生回路の一例を示すブロック図、第５図は第
４図におけるアラーム検出回路に係る部分を抽出して示
した構成因である。 ５・・・・微分回路、６φ・・・ＰＬＬ回路、６−１・
・・６口、パスフィルタ、６−２−轡。 ・直流増皆、器、６−３・・・・′電圧制御発振器、６
−４・・・・位相比ｌ１１１２器、５−４ｅ ・・・・
フリップフロップ回路、８・ｅ・・ゲート回路、９−・
骨φフリップフロップ回路、１Ｑ ＊ ＊ ｅ・電圧比
畝回路。
Claims (1)
- ディジタルデータ信号を微分してクロック成分を抽出す
る微分回路と、リセット機能を有する第１のフリップフ
ロップ回路を用いた位相比較器と、前記クロック成分を
安定化して再生クロック信号とするＰＬＬ回路と、前記
ディジタルデータ信号の無入力状態を検出してアラーム
信号を発生するアラーム回路と、前記アラーム信号と前
記再生クロック信号とを合成し該アラーム信号発生時に
該再生クロック信号を出力しないようにするゲート回路
と、このゲート回路の出力をクロックとして前記ディジ
タルデータ信号を整形する第２のフリップフロップ回路
とを含むクロック再生回路において、前記アラーム回路
が前記ＰＬＬ回路内の電圧制御発振器の制御電圧が一定
以上になったときにアラーム信号を発生する電圧比較回
路で構成されることを特徴とするクロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265096A JPS62126731A (ja) | 1985-11-27 | 1985-11-27 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265096A JPS62126731A (ja) | 1985-11-27 | 1985-11-27 | クロツク再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126731A true JPS62126731A (ja) | 1987-06-09 |
Family
ID=17412548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60265096A Pending JPS62126731A (ja) | 1985-11-27 | 1985-11-27 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126731A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158703A2 (en) * | 2000-05-26 | 2001-11-28 | Nec Corporation | Signal input cutoff detector, optical receiver and signal input cutoff detecting method |
| JP2006098532A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672541A (en) * | 1979-11-19 | 1981-06-16 | Oki Electric Ind Co Ltd | Step-out detection circuit |
-
1985
- 1985-11-27 JP JP60265096A patent/JPS62126731A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672541A (en) * | 1979-11-19 | 1981-06-16 | Oki Electric Ind Co Ltd | Step-out detection circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158703A2 (en) * | 2000-05-26 | 2001-11-28 | Nec Corporation | Signal input cutoff detector, optical receiver and signal input cutoff detecting method |
| EP1158703A3 (en) * | 2000-05-26 | 2003-10-29 | Nec Corporation | Signal input cutoff detector, optical receiver and signal input cutoff detecting method |
| JP2006098532A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE9503702L (sv) | Fastlåst loop | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| JPS62126731A (ja) | クロツク再生回路 | |
| JPS61210749A (ja) | 位相シフト変調搬送波信号受信機 | |
| US4039952A (en) | Digital frequency shift-keyed transmitter | |
| JPS62137935A (ja) | クロツク再生回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JPH05145784A (ja) | 位相同期ループ装置 | |
| KR940011649B1 (ko) | 클럭 복원 회로 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| JPH03270592A (ja) | 信号検出回路 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| JPH0744104Y2 (ja) | 接続回路 | |
| JPH03136515A (ja) | 逓倍回路 | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPS61158213A (ja) | 位相比較回路 | |
| JPH04144422A (ja) | 識別再生回路 | |
| JPS62168439A (ja) | クロツク再生回路 | |
| JPS5850054B2 (ja) | Ｐｌｌ回路 | |
| JPH03222519A (ja) | 位相同期発振器 | |
| JPS6298917A (ja) | 位相同期回路 | |
| JPS62164651U (ja) | ||
| JPS60167427U (ja) | 雑音除去回路 | |
| JPS63139417A (ja) | パルス発生回路 | |
| JPS6273817A (ja) | 位相同期回路 |