JPS62137935A - クロツク再生回路 - Google Patents
クロツク再生回路Info
- Publication number
- JPS62137935A JPS62137935A JP60279741A JP27974185A JPS62137935A JP S62137935 A JPS62137935 A JP S62137935A JP 60279741 A JP60279741 A JP 60279741A JP 27974185 A JP27974185 A JP 27974185A JP S62137935 A JPS62137935 A JP S62137935A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、デジタル信号で通信を行なう通信装置におい
て使用されるクロック再生回路に関し。
て使用されるクロック再生回路に関し。
特に、無信号入力となった場合にアラーム信号を発生ず
るアラーム回路を備えたクロック再生回路に関する。
るアラーム回路を備えたクロック再生回路に関する。
［従来の技術］
従来、デジタル信号によって通信を行なう通信機器のク
ロック再生回路は、第４図に示すように構成してあった
。すなわち、入力されたデジタルデータ信号ｌから微分
回路５によってクロック成分を抽出し、これを位相比較
器６１と、ローパスフィルタ６２と、制御信号増幅用の
直流増幅器６３と、電圧制御発振器６４からなるフェー
ズロンクループ回路６によって安定化して＋［）生クロ
ック信号４とし、これをフリップフロップ１１１１路８
によってデータ信号を整形してから安定なデータ信号３
として出力するとともに、デジタルデータ信号ｌが人力
されなかった場合には、アラーム回路９とゲート回路７
が動作して、クロック信号とデータ信号との出力を停市
するようになっている。そして、アラーム回路９は、第
５図に示すように、巾安定マルチバイブレータ９３の入
力９１にデジタルデータ信号ｌを入力しておき、コンデ
ンサ９４と抵抗９５で定められる一定の時間以り入力信
号がないとアラーム出力９２が″ｌ″レヘレベなりアラ
ーム状態を表わすように構成してあった・ ［ｇ２ｔＪｌが解決しようとする問題点］Ｉ−述した従
来のクロ７り再生回路においては、無入力を検出するア
ラーム回路をデータ信号ラインから直接分岐するので、
インピーダンスの変化１こよって波形がｉ？警を受けや
すい、−５速のデータ信ｔ′ｉの伝送等に用いるのは好
ましくなかった。さらに、アラーム回路には？ド安定マ
ルチへイブレータを用いて時定数設定を行なうので１回
路も複雑になるという欠点があった。
ロック再生回路は、第４図に示すように構成してあった
。すなわち、入力されたデジタルデータ信号ｌから微分
回路５によってクロック成分を抽出し、これを位相比較
器６１と、ローパスフィルタ６２と、制御信号増幅用の
直流増幅器６３と、電圧制御発振器６４からなるフェー
ズロンクループ回路６によって安定化して＋［）生クロ
ック信号４とし、これをフリップフロップ１１１１路８
によってデータ信号を整形してから安定なデータ信号３
として出力するとともに、デジタルデータ信号ｌが人力
されなかった場合には、アラーム回路９とゲート回路７
が動作して、クロック信号とデータ信号との出力を停市
するようになっている。そして、アラーム回路９は、第
５図に示すように、巾安定マルチバイブレータ９３の入
力９１にデジタルデータ信号ｌを入力しておき、コンデ
ンサ９４と抵抗９５で定められる一定の時間以り入力信
号がないとアラーム出力９２が″ｌ″レヘレベなりアラ
ーム状態を表わすように構成してあった・ ［ｇ２ｔＪｌが解決しようとする問題点］Ｉ−述した従
来のクロ７り再生回路においては、無入力を検出するア
ラーム回路をデータ信号ラインから直接分岐するので、
インピーダンスの変化１こよって波形がｉ？警を受けや
すい、−５速のデータ信ｔ′ｉの伝送等に用いるのは好
ましくなかった。さらに、アラーム回路には？ド安定マ
ルチへイブレータを用いて時定数設定を行なうので１回
路も複雑になるという欠点があった。
本発明は１−記の問題点にかんがみてなされたもので、
無入力アラームの検出をデータ信号の波形に悪影響をグ
ーえることなく行なえるようにし、しかもアラーム回路
の回路構成を簡潔にしたクロック再生回路の提供を目的
とする。
無入力アラームの検出をデータ信号の波形に悪影響をグ
ーえることなく行なえるようにし、しかもアラーム回路
の回路構成を簡潔にしたクロック再生回路の提供を目的
とする。
Ｅ問題点を解決するためのｒ段］
上記目的を達成するため本発明のクロｉ・り再生回路は
、デジタルデータ信号を微分してクロック成分を抽出す
る微分回路と、リセット機能付きの第一のフリップフロ
ップ回路からなる位相比較器を有し、クロック成分を安
定化してＩＩｆ生クロック信号とするフェーズロックル
ープ回路と、前記デジタルデータ信号の無入力状′ｉ島
を検出してアラーム信号を発生するアラーム回路と、ア
ラーム信号とＩｉ？ｉ記再生クロック信号とを合成し、
アラーム信号発生）νに再生クロック信号を出力しない
ようにするゲート回路と、このゲート回路の出力をクロ
ックとしてデジタルデータ信号を整形する第二のフリッ
プフロップ回路とを含むクロック再生回路において、前
記アラーム回路を、前記フェーズロックループ回路に含
まれる゛電圧制御発振器の制す１信号増幅川の直流増幅
器と、この直流増幅器の出力側に接続した抵抗とで構成
しである。
、デジタルデータ信号を微分してクロック成分を抽出す
る微分回路と、リセット機能付きの第一のフリップフロ
ップ回路からなる位相比較器を有し、クロック成分を安
定化してＩＩｆ生クロック信号とするフェーズロックル
ープ回路と、前記デジタルデータ信号の無入力状′ｉ島
を検出してアラーム信号を発生するアラーム回路と、ア
ラーム信号とＩｉ？ｉ記再生クロック信号とを合成し、
アラーム信号発生）νに再生クロック信号を出力しない
ようにするゲート回路と、このゲート回路の出力をクロ
ックとしてデジタルデータ信号を整形する第二のフリッ
プフロップ回路とを含むクロック再生回路において、前
記アラーム回路を、前記フェーズロックループ回路に含
まれる゛電圧制御発振器の制す１信号増幅川の直流増幅
器と、この直流増幅器の出力側に接続した抵抗とで構成
しである。
［作 川］
未発明によるクロック再生回路は、アラーム回路として
、フェーズロックルーズ回路内の電圧制［５振器の制御
信号である直流信号を増幅する直流増幅器を利用し、こ
の直流増幅器の出力から抵抗を介して分岐させた信号を
アラーム信号としている。
、フェーズロックルーズ回路内の電圧制［５振器の制御
信号である直流信号を増幅する直流増幅器を利用し、こ
の直流増幅器の出力から抵抗を介して分岐させた信号を
アラーム信号としている。
［実施例１
以下、未発ＩＩの一実施例について：ｊＳ１図乃至第３
図を参照して説明する。
図を参照して説明する。
第１図は実施例クロツク＋１ｆ生回路の回路構成図、第
２図は位相比較器の回路構成図、第３図は位相比較器の
各部信号波形図を示す、これらの図面において、ｌはデ
ジタルデータ信号、２は外部へ出力するアラーム信号、
３は出力デジタル信号、４は再生クロック信号を示す、
また、５は入力データ信号の立上りおよび立下りを、ク
ロック成分を含む幅の狭いパルスとして抽出する微分回
路、６はリセット機迩付きの第一のフリップフロップ回
路６１４による位相比較器（ＰＤ）６１と、ローパスフ
ィルタ６２と、直流増幅器６３と、電圧制御発振器（Ｖ
ＣＸＯ）６４とからなるフェーズロアグループ回路（Ｐ
ＬＬ）、７はゲート回路、８は第二のフリップフロップ
回路、１０は分岐用の抵抗である。
２図は位相比較器の回路構成図、第３図は位相比較器の
各部信号波形図を示す、これらの図面において、ｌはデ
ジタルデータ信号、２は外部へ出力するアラーム信号、
３は出力デジタル信号、４は再生クロック信号を示す、
また、５は入力データ信号の立上りおよび立下りを、ク
ロック成分を含む幅の狭いパルスとして抽出する微分回
路、６はリセット機迩付きの第一のフリップフロップ回
路６１４による位相比較器（ＰＤ）６１と、ローパスフ
ィルタ６２と、直流増幅器６３と、電圧制御発振器（Ｖ
ＣＸＯ）６４とからなるフェーズロアグループ回路（Ｐ
ＬＬ）、７はゲート回路、８は第二のフリップフロップ
回路、１０は分岐用の抵抗である。
したがって、入力されたデジタルデータ信号１の一方は
、クロック成分抽出のための微分回路５に分岐され、他
方はゆらぎの除去を行なう第二のフリップフロップ回路
８に入力され整形・安定化された出力デジタルデータ信
号３となり、再生クロック信号４とアラーム信号２とと
もに出力される。そして、微分回路５側に分岐された信
号は。
、クロック成分抽出のための微分回路５に分岐され、他
方はゆらぎの除去を行なう第二のフリップフロップ回路
８に入力され整形・安定化された出力デジタルデータ信
号３となり、再生クロック信号４とアラーム信号２とと
もに出力される。そして、微分回路５側に分岐された信
号は。
微分回路５で信号の立りりおよび立下りをクロック成分
を含む幅の狭いパルス信号として抽出され、第一のフリ
ップフロップ回路６１４からなる位相比較器６１のリセ
ット信号ａｌｌとして用いられ、電圧制御発振器６４か
らの再生クロック信号６１２をこのフリップフロップ回
路６１４で２分周する。
を含む幅の狭いパルス信号として抽出され、第一のフリ
ップフロップ回路６１４からなる位相比較器６１のリセ
ット信号ａｌｌとして用いられ、電圧制御発振器６４か
らの再生クロック信号６１２をこのフリップフロップ回
路６１４で２分周する。
リセット信号６１１は、抽出クロック信号の動きに応じ
て時間的に変化するので１分周信号６１７ａのパルスの
デユーティはそれに対応して変化する。この分周信号６
１７ａを抵抗６１５とコンデンサ６１６とで平滑すると
入力信号の動きに応じて電圧の変化する直流信号６１３
ａが得られる。この直Ｒ６１３ａが位相比較器６１の出
力となり、ローパスフィルタ６２を通って直流増幅器６
３に供給される。このときの各部の波形は第３図に示す
ようになる。
て時間的に変化するので１分周信号６１７ａのパルスの
デユーティはそれに対応して変化する。この分周信号６
１７ａを抵抗６１５とコンデンサ６１６とで平滑すると
入力信号の動きに応じて電圧の変化する直流信号６１３
ａが得られる。この直Ｒ６１３ａが位相比較器６１の出
力となり、ローパスフィルタ６２を通って直流増幅器６
３に供給される。このときの各部の波形は第３図に示す
ようになる。
ここで、入力のデータ信号ｌがなくなると、微分回路５
からリセット信号６１１が出力されなくなるので１位相
比較５６１によってクロック信５３６１２は完全に２分
周される。これにより１位相比較器６１からの出力パル
スのデユーティは５０％と高くなり、これを平滑すると
、直流電圧も高くなる。この場合の分周信号６１７ｂと
直流信号６１３ｂとを第３図において併せ示す。
からリセット信号６１１が出力されなくなるので１位相
比較５６１によってクロック信５３６１２は完全に２分
周される。これにより１位相比較器６１からの出力パル
スのデユーティは５０％と高くなり、これを平滑すると
、直流電圧も高くなる。この場合の分周信号６１７ｂと
直流信号６１３ｂとを第３図において併せ示す。
直流増幅器６３の出力は、フェーズロアグループ回路６
が安定動作しているときは、一定の電圧を中心にして微
小変動しているので、この一定の電圧を０ポルトになる
ようにオフセットしておく、また、前述のように人力デ
ータ信号１がなくなって位相比較器６１の出力の直流電
圧が高くなり、直流増幅器６３の入力が大きくなった場
合には、直流増幅器６３の出力が過大となり直流増幅器
６３の電源電圧に等しくなるように直流増幅器６３の増
幅度を設定しておく。
が安定動作しているときは、一定の電圧を中心にして微
小変動しているので、この一定の電圧を０ポルトになる
ようにオフセットしておく、また、前述のように人力デ
ータ信号１がなくなって位相比較器６１の出力の直流電
圧が高くなり、直流増幅器６３の入力が大きくなった場
合には、直流増幅器６３の出力が過大となり直流増幅器
６３の電源電圧に等しくなるように直流増幅器６３の増
幅度を設定しておく。
一方、ゲート回路７は、“１′″レベルを電源電圧とし
、“Ｏ”レベルを０ボルトとするとともに、ゲート回路
７の第一の入力が“ｌ”レベルのときには第二の入力の
信号が通過しないようにしておく、この第一の人力とし
て直流増幅器６３の出力を抵抗１０を介して接続し、第
二の入力としては電圧制御発振器６４の出力を接続する
。このようにすることによって、抵抗１０を介して出力
された信号は、入力のデータ信号１がなくなったときに
“１”レベルとなるのでそのままアラーム信号２として
使うことができる。また、このときゲート回路７が閉じ
るので、データ信号とクロック信号との出力、停止を制
御することができる。
、“Ｏ”レベルを０ボルトとするとともに、ゲート回路
７の第一の入力が“ｌ”レベルのときには第二の入力の
信号が通過しないようにしておく、この第一の人力とし
て直流増幅器６３の出力を抵抗１０を介して接続し、第
二の入力としては電圧制御発振器６４の出力を接続する
。このようにすることによって、抵抗１０を介して出力
された信号は、入力のデータ信号１がなくなったときに
“１”レベルとなるのでそのままアラーム信号２として
使うことができる。また、このときゲート回路７が閉じ
るので、データ信号とクロック信号との出力、停止を制
御することができる。
以」；のように本実施例によれば、無信号入力アラーム
の検出を、データ信号を直接利用するのではなく、フェ
ーズロックループ回路内の直流信号を利用することによ
って行なっているので、データ信号に悪影響を与えるこ
ともなく、設計および取扱いも容易となる。また、直流
増幅器の出力が電源電圧と一致したときにアラーム“要
”とみなし、その出力をアラーム信号として分岐してい
るので、アラーム状態の電圧検出のために用いるコンパ
レータも不要となり、構成が非常に簡単になる。
の検出を、データ信号を直接利用するのではなく、フェ
ーズロックループ回路内の直流信号を利用することによ
って行なっているので、データ信号に悪影響を与えるこ
ともなく、設計および取扱いも容易となる。また、直流
増幅器の出力が電源電圧と一致したときにアラーム“要
”とみなし、その出力をアラーム信号として分岐してい
るので、アラーム状態の電圧検出のために用いるコンパ
レータも不要となり、構成が非常に簡単になる。
［発明の効果］
上述したように本発明によれば、無信号入力アラームの
検出をデータ信号に悪影響をケえることなく行なえると
ともに、アラーム回路の簡潔化を図れるといった効果が
ある。
検出をデータ信号に悪影響をケえることなく行なえると
ともに、アラーム回路の簡潔化を図れるといった効果が
ある。
第１図および第２図は本発明の一実施例を示すもので、
第１図はクロック）１生回路の回路構成図、第２図は位
相比較器の回路構成図、第３図は第２図の位相比較器の
各部の０壮波形図を示し、第４図および第５図は従来例
のクロック）す生回路の回路構成図およびアラーム回路
の回路構成図を示す。 ｌ：デジタルデータ信号 ２：アラーム信号３：出力
デジタルデータ信号 ４ ： ＋＋ｇ生クコクロック信号 ５：微分回路６：
フェーズロックループ回路 ６１：位相比較器 ６３：直流増幅器６１４：
第一のフリップフロップ回路 ７：ゲート回路 ８：第二のブリップフロップ回路 １０：抵 抗
第１図はクロック）１生回路の回路構成図、第２図は位
相比較器の回路構成図、第３図は第２図の位相比較器の
各部の０壮波形図を示し、第４図および第５図は従来例
のクロック）す生回路の回路構成図およびアラーム回路
の回路構成図を示す。 ｌ：デジタルデータ信号 ２：アラーム信号３：出力
デジタルデータ信号 ４ ： ＋＋ｇ生クコクロック信号 ５：微分回路６：
フェーズロックループ回路 ６１：位相比較器 ６３：直流増幅器６１４：
第一のフリップフロップ回路 ７：ゲート回路 ８：第二のブリップフロップ回路 １０：抵 抗
Claims (1)
- デジタルデータ信号を微分してクロック成分を抽出する
微分回路と、リセット機能付きの第一のフリップフロッ
プ回路からなる位相比較器を有し、クロック成分を安定
化して再生クロック信号とするフェーズロックループ回
路と、前記デジタルデータ信号の無入力状態を検出して
アラーム信号を発生するアラーム回路と、アラーム信号
と前記再生クロック信号とを合成し、アラーム信号発生
時に再生クロック信号を出力しないようにするゲート回
路と、このゲート回路の出力をクロックとしてデジタル
データ信号を整形する第二のフリップフロップ回路とを
含むクロック再生回路において、前記アラーム回路を、
前記フェーズロックループ回路に含まれる電圧制御発振
器の制御信号増幅用の直流増幅器と、この直流増幅器の
出力側に接続した抵抗とで構成したことを特徴とするク
ロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60279741A JPH063901B2 (ja) | 1985-12-11 | 1985-12-11 | クロツク再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60279741A JPH063901B2 (ja) | 1985-12-11 | 1985-12-11 | クロツク再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62137935A true JPS62137935A (ja) | 1987-06-20 |
| JPH063901B2 JPH063901B2 (ja) | 1994-01-12 |
Family
ID=17615245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60279741A Expired - Lifetime JPH063901B2 (ja) | 1985-12-11 | 1985-12-11 | クロツク再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063901B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027368A1 (ja) * | 2003-09-10 | 2005-03-24 | Japan Industrial Technology Association | デジタルデータ伝送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672541A (en) * | 1979-11-19 | 1981-06-16 | Oki Electric Ind Co Ltd | Step-out detection circuit |
-
1985
- 1985-12-11 JP JP60279741A patent/JPH063901B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672541A (en) * | 1979-11-19 | 1981-06-16 | Oki Electric Ind Co Ltd | Step-out detection circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027368A1 (ja) * | 2003-09-10 | 2005-03-24 | Japan Industrial Technology Association | デジタルデータ伝送装置 |
| US7583749B2 (en) | 2003-09-10 | 2009-09-01 | National Institute Of Advanced Industrial Science And Technology | Digital data transmitting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH063901B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599570A (en) | Phase detector with independent offset correction | |
| JPS6342971B2 (ja) | ||
| RU2724241C1 (ru) | Компенсационный акселерометр | |
| JPS62137935A (ja) | クロツク再生回路 | |
| FR2438396A1 (fr) | Circuit de synchronisation de deviation horizontale avec boucle de reglage de phase double | |
| US5612938A (en) | Correcting recorded marks and land lengths taken from an optical disk | |
| JPS62126731A (ja) | クロツク再生回路 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JP2890537B2 (ja) | 位相同期発振器 | |
| JPH05145784A (ja) | 位相同期ループ装置 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| KR940011649B1 (ko) | 클럭 복원 회로 | |
| JPH03121438A (ja) | カメラのブレ信号処理装置 | |
| JPH03201819A (ja) | パルス波形歪低減回路 | |
| SU612255A1 (ru) | Множительно-делительное устройство | |
| SU970445A1 (ru) | Устройство выделени синхроимпульсов | |
| JPS5824518Y2 (ja) | 波形整形器 | |
| JPH04192771A (ja) | 自動利得制御回路 | |
| ES470190A1 (es) | Un circuito para la extraccion de temporizacion | |
| JPS61178457U (ja) | ||
| JPH028234U (ja) | ||
| JPH03222519A (ja) | 位相同期発振器 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JPS5784624A (en) | Pll circuit |