JPH03201819A - パルス波形歪低減回路 - Google Patents

パルス波形歪低減回路

Info

Publication number
JPH03201819A
JPH03201819A JP34322889A JP34322889A JPH03201819A JP H03201819 A JPH03201819 A JP H03201819A JP 34322889 A JP34322889 A JP 34322889A JP 34322889 A JP34322889 A JP 34322889A JP H03201819 A JPH03201819 A JP H03201819A
Authority
JP
Japan
Prior art keywords
differential amplifier
output
signal
pulse
mark rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34322889A
Other languages
English (en)
Inventor
Hiroya Onishi
洋也 大西
Sunao Yamada
直 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP34322889A priority Critical patent/JPH03201819A/ja
Publication of JPH03201819A publication Critical patent/JPH03201819A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、パルス符号通信機器等の復号回路から出力
される出力パルスの歪を低減する場合に用いて好適なパ
ルス波形歪抑制回路に関するもので、更に詳しく言えば
、マーク率が50%のパルス信号に対して歪の小さい適
正な出力パルスを極めて簡単な回路構成にて抽出できる
ようにしたものである。
「従来の技術」 従来より、パルス符号通信機器には、通常、アンテナや
ケーブル等の伝送媒体および路を構成する部品の経年変
化、あるいは温度等の環境変化によって生じる受信レベ
ルの変動を抑制して、歪の小さい適切な出力パルス列を
得るための対策として以下に示す回路が設けられている
■AGC(自動利得調整)回路を設けて、初段の増幅器
の利得を自動的に調整して次段以降への信号レベルを一
定に保つ。
■ATC(自動しきい値調整)回路を設け、入力信号レ
ベルを検出して、しきい値を自動的に調整する。
なお、第6図に示すように、歪のある波形(同図(ロ)
)は、歪の無い波形(同図(イ))に対してマ−ク率が
ずれている。
「発明か解決しようとする課題」 ところで、上述した■、■項に示す従来の回路にあって
は、いずれも入力信号の絶対値を検出して復号回路を自
動的に調整するものであるがゆえに、その絶対値を検出
するための検出回路や復号回路に高性能な部品、あるい
は高度な回路技術が必要であり、また回路規模も大きく
なる等の問題があった。
この発明は上述した事情に鑑みてなされたもので、上述
した問題点を解決することができるパルス波形歪低減回
路を提供することを目的としている。
「課題を解決するための手段」 この発明のパルス波形歪低減回路は、供給されるマーク
率が50%のパルス信号の立上りおよび立下りのエツジ
にスロープをつける波形整形器と、この波形成形手段か
ら出力される信号と供給されるしきい値とを比較して該
信号の復号動作を行う第1の差動増幅器と、この差動増
幅器の正出力および負出力をそれぞi別個に積分する第
1の積分器および第2の積分器と、この第1の積分器お
よび第2の積分器の各出力の差を出力し、この出力をし
きい値として前記第1の差動増幅器に供給する第2の差
動増幅器とを具備することを特徴とする。
「作用」 上記構成によれば、第1の差動増幅器の正出力と負出力
とをそれぞれ積分し、これらの差に応じたしきい値を第
1の差動増幅器にフィードバックし、このしきい値と、
エツジにスロープをつけたパルス信号とを比較して復号
するようにしたので、パルス信号のマーク率が50%か
ら外れても、それにしたがってしきい値も出力パルスの
マーク率が50%になるように変化する。
したがって、歪の小さい適正な出力パルスが得られる。
「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。
第1図はこの発明の一実施例であるパルス波形歪低減回
路の概略構成を示すブロック図である。
この回路は例えばマンチェスタ符号変謂された符号のよ
うな、マーク率か50%の信号に対してのみ機能するも
のである。
この図において、符号Tiは入力端子であり、これを介
して図示せぬパルス符号通信機器の復号回路から出力さ
れるマーク率が50%のパルス信号Siがローパスフィ
ルタ1に供給される。ローパスフィルター1は、供給さ
れるパルス信号Siに含まれる高周波成分を除去すると
ともに、同信号Siの立ち上がり、および、立ち下がり
各々のエツジにスロープをつける(ローパスフィルタ1
によって波形整形された信号をSibと称する)。
ローパスフィルタlの出力端が差動増幅器2の正入力端
fに接続されている。差動増幅器2は、その正出力端a
が出力端子TOに接続されるとともに、ローパスフィル
ター3を介して差動増幅器5の正入力端に接続されてい
る。また、差動増幅器2の負出力端すがローパスフィル
ター4を介して差動増幅回路5の負入力端に接続さ乙て
おり、また、その負入力端eが差動増幅器5の出力端g
に接続されている。この差動増幅器2は十分な利得が得
られるように設定されている。この場合、第2図に示す
ように、人力信号Sibを増幅したときにパルス状にな
るように利得が設定されている。
また、差動増幅器2は、無信号力時にその正出力端aの
電位と負出力端すの電位とが同じになるように、正入力
端fにバイアス電圧が印加されている。すなわち、差動
増幅回路2の正出力端aの電位と負出力端すの電位とが
同じになったときに、上述した差動増幅器5の正入力端
Cの電位と負入力端dの電位も同一になり、このとき差
動増幅器5の出力端gから得られる電圧が差動増幅回路
2の負入力端eに印加されるが、この印加される電圧と
同じ値の電圧がバイアス電圧として差動増幅回路2の正
入力端fに印加されている。
一方、信号入力時には、その正入力端fに供給される信
号Sibと負入力端eに供給されるしきい値(差動増幅
器5の出力電圧)との比較を行い、パルス信号Siの復
号を行う。ここて、第3図(イ)は信号Sib、同図(
ロ)は差動増幅器2の正出力端aから出力される正出力
、同図(ハ)は差動増幅器2の負出力端すから出力され
ろ負出力をそれぞれ示す波形図である。これらの図に示
すように、差動増幅器2の正出力と負出力は互いに反転
している。また、同図(ロ)に示す電圧V、8.Eは差
動増幅器2の正出力かローパスフィルタ3によって積分
された値であり、同図(ハ)に示す電圧■、8.は差動
増幅器2の負出力がローパスフィルタ4によって積分さ
れた値である。この場合、信号Sibのマーク率が50
%であるので、差動増幅器2が適正な復号動作を行って
いる場合は、その正出力および負出力のマーク率も50
%になる。したがって、ローパスフィルタ3.4によっ
て積分され、出力された電圧V A8 Zおよび電圧V
、8.は共に無信号時と同じ値になる。なお、上述した
“適正な復号動作”とは、第4図(イ)に示すように、
差動増幅器2の正入力に対し、負人力が適正な値に制御
されている状態のことをいう。一方、“不適正な復号動
作”とは、第4図(ロ)に示すように、差動増幅器2の
正入力に対し、負人力が適正な値に制御されていない状
態をいう。
次に、第5図を参照しながら上記構成によるパルス波形
歪低減回路の動作について説明する。
まず、入力端子Tiを介してローパスフィルタ1にパル
ス信号Si(第5図(イ)参照)が供給されると、その
高周波成分が除去されるとともに、その立下がり、およ
び立上がり部分のエツジにスロープがつけられ、信号S
 ib(第5図(ロ)参照)として差動増幅器2の正入
力端fに供給される。次に、差動増幅器2の正入力端f
に信号Sibが供給されると、この信号Sibと差動増
幅器2の負入力端eに印加されているしきい値電圧とが
比較され、信号Siの復号が行なわれる。この場合、パ
ルス信号Siのマーク率が50%である場合は、差動増
幅器2が適正な復号動作を行っている限り、その正出力
および負出力のマーク率も50%になるので、ローパス
フィルタ3.4から出力される電圧V882および電圧
V A[14は差動増幅器5の入力端C1dに供給され
る。
ここで、パルス信号Siのマーク率が50%でなくなる
と、その時点て差動増幅器2の正出力と負出力の値が異
なり、ローパスフィルタ3から出力される電圧VA8工
とローパスフィルタ4から出力される電圧V、8.とが
異なる。そして、この差に応じた電圧が差動増幅器5か
ら出力され、差動増幅器2の負入力端eに供給されるし
きい値電圧が変化する。この場合、差動増幅器2に供給
されるパルス信号Siはローパスフィルターlによって
そのエツジにスロープがつけられているので、差動増幅
器2に供給されるしきい値電圧(第5図(ハ)参照)が
変化すると、この差動増幅器2の出力のマーク率も変化
するが、このしきい値は常に差動増幅器2の出力パルス
Siaのマーク率が50%に近づくように変化する。
したがって、パルス信号Siのマーク率が50%から外
れても出力パルスSiaのマーク率が50%に近づくよ
うに制御されるので、歪の小さい適正な出力パルスSi
aが出力端子Toから出力される。
なお、上記実施例においては、パルス符号通信機器の復
号回路の出力のマーク率、すなわち最終出力のマーク率
を検出するようにしたので、この復号回路よりも前段に
おけるマーク率を検出する場合と比べて、パルス歪を極
小さくすることができるという利点が得られる。
また、上記実施例において、差動増幅器2.5を用いた
ので、温度ドリフト等の影響をほとんど受けない。
また、上記実施例において、ローパスフィルタ3.4を
用いたが、これらの代わりに積分器をい用いても良い。
また、上記実施例において、パルス信号Siの高周波成
分を取り除く、ことと、同信号の立上りおよび立下りの
エツジにスロープをつけるためにローパスフィルターl
を用いたが、供給されるパルス信号Siに既に高周波成
分が除去されている場合は、同信号Siの立上りおよび
立下りのエツジにスロープをつける機能のみを有する波
形成形回路であっても良い。
「発明の効果」 以上説明したように、この発明によるパルス符号通信機
器の復号回路においては、供給されるマーク率が50%
のパルス信号の立上りおよび立下りのエツジにスロープ
をつける波形整形器と、この波形成形手段から出力され
る信号と供給されるしきい値とを比較して該信号の復号
動作を行う第1の差動増幅器と、この差動増幅器の正出
力および負出力をそれぞれ別個に積分する第1の積分器
および第2の積分器と、この第1の積分器および第2の
積分器の各出力の差を出力し、この出力をしきい値とし
て前記第1の差動増幅器に供給する第2の差動増幅器と
を具備したので、マーク率が50%の信号入力に対して
、歪の小さい適正な出力パルスを極めて簡単な回路構成
にて抽出することができる。また、回路構成が簡単であ
るので回路規模が大きくならない。
【図面の簡単な説明】
第1図はこの発明の一実施例であるパルス符号通信機器
の復号回路の概略構成を示すブロック図、第2図〜第5
図各々は同実施例の動作を説明するための波形図、 第6図は波形の歪を説明するための波形図である。 l・・・・・・ローパスフィルター(波形整形器)、2
・・・・・・差動増幅器(第1の差動増幅器)、3.4
・・・・・・ローパスフィルタ (ローパスフィルタ3は第1の積分器、ローパスフィル
ター4は第2の積分器)、 5・・・・・・差動増幅器(第2の差動増幅器)。

Claims (1)

    【特許請求の範囲】
  1. 供給されるマーク率が50%のパルス信号の立上りおよ
    び立下りのエッジにスロープをつける波形整形器と、こ
    の波形成形手段から出力される信号と供給されるしきい
    値とを比較して該信号の復号動作を行う第1の差動増幅
    器と、この差動増幅器の正出力および負出力をそれぞれ
    別個に積分する第1の積分器および第2の積分器と、こ
    の第1の積分器および第2の積分器の各出力の差を出力
    し、この出力をしきい値として前記第1の差動増幅器に
    供給する第2の差動増幅器とを具備することを特徴とす
    るパルス波形歪低減回路。
JP34322889A 1989-12-28 1989-12-28 パルス波形歪低減回路 Pending JPH03201819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34322889A JPH03201819A (ja) 1989-12-28 1989-12-28 パルス波形歪低減回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34322889A JPH03201819A (ja) 1989-12-28 1989-12-28 パルス波形歪低減回路

Publications (1)

Publication Number Publication Date
JPH03201819A true JPH03201819A (ja) 1991-09-03

Family

ID=18359907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34322889A Pending JPH03201819A (ja) 1989-12-28 1989-12-28 パルス波形歪低減回路

Country Status (1)

Country Link
JP (1) JPH03201819A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896053A (en) * 1995-07-28 1999-04-20 Harris Corporation Single ended to differential converter and 50% duty cycle signal generator and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142620A (ja) * 1982-02-18 1983-08-24 Mitsubishi Electric Corp 波形整形回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142620A (ja) * 1982-02-18 1983-08-24 Mitsubishi Electric Corp 波形整形回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896053A (en) * 1995-07-28 1999-04-20 Harris Corporation Single ended to differential converter and 50% duty cycle signal generator and method

Similar Documents

Publication Publication Date Title
US4241455A (en) Data receiving and processing circuit
US4375037A (en) Receiving circuit
US5392317A (en) Method and apparatus extracting pulse signal
JPH08237047A (ja) 差動振幅検出回路および方法
EP1545029B1 (de) Optische Empfängerschaltung
JP2655130B2 (ja) ディジタル受信回路
US4350957A (en) Pulse counter-type FM detector
JPH03201819A (ja) パルス波形歪低減回路
US5933040A (en) Method and apparatus for a data detection circuit operating from a low voltage power source
JPH0254695B2 (ja)
JPH0271631A (ja) 雑音量検出回路
JPS645774B2 (ja)
JPS62132411A (ja) 利得・オフセツト制御回路
JPS6223224A (ja) デイジタル中継器用直流再生回路
JPS58142620A (ja) 波形整形回路
JPH05114842A (ja) 入力信号断検出回路
SU1363428A1 (ru) Генератор шумовых сигналов
JPH02105643A (ja) 光受信回路
SU886288A2 (ru) Устройство синхронизации
SU886314A1 (ru) Синхроселектор
JPH01258514A (ja) 光受信回路
JPS6258717A (ja) 光2値信号の受信回路
JP2001217880A (ja) 受信器の識別レベル制御回路
JPS62114341A (ja) 光受信レベルモニタ回路
JPS643372B2 (ja)